Sintesi Combinatoria Uso di componenti diversi dagli operatori elementari. Mariagiovanna Sami Corso di reti Logiche 8 Anno

Transcript

1 Sintesi Combinatoria Uso di componenti diversi dagli operatori elementari Mariagiovanna Sami Corso di reti Logiche 8 Anno

2 Quali componenti, se non AND e OR (e NOT )? Si è detto inizialmente che i componenti complessi NAND e NOR costituiscono ognuno, individualmente, operatori universali vale a dire che si può realizzare una qualsiasi funzione logica usando solamente porte NAND o porte NOR. Nella pratica, non si ricorre certo alla sostituzione di AND, OR e NOT con reti di NAND o di NOR Si consideri una forma a due livelli del tipo POS: è esprimibile in termini generali come F = p + p p k dove ogni p 2 è un termine prodotto

3 Quali componenti, se non AND e OR (e NOT )? Si utilizzi ora la proprietà della negazione per cui (x ) = x applicandola da destra verso sinistra (F ) = ((p + p p k ) ) = F applicando il teorema di De Morgan alla negazione più interna si ottiene F = (p * p 2 * *p k ) Ma ogni p altro non è che un NAND, e l intero prodotto negato è un altro NAND. Il numero delle porte logiche non è cambiato sono semplicemente state sostituite tutte da NAND come non è cambiato il ritardo

4 Quali componenti, se non AND e OR (e NOT )? Si può ora dedurre la seguente regola generale: Una forma a due livelli POS può essere trasformata in una rete di soli NAND sostituendo semplicemente tutte le porte (AND e OR) con porte NAND e lasciando immutate tutte le variabili, all infuori delle eventuali variabili che entrano direttamente nell OR finale, che andranno negate. In modo del tutto duale una forma a due livelli SOP si trasforma in una rete di soli NOR. Per reti a più livelli la trasformazione non è altrettanto immediata; la soluzione più semplice può essere quella di partire dall uscita e risalire isolando sottoreti a due livelli di tipo opportuno

5 Quali componenti, se non AND e OR (e NOT )? Esistono altri componenti di uso molto ampio, anche se non costituiscono operatori universali ; si introdurranno qui brevemente i tre principali decodificatore (decoder), multiplexer o selettore, demultiplexer; Si presenteranno qui gli schemi logici di tali componenti e il loro uso più generale; nelle librerie tecnologiche esistono soluzioni fortemente ottimizzate, che non sono necessariamente la traduzione uno-a-uno dello schema logico

6 Il decodificatore Definizione: componente combinatori co n ingressi e n<k 2 n uscite; In corrispondenza di ogni configurazione degli ingressi, (al più) una delle uscite diventa attiva (nel seguito, si intende che assuma valore ), mentre tutte le altre restano non attive; Se k< 2 n, per alcune delle configurazioni di ingresso nessuna delle uscite diventa attiva: Tipo più diffuso: decodificatore n 2 n

7 Il decodificatore Si consideri dapprima il decodificatore 2 4; ha due ingressi x e x 2 e quattro uscite corrispondenti ai quattro mintermini di due variabili; per una qualsiasi configurazione d ingresso, solo l uscita la cu posizione corrisponde al numero d ordine codificato dalla configurazione stessa diventa attiva. Le quattro funzioni uscita sono dunque semplicemente: U = x x 2 ; U = x x 2 ; U 2 = x x 2 ; ; U 3 = x x

8 Il decodificatore La struttura del decodificatore a due ingressi è: x y xy xy x y x y

9 Il decodificatore Si tratta dunque di una semplice rete a un solo livello un vettore di quattro porte AND a 2 ingressi (più in generale, per un decodificatore n 2 n, un vettore di 2 n porte AND a n ingressi. Si può notare che per la sintesi di una generica funzione a n ingressi basta usare un decodificatore a n ingressi seguito da una porta OR con tanti ingressi quanti sono i mintermini della funzione data. In realtà, questa soluzione non è quasi mai utilizzata

10 Il decodificatore Il decodificatore costituisce comunque la sezione di indirizzamento di una qualsiasi memoria di tipo RAM o ROM (Read Only Memory memoria a sola lettura): in tal caso, le uscite del decodificatore sono collegate alle parole della memoria, e le configurazioni d ingresso rappresentano gli indirizzi delle parole stesse; Applicando agli ingressi della sezione di decodifica un indirizzo, si attiva la linea corrispondente alla parola indirizzata (e solo quella)

11 Il decodificatore La realizzazione di un decodificatore con un numero elevato di ingressi in realtà non viene fatta usando porte AND con altrettanti ingressi, ma ricorrendo piuttosto a strutture ad albero costruite utilizzando decodificatori più piccoli. Ad esempio,si costruisca un decodificatore a quattro in gressi e sedici uscite partendo da decodificatori a 2 ingressi (e quattro uscite):

12 Il decodificatore a b a b a b ab ab a b c d a b c d c d c d cd cd c d

13 Il decodificatore Si ha quindi una struttura a due livelli di porte AND; chiaramente, questo tipo di struttura può essere iterata (due decodificatori 2 4 e 6 porte AND a due ingressi per realizzarne uno 4 6, due decodificatori 4 6 e 64 porte AND a due ingressi per realizzarne uno 8 64, e così via)

14 Il multiplexer Un altro componente complesso di uso molto esteso è il selettore, detto anche multiplexer (spesso abbreviato con la sigla ). Il multiplexer è dotato di due diversi insiemi di ingressi e di una sola uscita z. Gli ingressi si suddividono in ingressi di selezione (o di indirizzamento) I I k e ingressi di dati D D n, dove n 2 k. Di norma si parla di a n ingressi, facendo riferimento quindi ai soli ingressi di dati Il funzionamento del multiplexer si riassume rapidamente; per ogni configurazione degli ingressi di selezione, si trasferisce all uscita z il valore presente sull ingresso di dati indirizzato dalla configurazione di selezione

15 Il multiplexer In pratica, il può essere visto come una specie di interruttore rotante che collega all uscita uno (e uno solo) degli ingressi di dati, a seconda della configurazione di selezione. Si consideri ad esempio un con due ingressi di selezione I I e quattro ingressi di dati D D 3 ; la funzione logica che lo rappresenta è Z = I I D + I I D + I I D 2 + I I D 3 Si tratta quindi di una semplice forma SOP

16 Il multiplexer Il trova ampio uso nelle architetture digitali per instradare l informazione sulla base di opportuni segnali di controllo (che si applicano come ingressi di selezione); è però interessante osservare che lo stesso dispositivo può essere usato per sintetizzare una generica funzione di commutazione (e in realtà spesso lo è). A questo scopo, si assume come elemento di partenza un a due ingressi, che richiede quindi un solo bit di selezione. D D z I

17 Il multiplexer Sia data una generica funzione F(x x m ); si ricordi il teorema di espansione di Shannon, e lo si applichi ad esempio rispetto alla variabile x. Il teorema di Shannon ci porta a F(x x m )= x F( x m )+x F( x m ) = x F + x F. Si può realizzare tale nuova forma applicando la variabile x come ingresso di selezione a un a due ingressi (o vie ) e le due funzioni F ed F ai due ingressi dati del. F F F x

18 Il multiplexer Si può evidentemente ripetere questa operazione espandendo sia F sia F rispetto alla variabile x 2, ottenendo quattro funzioni F,F,F, F che dovranno essere applicate agli ingressi di due, ambedue aventi x 2 come ingresso di selezione: F F x 2 F F Si noti: il percorso tratteggiato in rosso corrisponde a x x 2 F, e così via. F F F x x

19 Il multiplexer Procedendo, si costruisce un albero a m livelli di a due ingressi, e agli ingressi di dati del livello più lontano dall uscita (che sono esattamente 2 m, come è ovvio) si applica direttamente la tabella delle verità della funzione data. Sia data ad esempio una funzione di tre variabili: f(a,b,c): ON-set,2,4,7. La sua realizzazione sulla base di quanto ora detto richiede un albero a tre livelli di, per un totale di sette a due vie:

20 Il multiplexer c c b F a c b c

21 Il multiplexer La struttura ora ricavata è in realtà ridondante; considerando le coppie di valori applicati agli ingressi di ogni di livello 3, essi possono essere solo (cioè la costante, indipendentemente dal valore di c), (cioè il valore di c stesso), (il valore di c ) o (la costante ). È quindi sufficiente un albero di 2 soli livelli (in genere, di m- livelli): c c c c b b a F

22 Il multiplexer In genere, la sintesi di un a generica rete logica mediante a due vie ammette spesso notevoli semplificazioni, così che il numero totale di necessari può essere decisamente inferiore a m-. Le possibili semplificazioni dipendono fortemente dall ordine rispetto a cui si applica l espansione. Si consideri ad esempio la funzione F(a,b,c,d): ONset (4,6,8,9,,2). Si proceda dapprima all espansione secondo l ordine naturale della variabili (da a fino a c). Si costruisce per prima cosa la tabella delle verità

23 a b c d Il multiplexer F Fa Fa Espandere rispetto alla variabile a significa estrarre due funzioni F a ed F a ambedue dipendenti da b,c,d, come in figura Fa Fa a F

24 Il multiplexer b c d F a Fa b c d F a Si esplicitano ora le tabelle delle verità delle due funzioni F a (b,c,d) e F a (b,c,d), che verranno espanse ambedue rispetto a b Fa

25 Il multiplexer c d c d F ab F ab F ab Si esplicitano ora le tabelle delle verità delle funzioni F ab (c,d), F ab (c,d), F ab (c,d), F ab (c,d), che vengono espanse rispetto a c F ab c d F ab F ab c d F ab F ab

26 Il multiplexer L espansione finora raggiunta corrisponde a : F ab F ab b F F ab F ab a b

27 Il multiplexer Prima di procedere a ulteriori espansioni, si può notare che:. F ab = indipendentemente dal valore di c o d all ingresso superiore (selezionato con b=) di si applica direttamente la costante ; 2. F ab = d indipendentemente dal valore di c all ingresso inferiore (selezionato con b=) di si applica direttamente la variabile d ;

28 Il multiplexer Si ha quindi una prima semplificazione nello schema che si sta realizzando: c b F F ab F ab a b

29 Il multiplexer Infine, espandendo rispetto a c si raggiunge la struttura finale: c d b F d c b a c

30 Il multiplexer Il costo è quindi di cinque a due vie, anziché di 7. Si lascia al lettore di esplorare il costo che si otterrebbe con un espansione ad esempio che riordini le variabili nella sequenza cdab. Non esistono soluzioni rigorose per stabilire l ordine ottimo di espansione; si procede solo sulla base di buone pratiche, esplorando la struttura della tabella delle verità

31 Il demultiplexer L ultimo componente logico di ampio uso (anche se non certo di applicabilità generale nella sintesi logica quanto il multiplexer o anche il decodificatore) è il de-multiplexer, la cui struttura e comportamento possono essere riassunti come segue: Il demux è dotato di k ingressi di selezione I, I k, un solo ingresso dati D e n 2 k uscite z,,z n. La configurazione applicata agli ingressi di selezione indica a quale delle uscite verrà trasferito il valore applicato agli ingressi dati

32 Il demultiplexer In sostanza, anche il demux può essere visto come un commutatore controllato, da a n linee. Lo si usa, tipicamente, nelle architetture digitali per distribuire sulla base di un opprtuno controllo l informazione che viene da una sorgente a più destinazioni alternative

33 Il demultiplexer Si consideri a titolo di esempio un Demux a 2 uscite; le sue equazioni di funzionamento sono z = I D = ID z D Z Z I