Reti sequenziali asincrone
|
|
|
- Giorgina Papa
- 8 anni fa
- Visualizzazioni
Transcript
1 Reti sequenziali asincrone
2 Esercizio Una rete sequenziale asincrona è caratterizzata da due segnali di ingresso (E, X) e da un segnale di uscita (Z). I segnali di ingresso non variano mai contemporaneamente, né può X cambiare di valore allorché E =. Z deve assumere il valore allorché E =. Quando E =, Z deve assumere il valore se e soltanto se X presenta lo stesso valore assunto nel precedente intervallo di attivazione di E. Si determini: il diagramma degli stati della rete; la realizzazione di costo minimo della rete mediante NN. E X Z
3 iagramma degli stati primitivo (modello di Moore) Il diagramma degli stati può essere costruito considerando innanzitutto le diverse situazioni in cui può trovarsi ad operare la rete allorché in ingresso si ha E=. l di là del fatto che l uscita Z deve comunque valere, occorre prevedere due distinte coppie di stati, contraddistinte dal valore ( o ) precedentemente assunto da X nell ultimo intervallo di attivazione di E. Nell ambito di ciascuna coppia, eventuali variazioni di X provocano semplicemente la transizione tra i due stati, stabili l uno per EX=, l altro per EX=. EX=,,,, Valore di X nell ultimo intervallo di attivazione di E:
4 Supponiamo ora che E assuma il valore e che X presenti lo stesso valore assunto nel precedente intervallo di attivazione di E. Per ciascuna coppia di stati già definiti occorre prevedere la transizione verso un nuovo stato caratterizzato da Z=, dal quale si effettuerà poi la transizione opposta non appena E si riporterà a. EX=,,,, E,, Valore di X nell ultimo intervallo di attivazione di E:
5 Supponiamo infine che, quando E assume il valore, X abbia un valore diverso da quello corrispondente al precedente intervallo di attivazione di E. Per ciascuna coppia di stati inizialmente definiti occorre prevedere la transizione verso un nuovo stato, caratterizzato ancora da Z=, dal quale si transiterà poi nell opportuno stato dell altra coppia quando E si riporterà a. EX=,,,, E,,,, Valore di X nell ultimo intervallo di attivazione di E:
6 Tabella di flusso modello di Moore modello di Mealy E X E X Z E,, E,,,,,,,,,, E E E, E,,,,,,, condizioni di stabilità Il valore dell uscita di norma può non essere specificato durante le transizioni di stato cui corrisponde una variazione dell uscita.
7 Tabella triangolare E modello di Mealy E modello di Moore E E E E E E stati compatibili stati incompatibili per almeno una configurazione d ingresso stati compatibili per ogni sequenza d ingresso di lunghezza unitaria, ma incompatibili per almeno una sequenza d ingresso di lunghezza superiore
8 modello di Mealy {,}, {,}, {E,}, {E,}, {,,}, {,}, {,,E}, {,} lassi massime di compatibilità Tabella di flusso minima {,}, {E,}, {,}, {,}, {,}, {,} modello di Moore E X E X Z {,,E} α α, α, γ, α, {,} α α α δ γ {,,} β β, β, β, γ, {,} β β β γ δ {,} γ α, β, γ, γ, {E,} γ α β γ γ {,} δ α β δ δ 3 stati 4 stati L automa minimo di una rete sintetizzata secondo il modello di Moore coinvolge in generale un numero di stati superiore rispetto all automa minimo di Mealy: diagramma degli stati modello di Moore tabella di flusso modello di Mealy
9 modello di Mealy iagramma delle adiacenze α γ β E X y α γ β Mappa di codifica Tabella delle transizioni y,,,,,,,,,,,, Y Y 2,Z E X Rete combinatoria di uscita mediante NN y Z = y E X + E X Z = (y E X) ( E X ) Z
10 Rete combinatoria di aggiornamento dello stato mediante NN E X y Y Y = y E + y X + E X = (y E ) (y X) ( E X) E X y Y Y 2,Z Y 2 = X + E + E X + y = ( X) ( E) (E X) y
11 Esercizio 2 Una rete sequenziale asincrona è caratterizzata da due segnali di ingresso (X, E), i quali non variano mai contemporaneamente, e da un segnale di uscita (Z). La rete deve generare Z tenendo conto esclusivamente dei fronti di salita e di discesa presentati da X allorché E =. In particolare Z deve assumere il valore se il penultimo fronte significativo di X è stato un fronte di salita, il valore se il penultimo fronte significativo di X è stato un fronte di discesa. Si identifichi: il diagramma degli stati della rete; la realizzazione di costo minimo della rete mediante NOR. E X Z
12 Un primo diagramma degli stati non primitivo (modello di Moore) Il diagramma degli stati può essere costruito considerando innanzitutto le situazioni di ingresso caratterizzate da E=, e ritenendo conseguentemente ininfluenti eventuali variazioni di X. Occorre prevedere quattro distinti stati, tutti stabili per XE=, ciascuno dei quali corrisponde ad una ben precisa combinazione degli ultimi due fronti significativi di X. Il penultimo di tali fronti associato a ciascuno stato ne individua univocamente il relativo valore di Z. XE= Penultimo e ultimo fronte significativo di X:,,,,
13 XE= Supponiamo ora che E assuma il valore. l fine di poter rilevare eventuali successive variazioni (ora significative) di X, occorre prevedere per ogni stato già definito la transizione verso due nuovi stati, caratterizzati dallo stesso valore di Z e stabili rispettivamente per X= e X=: I,, E,,, N, L,,, M, Penultimo e ultimo fronte significativo di X:,,
14 Se E si riporta a prima che X cambi di valore, gli ultimi due fronti significativi di X rimangono quelli precedentemente assunti. a tale considerazione discendono le seguenti transizioni di stato: I, XE=, E,,, N, L,,, M, Penultimo e ultimo fronte significativo di X:,,
15 Il diagramma viene completato considerando infine variazioni di X in presenza del valore di E, ed indicando coerentemente le transizioni di stato in base all attuale ed al precedente fronte significativo di X. I, XE=,, E,, N, L,,, M, Penultimo e ultimo fronte significativo di X:,,
16 Tabella di flusso (modello di Mealy) e tabella triangolare X E EM I N L lassi massime di compatibilità,,,, E,, M, N, I, L,,,,,,, E I E I L ME M N E {,I}, {}, {}, {,N}, {E}, {,}, {}, {L}, {M} E I L M N,,,,, E,,, E, M, N,,,, I, L,,, E,,,,,, I L M N EM I L E N L ME I N NE L I E L E M E N EM I EM L EN L E I L M
17 X E Tabella di flusso ridotta {,I},,, E,, M,, L,,,,, 9 stati {,N} {,} E,,,, E,,,,,,,,,, L E, L,, M, M,, iagramma delle adiacenze Mappa di codifica y 3 y 4 E L y M E L 4 variabili di stato M
18 Un secondo diagramma degli stati non primitivo (modello di Moore) Il diagramma può essere costruito in maniera alternativa partendo dalla constatazione che il valore di E è irrilevante se X non varia. efiniamo pertanto, per ognuna delle quattro combinazioni degli ultimi due fronti significativi del segnale X, una coppia di stati, l uno stabile per XE=, l altro per XE=. Il penultimo di tali fronti associato a ciascuno stato ne individua univocamente il relativo valore di Z. XE= Penultimo e ultimo fronte significativo di X: α, β, γ, δ, ε, η, λ, µ,
19 Variazioni di X in presenza del valore di E sono da intendersi non significative. li ultimi due fronti significativi di X rimangono quelli precedentemente assunti. XE= α, β, γ, δ, ε, η, λ, µ, Penultimo e ultimo fronte significativo di X:
20 Il diagramma viene completato considerando infine variazioni di X in presenza del valore di E, ed indicando coerentemente le transizioni di stato in base all attuale ed al precedente fronte significativo di X. XE= α, β, γ, δ, ε, η, λ, µ, Penultimo e ultimo fronte significativo di X:
21 Tabella di flusso (modello di Mealy) X E α β, β, α, α, β β, β, γ, α, γ δ δ, δ, η, δ, γ, λ, γ, γ, tabella non riducibile ε η η, η, β, η, ε, γ, ε, ε, 8 (anziché 9) stati λ µ, η, λ, λ, µ µ, µ, λ, λ, iagramma delle adiacenze e mappa di codifica y 3 direttamente dal diagramma degli stati y α µ β ε γ η δ λ
22 Tabella delle transizioni X E,,,,,,,,,,,, y y 3,,,,,,,, 3 (anziché 4) variabili di stato,,,,,,,,,,,, Y Y 2 Y 3,Z La costruzione del diagramma degli stati in una forma non primitiva non necessariamente conduce all identificazione dell automa minimo. La costruzione del diagramma degli stati in forma primitiva necessariamente conduce, una volta applicato l algoritmo di riduzione, all identificazione dell automa minimo.
23 Il diagramma degli stati primitivo (modello di Moore) Il diagramma primitivo è alquanto simile al primo diagramma non primitivo. Occorre soltanto sdoppiare ciascuno dei quattro stati,, e, stabili per le due configurazioni d ingresso XE= e, in una coppia di stati, l uno stabile per XE=, l altro per XE=. XE= XE=,,, I, E, I, E, L applicazione dell algoritmo di riduzione conduce immediatamente alla tabella di flusso minima, coincidente con quella associata al secondo diagramma non primitivo.
24 Rete combinatoria di costo minimo mediante NOR Rete combinatoria di uscita Z=y direttamente dalla mappa di codifica degli stati Rete combinatoria di aggiornamento dello stato X E Y = ( +y 3 +X+E ) Y = ( y 3 X E ) ( +y 3 +X +E ) ( y 3 X E ) (y +y 3 +X) (y +E) y y 3 (y y 3 X) (y E) (y + ) (y ) (y +y 3 +X ) Y (y y 3 X ) per evitare alee statiche
25 X E Y 2 = (y +y 3 +X+E) (y +y 3 +X +E) (y + +y 3 ) (y + +E) y y 3 ( +X+E ) per evitare alee statiche (y + +y 3 +X ) (y + +y 3 +E ) ( +y 3 +X) (y + +X) ( +y 3 +X +E) Y 2 la mappa è istanziata due volte per motivi di leggibilità X E Y 2 = (y y 3 X E) (y y 3 X E) (y y 3 ) (y E) ( X E ) (y y 3 X ) (y y 3 E ) y y 3 ( y 3 X) (y X) ( y 3 X E) Y 2
26 X E Y 3 = (y + +X+E) (y + +X +E) (y 3 +X +E ) y y 3 (y + +y 3 +X) (y + +y 3 ) (y +y 3 +E) Y 3 Y 3 = (y X E) per evitare alee statiche (y + +y 3 +E ) ( +y 3 +X ) (y +y 3 +X ) ( +y 3 +X+E) la mappa è istanziata due volte per motivi di leggibilità X E (y X E) (y 3 X E ) (y y 3 X) (y y 3 ) (y y 3 E) (y y 3 E ) y y 3 ( y 3 X ) (y y 3 X ) ( y 3 X E) Y 3
27 Esercizio 3 Una rete sequenziale asincrona è caratterizzata da due segnali di ingresso (X, X 2 ) e da un segnale di uscita (Z). I segnali di ingresso non variano mai contemporaneamente, né possono essere contemporaneamente attivi (livello logico ), né può X 2 attivarsi più di una volta fra due successive attivazioni di X. Z deve assumere il valore quando X =. Quando X =, Z può assumere il valore soltanto una volta ogni due attivazioni di X, e ciò se nell intervallo di tempo precedente delimitato dal penultimo fronte di discesa di X stesso, si è avuto un numero pari di attivazioni di X 2. Si determini: il diagramma degli stati della rete; una possibile tabella delle transizioni minima priva di corse critiche. X X 2 2 a a 2 a a 2 a a 2 a 2 a 2 Z
28 iagramma degli stati primitivo (modello di Moore), Il diagramma degli stati può essere costruito considerando inizialmente la configurazione di ingresso X X 2 = e supponendo che essa corrisponda alla seconda attivazione del segnale X. Occorre prevedere due distinti stati e, entrambi stabili per X X 2 = e caratterizzati rispettivamente da Z= e Z=, onde tener conto del fatto che il numero di attivazioni del segnale X 2 può essere stato in precedenza pari o dispari.,, llorché il segnale X si disattiva, dagli stati e si transita nello stato in attesa della prima attivazione di X, eventualmente preceduta da quella di X 2. Numero di attivazioni di X : 2 Numero di attivazioni di X 2 : P
29 Lo stato viene abbandonato non appena si attiva l uno o l altro segnale di ingresso. Occorre prevedere due distinte sequenze di stati (, E,, e, I rispettivamente) per tener traccia del fatto che la prima attivazione di X sia stata o meno preceduta da quella di X 2.,, I,,,, E,,, Numero di attivazioni di X : 2 Numero di attivazioni di X 2 : P
30 Occorre ora prevedere l eventuale attivazione di X 2 prima della seconda attivazione di X. Il numero di attivazioni di X 2 risulterà complessivamente pari se in precedenza ne è stata rilevata un altra (transizione dallo stato in I via L), dispari in caso contrario (transizione dallo stato I in via M).,, I, L,,,, E,,, M, Numero di attivazioni di X : 2 Numero di attivazioni di X 2 : P
31 Il diagramma viene completato prevedendo la seconda attivazione di X. allo stato I (nessuna o due attivazioni di X 2 ) occorre transitare in, dallo stato (una sola attivazione di X 2 ) in.,, I, L,,,, E,,, M, Numero di attivazioni di X : 2 Numero di attivazioni di X 2 : P
32 Tabella di flusso (modello di Mealy) e tabella triangolare X X 2,,,,,,, E E E E E, E,,, E E,, I, L,,,, L E E L E I L M I, I,, M, L, M,, I I I I I M EI EI M EI I I I LM lassi massime di compatibilità L M I I I L M EI E EI E I I LM LM I LM I I {}, {}, {}, {,E}, {,M}, {}, {,L}, {I} E I L
33 X X 2 Mappa di codifica Tabella di flusso minima {,E} {,M} {,L} y y I,,,,,, I,, y 3,,,, I,,,,,,,,,, y 3 I stato vincoli di adiacenza,, transizioni indirette, I, I I, I
34 Un metodo più sistematico per individuare una codifica degli stati che non dia luogo a corse critiche consiste nell esaminare i vincoli di adiacenza colonna per colonna, differenziandoli in vincoli di adiacenza forti e vincoli di adiacenza deboli. X X 2 Tabella di flusso minima I,,,,,, I, I,,,,,,,,,,,,,,, X X 2 = vincoli di adiacenza forti deboli I é sufficiente che uno dei due stati, sia adiacente a, non necessariamente entrambi X X 2 = I esistono due condizioni di indifferenza che possono essere utilmente sfruttate per transizioni indirette X X 2 = I
35 X X 2 X X 2 Tabella di flusso minima I,,,,,,,,,,,,,, I y y 3,,,,,,,,,,,,,,,,,,,,, I, I,,,,,,,,, Tabella delle transizioni Y Y 2 Y 3,Z Mappa di codifica y y 3 I vincoli di adiacenza forti I I vincoli di adiacenza deboli I una transizione indiretta
36 Esercizio 4 Si esegua l analisi della seguente rete sequenziale asincrona, identificando una sintetica descrizione a parole del suo comportamento ed una rete ad essa equivalente. 4 3 Z X 5 2 6
37 Lo schema logico ridisegnato secondo il modello di riferimento rete combinatoria di uscita Z X rete combinatoria di aggiornamento dello stato y Y Y 2 y 3 Y 3
38 Schema logico Tabella delle transizioni Espressioni SP Espressioni Espressioni delle variabili di stato interno futuro e di uscita in funzione delle variabili di stato interno presente e di ingresso Y = (y y 3 ) Y 2 = X y 3 (y ) 2 Y 3 = X (y 3 (y y 3 )) Y = + y y 3 Y 2 = X + y 3 + y Y 3 = X + + y 3 (y + y 3 ) Z = y indice di livello y y 3 X,,,,,,,,,,,,,,,, Y Y 2 Y 3,Z condizioni di stabilità transizioni dirette transizioni multiple stati irraggiungibili
39 Tabella delle transizioni Tabella di flusso X X,,,,,,,,,,,,,,,, y y 3,,,,,, iagramma degli stati,, Y Y 2 Y 3,Z X=,, Rete equivalente T Q Z X > Q Il segnale di uscita Z commuta ad ogni fronte di salita del segnale di ingresso X,,
Minimizzazione degli stati di reti sequenziali asincrone (RSA) / sincrone (RSS)
Minimizzazione degli stati di reti sequenziali asincrone (RSA) / sincrone (RSS) Problema: Data una tabella di flusso (TdF) contraddistinta da un numero arbitrario N di stati s 1, s 2,, s N, individuare
Reti Logiche T. Esercizi reti sequenziali sincrone
Reti Logiche T Esercizi reti sequenziali sincrone ESERCIZIO N. Si esegua la sintesi di una rete sequenziale sincrona caratterizzata da un unico segnale di ingresso (X) e da un unico segnale di uscita (Z),
Sintesi di Reti Sequenziali Sincrone
Sintesi di Reti Sequenziali Sincrone Maurizio Palesi Maurizio Palesi 1 Macchina Sequenziale Una macchina sequenziale è definita dalla quintupla (I,U,S,δ,λ ) dove: I è l insieme finito dei simboli d ingresso
Sintesi di Reti sequenziali Sincrone
Sintesi di Reti sequenziali Sincrone alcolatori ElettroniciIngegneria Telematica Sintesi di Reti Sequenziali Sincrone na macchina sequenziale è definita dalla quintupla δ, λ) dove: I è l insieme finito
Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Reti Sequenziali
Reti Logiche Prof. B. Buttarazzi A.A. 29/2 Reti Sequenziali Sommario Analisi di Reti Sequenziali Sintesi di Reti Sequenziali Esercizi 3/6/2 Corso di Reti Logiche 29/ 2 Analisi di Reti Sequenziali Passare
Esercizio 1. semaforo verde semaforo rosso T V1 VG 1. semaforo verde-giallo semaforo rosso T G V 2. semaforo rosso semaforo verde T V2 VG 2
Esercizio 1 Il sistema di controllo di un impianto semaforico posto all incrocio di due strade deve operare secondo due distinte modalità di funzionamento, selezionate rispettivamente dal valore logico
Automa a Stati Finiti (ASF)
Automa a Stati Finiti (ASF) E una prima astrazione di macchina dotata di memoria che esegue algoritmi Introduce il concetto fondamentale di STATO che informalmente può essere definito come una particolare
Prova d esame di Reti Logiche T 10 Giugno 2016
Prova d esame di Reti Logiche T 10 Giugno 2016 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
Contatore avanti-indietro Modulo 4
Contatore avanti-indietro Modulo 4 Un contatore avanti-indietro modulo 4 è un dispositivo a due uscite, che genera su queste la sequenza dei numeri binari da 0 a 4 cioè: 00->01->10->11 Il sistema dispone
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone Il problema dell assegnamento degli stati versione del 9/1/03 Sintesi: Assegnamento degli stati La riduzione del numero
Reti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori
Reti Sequenziali Reti Sequenziali Corso di Architetture degli Elaboratori Caratteristiche 1 Caratteristiche delle reti sequenziali Reti combinatorie: il valore in uscita è funzione (con il ritardo indotto
Macchine sequenziali. Automa a Stati Finiti (ASF)
Corso di Calcolatori Elettronici I Macchine sequenziali Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso
Introduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone di Macchine Senza Processo di Ottimizzate a Livello Comportamentale Sintesi comportamentale e architettura generale Diagramma
Corso di Reti Logiche
Corso di Reti Logiche Minimizzazione degli Stati nelle Macchine Sequenziali Dipartimento di Informatica e Sistemistica Università Degli Studi di Napoli Federico II 1 Le Macchine o Automi E necessario individuare
Calcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone
Calcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone Ing. Gestionale e delle Telecomunicazioni A.A. 2007/08 Gabriele Cecchetti Reti Sequenziali Asincrone Sommario: Definizione Condizioni di pilotaggio
Esercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA.
a Esercizio 1. Sintetizzare un circuito sequenziale sincrono in base alle specifiche temporali riportate nel seguito. Il circuito riceve in input solo il segnale di temporizzazione (CK) e produce tre uscite,
Fondamenti di informatica II 1. Sintesi di reti logiche sequenziali
Titolo lezione Fondamenti di informatica II 1 Sintesi di reti logiche sequenziali Reti combinatorie e sequenziali Fondamenti di informatica II 2 Due sono le tipologie di reti logiche che studiamo Reti
AUTOMA A STATI FINITI
Gli Automi Un Automa è un dispositivo, o un suo modello in forma di macchina sequenziale, creato per eseguire un particolare compito, che può trovarsi in diverse configurazioni più o meno complesse caratterizzate
FONDAMENTI DI INFORMATICA Lezione n. 7. Esercizi di progetto di circuiti sequenziali
FONDAMENTI DI INFORMATICA Lezione n. 7 Esercizi di progetto di circuiti sequenziali 1 / 17 RIEPILOGO TEORICO CIRCUITI SEQUENZIALI: le uscite dipendono non solo dagli ingressi, ma anche dallo stato interno
Esercitazioni di Reti Logiche
Esercitazioni di Reti Logiche Sintesi di Reti Sequenziali Zeynep KIZILTAN Dipartimento di Scienze dell Informazione Universita degli Studi di Bologna Anno Academico 2007/2008 Sintesi dei circuiti sequenziali
AB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND.
1 Elementi di memoria: flip-flop e registri Porte logiche elementari CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Livello fisico
ESAME DI ARCHITETTURA I COMPITO A
ESAME DI ARCHITETTURA I COMPITO A Esercizio (6 punti) Si consideri l automa di Mealy specificato dalla seguente tabella: S S/ S S S2/ S3/ S2 S2/ S3/ S3 S/ S/ S4 S/ S S5 S2/ S3/ ) Disegnare l automa. 2)
Domande di Reti Logiche compito del 29/1/2016
Domande di Reti Logiche compito del 29/1/2016 Barrare una sola risposta per ogni domanda Il punteggio finale è -1 (n. di risposte errate + n. domande lasciate in bianco Usare lo spazio bianco sul retro
Esercizi sulle Reti Sequenziali Sincronizzate
Esercizi sulle Reti Sequenziali Sincronizzate Corso di Laurea di Ing. Gestionale e di Ing. delle Telecomunicazioni A.A. 27-28 1. Disegnare il grafo di stato di una RSS di Moore avente tre ingressi A, B,
Automi a stati finiti
1. Automi a stati finiti: introduzione Automi a stati finiti Supponiamo di avere un sistema che si può trovare in uno stato appartenente ad un insieme finito di stati possibili. Ex: Immaginiamo un incrocio
1. Automi a stati finiti: introduzione
1. Automi a stati finiti: introduzione Supponiamo di avere un sistema che si può trovare in uno stato appartenente ad un insieme finito di stati possibili. Ex: Immaginiamo un incrocio tra due strade regolate
Macchine sincrone. In teoria. Solo un modello teorico NON ESISTE NELLA PRATICA
Macchine sincrone In teoria Sono macchine non asincrone (non per ogni variazione dell input si finisce in uno stato stabile) Variazioni dello stato e dell ingresso dovrebbero verificarsi in perfetto sincronismo
Funzioni booleane. Vitoantonio Bevilacqua.
Funzioni booleane Vitoantonio Bevilacqua [email protected] Sommario. Il presente paragrafo si riferisce alle lezioni del corso di Fondamenti di Informatica e Laboratorio di Informatica dei giorni 9
Reti sequenziali. Nord
Reti sequenziali Nord Ovest Est Semaforo a due stati verde/rosso Sud Vogliamo definire un circuito di controllo per produrre due segnali NS ed EO in modo che: Se NS è on allora il semaforo è verde nella
Livello logico digitale
Livello logico digitale circuiti combinatori di base e circuiti sequenziali Half Adder - Semisommatore Ingresso 2 bit, uscita 2 bit A+ B= ------ C S C=AB S=AB + AB=A B A B In Out HA A B C S S HA A C S
Corso di Matematica per la Chimica. Dott.ssa Maria Carmela De Bonis a.a
Dott.ssa Maria Carmela De Bonis a.a. 2013-14 Programmi Un elaboratore riceve dei dati in ingresso, li elabora secondo una sequenza predefinita di operazioni e infine restituisce il risultato sotto forma
APPUNTI DI ELETTRONICA DIGITALE
APPUNTI DI ELETTRONICA DIGITALE Prerequisiti: Conoscere il sistema di numerazione binario Modulo 1 1. Concetti fondamentali L elettronica digitale tratta segnali di tipo binario, cioè segnali che possono
Esercizi vari con soluzione
Esercii vari con soluione Esercii RC. Eserciio Data la seguente mappa: x 3 x 2 x x - - - - - -. indicare e classificare tutti gli implicanti principali; 2. trovare tutte le possibili liste di copertura
Reti sequenziali sincrone
Reti sequenziali sincrone Esercizio 1 Gli accessi da parte di due processori P 1 e P 2 ad una risorsa condivisa sono coordinati da una rete sequenziale sincrona (arbitro), caratterizzata da 2 segnali di
Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010 ASF
Reti Logiche 1 Prof. B. Buttarazzi A.A. 2009/2010 ASF Sommario Introduzione alle reti sequnziali La definizione di ASF ASF di Mealy e Moore Diagrammi di stato e Tabelle di flusso Automi equivalenti Minimizzazione
Macchine sequenziali
Corso di Calcolatori Elettronici I A.A. 2010-2011 Macchine sequenziali Lezione 14 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Automa a Stati Finiti (ASF) E una prima astrazione di
5 LE RETI SEQUENZIALI ASINCRONE. Mariagiovanna Sami Politecnico di Milano. Franco Fummi Università di Verona 5.1 INTRODUZIONE
LE RETI SEQUENZILI SINRONE 5 LE RETI SEQUENZILI SINRONE 5 LE RETI SEQUENZILI SINRONE 1 5.1 INTROUZIONE...2 5.2 RETI SEQUENZILI SINRONE IN MOO IMPULSIVO...2 5.3 RETI SEQUENZILI SINRONE IN MOO FONMENTLE...6
Esercizi Logica Digitale,Circuiti e Bus
Esercizi Logica Digitale,Circuiti e Bus Alessandro A. Nacci [email protected] ACSO 214/214 1 2 Esercizio 1 Si consideri la funzione booleana di 3 variabili G(a,b, c) espressa dall equazione seguente:
Calcolatori Elettronici Lezione 2 Algebra delle reti Logiche
Calcolatori Elettronici Lezione 2 Algebra delle reti Logiche Ing. Gestionale e delle Telecomunicazioni A.A. 27/8 Gabriele Cecchetti Algebra delle reti logiche Sommario: Segnali digitali vs. segnali analogici
Mappe di Karnaugh G. MARSELLA UNIVERSITÀ DEL SALENTO
Mappe di Karnaugh 1 G. MARSELLA UNIVERSITÀ DEL SALENTO Introduzione Le semplificazioni di una funzione logica possono essere effettuate mediante i teoremi dell'algebra di Boole. Esiste però un metodo molto
Circuiti sequenziali
Circuiti sequenziali - I circuiti sequenziali sono caratterizzati dal fatto che, in un dato istante tn+1 le uscite dipendono dai livelli logici di ingresso nell'istante tn+1 ma anche dagli stati assunti
Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Elementi di memoria
Reti Logiche 1 Prof. B. Buttarazzi A.A. 2009/2010 Elementi di memoria Sommario Elementi di memoria LATCH FLIP-FLOP 25/06/2010 Corso di Reti Logiche 2009/10 2 Elementi di memoria I circuiti elettronici
Introduzione - Modello. Introduzione - progetto e strumenti
intesi equenziale incrona intesi Comportamentale di reti equenziali incrone di Macchine enza Processo di Ottimizzate a Livello Comportamentale Introduzione intesi comportamentale e architettura generale
Esame di Sistemi ad Eventi Discreti
Esame di Sistemi ad Eventi Discreti - 16.12.2008 Esercizio 1 (esame completo/recupero prima parte) Un macchinario è programmato per task. Ciascun task è composto da subtask, che possono essere di tipo
Calcolatori Elettronici A a.a. 2008/2009. RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin
Calcolatori Elettronici A a.a. 2008/2009 RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin 1 Esercizio 1: implementazione di contatori Un contatore è un dispositivo sequenziale che aggiorna periodicamente
ELEMENTI DI PROGRAMMAZIONE a.a. 2013/14 UNA GERARCHIA DI MACCHINE
ELEMENTI DI PROGRAMMAZIONE a.a. 23/4 UNA GERARCHIA DI MACCHINE Andrea Prevete, UNINA2 24 UNA GERARCHIA DI MACCHINE macchine combinatorie macchine sequenziali (automi a numero finito di stati)... macchine
Sintesi Sequenziale Sincrona. Mariagiovanna Sami Corso di reti Logiche 8 Anno
Sintesi Sequenziale Sincrona Mariagiovanna Sami Corso di reti Logiche 8 Anno 2007-2007- Introduzione Le uscite di un circuito sequenziale in un dato istante di tempo t dipendono: Dalla condizione iniziale
Macchine combinatorie: encoder/decoder e multiplexer/demultiplexer
Corso di Calcolatori Elettronici I A.A. 2011-2012 Macchine combinatorie: encoder/decoder e multiplexer/demultiplexer Lezione 12 Prof. Antonio Pescapè Università degli Studi di Napoli Federico II Facoltà
ELEMENTI DI PROGRAMMAZIONE a.a. 2012/13 MACCHINE, ALGORITMI, PROGRAMMI
ELEMENTI DI PROGRAMMAZIONE a.a. 22/3 MACCHINE, ALGORITMI, PROGRAMMI Andrea Prevete, UNINA2 23 UNA GERARCHIA DI MACCHINE macchine combinatorie macchine sequenziali (automi a stati finiti)... macchine di
Metodo di Quine- McCluskey
Metodo di Quine- McCluskey Maurizio Palesi Maurizio Palesi 1 Definizioni Date due funzioni f(x 1,x 2,,x n ) e g(x 1,x 2,,x n ) si dice che f copre g (oppure g implica f) e si scrive f g se f(x 1,x 2,,x
I CONTATORI. Definizioni
I CONTATORI Definizioni. I contatori sono dispositivi costituiti da uno o più flip-flop collegati fra loro in modo da effettuare il conteggio di impulsi applicati in ingresso. In pratica, i flip-flop,
Esercizio sugli automi di Moore
Esercizio sugli automi di Moore 1. Sintesi di un automa di Moore: Gestione di un sistema di inscatolamento. Si vuole costruire una rete sequenziale che controlli un sistema di inscatolamento. Braccio1
Soluzioni degli esercizi di formulazione di PL{0, 1}
Soluzioni degli esercizi di formulazione di PL{0, 1} Salvatore Nocella 12 febbraio 2007 1 Al lavoro Due operai devono eseguire un certo numero di lavori J = {1,..., n}, ciascuno della durata di un ora.
Calcolatori Elettronici Reti Sequenziali Asincrone
Calcolatori Elettronici eti equenziali Asincrone Ing. dell Automazione A.A. 2/2 Gabriele Cecchetti eti equenziali Asincrone ommario: Circuito sequenziale e bistabile Definizione di rete sequenziale asincrona
Lecture 18. Text: Motori Aeronautici Mar. 26, Mauro Valorani Università La Sapienza. Analisi dimensionale delle turbomacchine
Lecture 18 Analisi Text: Motori Aeronautici Mar. 26, 2015 Analisi Mauro Valorani Università La Sapienza 18.331 Agenda Analisi 1 Numero di giri e 18.332 Analisi L analisi e il confronto tra le turbomacchine
I Bistabili. Maurizio Palesi. Maurizio Palesi 1
I Bistabili Maurizio Palesi Maurizio Palesi 1 Sistemi digitali Si possono distinguere due classi di sistemi digitali Sistemi combinatori Il valore delle uscite al generico istante t* dipende solo dal valore
Metodo di Quine- McCluskey
Metodo di Quine- McCluskey Maurizio Palesi Maurizio Palesi Definizioni Date due funzioni f(x,x 2,,x n ) e g(x,x 2,,x n ) si dice che f copre g (oppure g implica f) e si scrive f g se f(x,x 2,,x n )= quando
Calcolatori Elettronici
Calcolatori Elettronici RETI SEQUENZIALI : ESERCIZI Massimiliano Giacomin 1 Implementazione di contatori Un contatore è un dispositivo sequenziale che aggiorna periodicamente il suo stato secondo una regola
Trasformatore trifase
3 Trasformatore trifase Il trasformatore trifase viene realizzato in generale disponendo su di un nucleo apposito tre coppie di bobine, destinate a realizzare gli avvolgimenti e secondario di ciascuna
Statistica. Alfonso Iodice D Enza
Statistica Alfonso Iodice D Enza [email protected] Università degli studi di Cassino () Statistica 1 / 24 Outline 1 () Statistica 2 / 24 Outline 1 2 () Statistica 2 / 24 Outline 1 2 3 () Statistica 2 /
Sistemi lineari - Parte Seconda - Esercizi
Sistemi lineari - Parte Seconda - Esercizi Terminologia Operazioni elementari sulle righe. Equivalenza per righe. Riduzione a scala per righe. Rango di una matrice. Forma canonica per righe. Eliminazione
Motori BLDC Controllo
Motori BLDC Controllo Motori Brushless DC Funzionamento Motori Brushless DC Funzionamento Motori Brushless DC Funzionamento Il controllo deve accendere le fasi giuste al momento giusto Motori Brushless
Sui Linguaggi Regolari: Teorema di Kleene - Pumping Lemm
Sui Linguaggi Regolari: Teorema di Kleene - Pumping Lemma N.Fanizzi - V.Carofiglio 6 aprile 2016 1 Teorema di Kleene 2 3 o 1 o 3 o 8 Teorema di Kleene Vale la seguente equivalenza: L 3 L FSL L REG Dimostrazione.
Metodo di Quine-McCluskey. Algoritmo. Sommario. Sommario. M. Favalli
Sommario Metodo di Quine-McCluskey M. Favalli Engineering Department in Ferrara 2 3 Sommario Analisi e sintesi dei sistemi digitali / Algoritmo Analisi e sintesi dei sistemi digitali 2 / 2 3 Metodo esatto
02 - Logica delle dimostrazioni
Università degli Studi di Palermo Facoltà di Economia Dipartimento di Scienze Economiche, Aziendali e Statistiche Appunti del corso di Matematica 0 - Logica delle dimostrazioni Anno Accademico 015/016
ESEMPI di domande per la prova scritta di MICROECONOMIA. Una sola delle risposte fornite per ogni domanda è corretta
ESEMPI di domande per la prova scritta di MICROECONOMIA Una sola delle risposte fornite per ogni domanda è corretta TEORIA DELLA PRODUZIONE - Varian capp. 18-23 1. Una impresa utilizza unicamente due fattori
I circuiti dei calcolatori, le memorie, i bus. I fondamenti della rappresentazione dell informazione e della sua trasmissione ed elaborazione.
I circuiti dei calcolatori, le memorie, i bus. I fondamenti della rappresentazione dell informazione e della sua trasmissione ed elaborazione. Dispensina per gli studenti di Ingegneria Gestionale. A.A.
Progetto di Contatori sincroni. Mariagiovanna Sami Corso di reti Logiche 8 Anno
Progetto di Contatori sincroni Mariagiovanna Sami Corso di reti Logiche 8 Anno 08 Introduzione Per le reti sequenziali esistono metodologie di progettazione generali, che partendo da una specifica a parole
Corso di Informatica Generale (C. L. Economia e Commercio) Ing. Valerio Lacagnina Rappresentazione dei numeri relativi
Codice BCD Prima di passare alla rappresentazione dei numeri relativi in binario vediamo un tipo di codifica che ha una certa rilevanza in alcune applicazioni: il codice BCD (Binary Coded Decimal). È un
Analisi della varianza: I contrasti e il metodo di Bonferroni
Analisi della varianza: I contrasti e il metodo di Bonferroni 1 Contrasti In molti problemi risulta importante stabilire, nel caso venga rifiutata l ipotesi nulla, di uguaglianza delle medie µ j delle
Corso di Calcolatori Elettronici I Elementi di memoria ing. Alessandro Cilardo
orso di alcolatori Elettronici I Elementi di memoria ing. Alessandro ilardo orso di Laurea in Ingegneria Biomedica Reti logiche con memoria In molte situazioni è necessario progettare reti logiche sequenziali,
Le mappe di Karnaugh
Le mappe di Karnaugh Le semplificazioni di una funzione logica possono essere effettuate mediante i teoremi dell'algebra di Boole. Esiste però un metodo molto più pratico di semplificazione che quello
Circuiti Sequenziali & Somma FP
Circuiti Sequenziali & Somma FP Circuiti Sequenziali : Esercizio 1 Esercizio 1: progettare una rete sequenziale per il controllo di un motore elettrico. La rete riceve in input i segnali relativi a due
Reti Logiche Combinatorie
Testo di riferimento: [Congiu] - 2.4 (pagg. 37 57) Reti Logiche Combinatorie 00.b Analisi Minimizzazione booleana Sintesi Rete logica combinatoria: definizione 2 Una rete logica combinatoria èuna rete
Sintesi di Reti Sequenziali Sincrone
Sintesi di Reti Sequenziali Sincrone Maurizio Palesi Maurizio Palesi 1 Macchina Sequenziale Una macchina sequenziale è definita dalla quintupla (I,U,S,δ,λ) dove: I è l insieme finito dei simboli d ingresso
Macchine a stati finiti G. MARSELLA UNIVERSITÀ DEL SALENTO
Macchine a stati finiti 1 G. MARSELLA UNIVERSITÀ DEL SALENTO Introduzione Al più alto livello di astrazione il progetto logico impiega un modello, la cosiddetta macchina a stati finiti, per descrivere
Codici convoluzionali
Codici convoluzionali (dalle dispense e dal libro) Codici convoluzionali I codici lineari a blocchi sono caratterizzati dal fatto che il processo di codifica è senza memoria. I codici convoluzionali invece
Circuiti sequenziali: macchine a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Circuiti sequenziali: macchine a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di Milano
Definizione di Grammatica
Corso di Linguaggi e Traduttori 1 AA 2004-05 GRAMMATICHE 1 Definizione di Grammatica Formalmente definiamo un grammatica G mediante una quadrupla ( VN, VT, P, S ) dove: V N e l insieme dei simboli non
orario ricevimento via e-mail: orario ufficio risposta entro 3 giorni
FACOLTA : INGEGNERIA CORSO DI LAUREA: INFORMATICA INSEGNAMENTO: CONTROLLI DIGITALI Modulo 1 NOME DOCENTE: Prof. Giovanni Fedecostante indirizzo e-mail: [email protected] orario ricevimento
Dispensa 2. Data una grammatica context free esistono tre metodi diversi per costruirne la parsing table per un parser LR:
Dispensa 2 2.1 Costruzione Parsing Table LR: generalità Come tutti i parser tabellari predittivi, anche i parser LR possono essere applicati solo a parsing table senza conflitti (ossia entrate multiple)
Semplificazione delle funzioni logiche mediante il metodo delle mappe di Karnaugh
Semplificazione delle funzioni logiche mediante il metodo delle mappe di Karnaugh (26-2-3) Stefano Porcarelli ISTI-NR, 5634 Pisa, Italy, [email protected] http://bonda.cnuce.cnr.it Le
TEORIA DELLA PRODUZIONE
ESEMPI di domande per la prova scritta di MICROECONOMIA Una sola delle risposte fornite per ogni domanda è corretta TEORIA DELLA PRODUZIONE - Varian capp. 18-23 1. Una impresa utilizza unicamente due fattori
