Modelli per le macchine digitali
|
|
- Beata Olivia Benedetti
- 6 anni fa
- Visualizzazioni
Transcript
1 Reti sequenziali
2 Modelli per le macchine digitali Ingressi Uscite i(t 0 ) i(t n ) MACCHINA DIGITALE u(t 0 ) u(t n ) TEMPO In generale l uscita di una macchina in un certo istante temporale dipenderà dalla sequenza degli ingressi che si sono presentati fino a quell istante temporale e dalla condizione iniziale nella quale si trovava la macchina all istante iniziale t 0 : u(t n ) = M(s(t 0 ), i(t 0 ), i(t 1 ),, i(t n-1 ), i(t n )) L uscita di una rete sequenziale non è dipendente dai soli ingressi. Per una rete sequenziale è possibile che gli stessi ingressi in istanti diversi diano luogo a uscite diverse Le reti sequenziali presentano sempre delle retroazioni nel loro schema logico
3 Macchina sequenziale Una macchina è detta sequenziale se l uscita ad un certo istante è funzione dell ingresso presente a quell istante, degli ingressi arrivati ad istanti precedenti e dello stato iniziale: u(t n ) = M(s(t 0 ), i(t 0 ), i(t 1 ),, i(t n-1 ), i(t n )) Una macchina è detta combinatoria se l uscita ad un certo istante è funzione unicamente dell ingresso presente a quell istante: i(t n ) u(t n ) = M(i(t n )) i(t n-1 ) i(t 0 ) s(t 0 ) Memoria M u(t n ) 3
4 Un nuovo modello di macchina sequenziale u(t n ) = M(s(t 0 ), i(t 0 ), i(t 1 ),, i(t n-1 ), i(t n )) s(t 0 ) Є S s(t 1 ) = G(s(t 0 ),i(t 0 )) Stato iniziale u(t n ) = F(s(t 1 ), i(t 1 ),, i(t n-1 ), i(t n )) s(t 1 ) Є S u(t n ) = F(s(t n-1 ), i(t n-1 ), i(t n )) s(t n-1 ) Є S s(t n ) = G(s(t n-1 ),i(t n-1 )) Stato futuro u(t n ) = F(s(t n ), i(t n )) s(t n ) Є S u(t n ) = F(s(t n ), i(t n )) s(t n ) Є S Stato presente s(t n+1 ) = G(s(t n ), i(t n )) s(t n+1 ) Є S 4
5 La macchina a stati finiti Modello matematico costituito da: 3 insiemi, ognuno con un numero finito di elementi: I={i 1,i 2,,i n } alfabeto d ingresso U={u 1,u 2, u m } alfabeto d uscita S={s 1,s 2,,s k } insieme degli stati 2 funzioni: F: S x I U u(t n ) = F(s(t n ), i(t n )) funzione di uscita G: S x I S s f (t n ) = G(s(t n ), i(t n )) funzione di calcolo dello stato futuro La memoria ha il compito di mantenere lo stato presente s fino a quando non è necessario sostituirlo con lo stato futuro s* i(t n ) F G MEMORIA (stato interno) s(t n ) s*(t n ) u(t n ) 5
6 Automi di Mealy e di Moore i(t n ) F (rete combinatoria) G (rete combinatoria) u(t n ) MEALY MEMORIA (stato interno) s(t n ) s f (t n ) i(t n ) F (rete combinatoria) G (rete combinatoria) MEMORIA (stato interno) s(t n ) s f (t n ) u(t n ) MOORE 6
7 Reti sequenziali Nonostante ai morsetti siano indistinguibili dalle reti combinatorie (presentano anch esse ingressi e uscite) il comportamento è diverso perché le retroazioni interne consentono di mantenere ed elaborare l informazione di stato Si modellano con un modulo delegato al ritardo che ha in ingresso lo stato futuro e restituisce lo stato presente, e due funzioni combinatorie: F ha in ingresso lo stato presente e gli ingressi correnti (solo nel modello di Mealy) e fornisce le uscite G ha in ingresso lo stato presente e gli ingressi correnti, e restituisce lo stato futuro Le variabili di stato presente possono essere immaginate come ingressi aggiuntivi della rete( non visibili dall esterno) mentre quelle di stato futuro come uscite aggiuntive non osservabili all esterno. Sarà possibile creare delle estensioni dei concetti di tabella di verità che tengono conto delle variabili di stato presenti e future in modo da rappresentare il comportamento della rete in forma tabulare così come avviene per le reti combinatorie. dalla rappresentazione tabulare sarà poi possibile procedere con la sintesi con procedure simili a quelle già viste, ma in cui bisogna ricordarsi della struttura generale dell automa a stati finiti
8 Proviamo a partire da una semplice rete sequenziale tramite un problema di sintesi Pulsanti P1 S SET RESET? U Lampadina P2 R NON premuto Px Pressione Rilascio Px Px 1 0 8
9 Ipotesi Se gli ingressi sono entrambi a 0 l uscita non deve cambiare valore Se S=1 l uscita deve portarsi al valore 1 (SET) Se R=1 l uscita deve portarsi al valore 0 (RESET) Gli ingressi S e R non possono essere entrambi a 1 Soluzione: Si potrebbe introdurre una tabella della verità per ogni stato del sistema lampadina accesa/lampadina spenta 9
10 Stato A = lampadina accesa ; B = lampadina spenta Lo stato e le tabelle della verità Ingressi Uscita Uscita: una tabella della verità per ogni stato interno S R U S R U Stato stabile A Cambiamento di stato B Nodo del grafo: corrisponde a uno stato Arco del grafo o transizione Ingressi, Uscita 01,0 10 (SR,U) 00,1 10,1 A 10,1 B 00,0 01,0
11 Verso la tabella di flusso Stato presente (q) S R U Stato futuro () A A A B A A B B B B B A U = F(q,S,R) = G(q,S,R) 11
12 La tabella di flusso: Mealy e Moore Stato presente Simboli d ingresso (SR) Configurazione d ingresso non ammissibile Modello di Mealy A A,1 B,0 A,1 -,- B B,0 B,0 A,1 -,- Stato futuro, Uscita () Uscita () Modello di Moore A A B A - 1 B B B A - 0 Stato futuro 12 Una riga per ciascuno stato Una colonna per ciascuna possibile configurazione degli ingressi (Se Moore aggiungiamo una colonna per uscita) Ogni cella contiene lo stato futuro ( e le uscite se siamo nel caso di Mealy) Corrisponde univocamente e semplicemente ad un grafo degli stati
13 Il diagramma degli stati Un nodo per ciascuno stato (riga della tabella di flusso) si riportano nel nodo il nome dello stato e, nel caso di Moore, il valore delle uscite Un arco per ciascuna configurazione degli ingressi possibile. L arco parte dallo stato presente e porta allo stato futuro, si riportano sull arco la configurazione degli ingressi che lo ha generato e, nel caso di Mealy, l uscita. Un arco per ciascuna casella della tabella di flusso Nodo del grafo: corrisponde a uno stato Arco del grafo o transizione Ingressi, (SR,U) 00,1 10,1 Uscita A 01,0 10,1 B 00,0 01, A A,1 B,0 A,1 -,- B B,0 B,0 A,1 -,-
14 Codifica dello stato interno la tabella delle transizioni A partire dalla tabella di flusso, se codifichiamo lo stato interno otteniamo quella che si chiama tabella delle transizioni A A,1 B,0 A,1 -,- B B,0 B,0 A,1 -,- Nel nostro esempio ci sono solamente 2 possibili codifiche dello stato A=0, B=1 A=1, B= ,1 1,0 0,1 -,- 1 1,0 1,0 0,1 -, ,1 0,0 1,1 -,- 0 0,0 0,0 1,1 -,- 14
15 Sintesi della rete logica Scegliamo A=1, B=0 e riepiloghiamo ,1 0,0 1,1 -,- 0 0,0 0,0 1,1 -,- Stato presente (q) S R U Stato futuro () = G(q,S,R) U = F(q,S,R) Funzione di stato Funzione di uscita
16 Sintesi minima: Mappa di Karnaugh Nell esempio che stiamo considerando si ha che: = G(q,S,R) = F(q,S,R) = U SR q = U SP: = S + q R PS: =(q + S) R S R q R S q RETROAZIONE 16
17 Sintesi di una rete sequenziale Si può passare da una descrizione a parole del funzionamento di una macchina sequenziale sincrona alla R.S.S. corrispondente eseguendo in sequenza i seguenti passi: 1 si costruisce il diagramma degli stati 2 si ricava la tabella di flusso 3 si individua la tabella di flusso minima (cioè la tabella col numero minimo di stati) 4 si codificano gli stati con variabili binarie (variabili di stato) 5 si ricava la tabella delle transizioni 6 si disegnano le mappe di Karnaugh delle variabili di stato e di uscita (funzioni F e G) 7 si scrivono le espressioni di costo minimo 8 Si disegna lo schema logico
18 Capire la metastabilità Memorizzazione di un bit Retroazione Cosa succede se si aggiunge un NOT sulla retroazione? 18
19 Memoria binaria: RESET R t Ritardo di un gate x t t R x t t t Una volta che si è portato a 1, anche abbassando il valore di R, e non cambiano memorizzato 19
20 Memoria binaria: metastabilità R t x t t Ritardo di un gate Cosa succede se R rimane ad 1 per un tempo inferiore a 3t? R t SISTEMA INSTABILE x Bisogna che il segnale R rimanga ad 1 per un tempo sufficiente affinché lo stato si stabilizzi 20
21 Memoria binaria: SET R = 0 t 1 x t 0 S t 0 y t 1 S y t t t t Introducendo questo nuovo gate OR cambia di conseguenza il tempo in cui i segnali S o R devono mantenersi a 1 affinché il sistema raggiunga uno stato stabile 21 x Bisogna che il segnale S rimanga ad 1 per un tempo sufficiente affinché lo stato si stabilizzi
22 S Realizzazione a NOR a partire dall espressione minima SP SP: = S + q R (x ) = x R S S R R (x.y ) = (x + y) = x y De Morgan 22
23 Il diagramma degli stati: Mealy e Moore (SR,) 01,0 00,1 10,1 A 10,1 B 00,0 01,0 Stato Modello di Mealy (SR) A,1 B, Stato, Uscita Modello di Moore 23
24 Reti asincrone: durata dei segnali d ingresso R t x t t Ritardo di un gate t t t t R R x x Bisogna che il segnale R rimanga ad 1 per un tempo sufficiente affinché lo stato si stabilizzi 24
25 Alee & reti asincrone R 0 R 1 M U X t x t t A Metastabilità AR 1 R 0 = 011 AR 1 R 0 = 110 Se cambiano 2 bit alla volta, come visto in precedenza, allora si può generare un alea che porta la rete in metastabilità! 25 SOLUZIONE Requisiti per il corretto funzionamento di una rete asincrona 1. funzionamento in modo fondamentale: l ingresso può essere modificato solo dopo che il circuito ha raggiunto la stabilità 2. adiacenza delle configurazioni d ingresso: configurazioni d ingresso consecutive devono differire per solo un bit
26 Latch SR: tempo di risposta Se vengono rispettati i requisiti per il corretto funzionamento del circuito (in questo caso la durata minima del segnale di comando) il circuito commuta l uscita entro un tempo prefissato (tempo di risposta massimo della rete). uesti valori vengono forniti dai costruttori nei datasheet dei loro componenti. S Durata minima (ingresso) 26 Tempo di risposta massimo (uscita)
27 Latch SR Riassunto S LATCH SR R (SR,U) 00,1 10,1 A 10,1 B 00,0 01, A A,1 B,0 A,1 -,- B B,0 B,0 A,1 -,- 27 G(q,S,R) = F(q,S,R) = = U = S + q R S R S ed R non valgono mai 1 contemporaneamente Gli ingressi devono rispettare un vincolo di durata minima per evitare metastabilità L uscita varia dopo un tempo detto tempo di risposta del latch Non c è un componente apposito per introdurre ritardo, la retroazione è diretta
28 C Latch CD LATCH CD D Vogliamo un componente con ingressi C e D che funzioni nel seguente modo Se C vale 0 l uscita non cambia Se C vale 1 l uscita è uguale all ingresso D Considerazioni Il componente è sequenziale perché ad esempio quando C e D valgono 0 l uscita potrebbe valere sia 0 che 1 Si potrebbe ottenere il funzionamento voluto partendo da un latch SR e fare in modo che quando C vale zero sia S che R valgano 0 C vale 1 se D vale 0 => SR = 01 C vale 1 se D vale 1 => SR = 10 C D Rete Combinatoria S LATCH SR R
29 Sintesi della rete combinatoria C D S R S = CD R =C D D C S R Per il latch SR valeva U = S + q R, sostituisco S ed R con le espressioni appena trovate e ricavo = CD + q (CD D) = CD + q C + qd (equazione caratteristica del Latch CD) C D-LATCH D D = C S LATCH SR R
30 Corretto funzionamento del latch CD Durata minima dell impulso (t w ) Fronte di discesa C Tempo di set-up (t SU ) Tempo di hold (t H ) D = 0 o D = 1 Tempo di set-up: lasso di tempo minimo in cui il segnale D deve rimanere stabile prima del fronte di discesa del segnale C Tempo di hold: lasso di tempo minimo in cui il segnale D deve rimanere stabile dopo il fronte di discesa del segnale C
31 Latch CD: Campionamento a fronte Nel caso in cui siano rispettati i requisiti per il corretto funzionamento di un Latch CD, in uscita sarà presente il valore di D dopo un certo tempo dal momento in cui si è attivato il segnale di comando C (0 1). Se l ingresso varia durante il periodo di campionamento (C = 1), queste variazioni si riproporranno anche in uscita (si dice che il latch è trasparente). C Tempo di risposta D = valore stabile = valore indefinito Tempo di risposta Lasso di tempo massimo dal momento in cui: si ha il fronte positivo del segnale C, al momento in cui in uscita viene riportato il valore dell ingresso cambia l ingresso D al momento in cui il cambiamento viene riportato in uscita (nel caso in cui C=1) 31
32 C Latch CD Riassunto = CD + q (C D)= CD + q C + qd U Stato stabile tabella delle transizioni Moore D (CD) 0-10 LATCH CD 11 A,0 B, uando C = 0 l uscita rimane invariata uando C = 1 l uscita diviene uguale all ingresso D (campionamento a livello) Esiste un periodo di tempo minimo per il quale C deve rimanere attivo Il tempo di setup è il tempo prima del fronte negativo di C durante il quale l ingresso D deve rimanere invariato Il tempo di hold è il tempo dopo il fronte negativo di C durante il quale l ingresso D deve rimanere invariato Il tempo di risposta è il massimo tempo di variazione dell uscita fra i due casi Dopo il fronte positivo di C Dopo una variazione di D con C positivo
33 Campionamento: a fronte o a livello? Ingresso D Segnale di controllo C Uscita (LATCH CD) 1 A LIVELLO Uscita ( F.F.-D) 2 A FRONTE 33
34 Campionamento sul fronte: il flip-flop D 1-,1 0-,0 A: uscita 0; attesa di un fronte positivo A 11,- C D: uscita 1; attesa di un fronte positivo B: uscita 0; attesa di un fronte negativo 10,0 0-,0 0-,1 11,1 C: uscita 1; attesa di un fronte negativo In tutti gli stati, se l ingresso D cambia, l uscita comunque non cambia B 10,- D Il cambiamento del valore dell uscita può avvenire solamente lungo le transizioni in cui C cambia da 0 ad 1 1-,0 (CD,) 0-,1 Linea continua: a fronte del campionamento l uscita cambia Linea tratteggiata: a fronte del campionamento l uscita non cambia Campionamento di un 1 34 Campionamento di uno 0
35 Realizzazione Master slave D D D > C C Dato Clock D > FF-D E molto comune usare una versione del FF-D con due ingressi aggiuntivi: uno per inizializzare lo stato presente a 0 (A_RES) ed uno per inizializzarlo ad 1(A_SET). Tali ingressi non vanno mai usati durante il funzionamento di una macchina digitale D > A_RES FF-D A_SET
36 Reti sequenziali sincrone e asincrone: reti asincrone Nelle reti asincrone le transizioni di stato sono causate da variazioni degli ingressi Gli ingressi cambiano uno solo alla volta Tutte le transizioni avvengono fra stati le cui rappresentazioni sono adiacenti. La codifica degli stati deve essere pertanto svolta con attenzione rigorosa Gli stati sono generalmente stabili per la configurazione di ingressi che li ha generati Sono tuttavia possibili degli stati instabili, che corrispondono a transizioni multiple Sono più difficili da progettare a da trattare Sono più performanti (veloci) delle reti sincrone Non possono essere utilizzate per scopi inerenti la misura del tempo (es. semaforo) Il ritardo non è implementato da un componente specifico: la retroazione è diretta. i(t n ) F (rete combinatoria) u(t n ) G (rete combinatoria) s(t n ) s f (t n )
37 Reti sequenziali sincrone e asincrone: reti sincrone Nelle reti sincrone le transizioni di stato sono causate dai fronti di un ingresso implicito chiamato clock, solitamente periodico e che può pertanto essere usato in macchine che debbono tener conto dello scorrere del tempo Gli ingressi possono cambiare liberamente quindi anche fra configurazioni non adiacenti E possibile transitare fra stati che corrispondono a configurazioni non adiacenti delle variabili di stato Non è detto che gli stati siano stabili per la configurazione degli ingressi che li ha generati Sono più semplici da progettare a da trattare Sono meno veloci delle reti asincrone I ritardi sono realizzati tramite FF-D uno per variabile di stato e condividono il clock i(t n ) F (rete combinatoria) G (rete combinatoria) D FF-D< D FF-D D FF-D < < s(t n ) s f (t n ) u(t n )
38 Esempio: sommatoresequenziale e combinatorio Macchina sequenziale Macchina combinatoria A i B i stato presente A B CI S FA CO Memoria stato futuro S i CO CI A 0 B 0 A 1 B 1 CI S FA A B CO CI S FA A B CO S 0 S 1 S n-1 s(t 0 ) = riporto iniziale Domanda: sincrona o asincrona? A n-1 B n-1 CI S FA A B CO CO 38
Capitolo 6. Reti asincrone. Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie
apitolo 6 Reti asincrone Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie Reti sequenziali asincrone (comportamento) Elaborazione asincrona - Ogni nuovo ingresso determina: una
DettagliI Bistabili. Maurizio Palesi. Maurizio Palesi 1
I Bistabili Maurizio Palesi Maurizio Palesi 1 Sistemi digitali Si possono distinguere due classi di sistemi digitali Sistemi combinatori Il valore delle uscite al generico istante t* dipende solo dal valore
DettagliCapitolo 3. Modelli. Macchine combinatorie Macchine sequenziali asincrone sincrone
Capitolo 3 Modelli Macchine combinatorie Macchine sequenziali asincrone sincrone Il modello del blocco o scatola nera i I: alfabeto di ingresso u U: alfabeto di uscita ingresso dei dati i F u uscita dei
DettagliEsercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA.
a Esercizio 1. Sintetizzare un circuito sequenziale sincrono in base alle specifiche temporali riportate nel seguito. Il circuito riceve in input solo il segnale di temporizzazione (CK) e produce tre uscite,
DettagliReti Logiche T. Esercizi reti sequenziali sincrone
Reti Logiche T Esercizi reti sequenziali sincrone ESERCIZIO N. Si esegua la sintesi di una rete sequenziale sincrona caratterizzata da un unico segnale di ingresso (X) e da un unico segnale di uscita (Z),
DettagliCalcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 RETI LOGICHE: RETI SEUENZIALI Massimiliano Giacomin 1 LIMITI DELLE RETI COMBINATORIE e RETI SEUENZIALI Le reti combinatorie sono senza retroazione: il segnale di
DettagliCalcolatori Elettronici T. Complementi ed Esercizi di Reti Logiche
Calcolatori Elettronici T Complementi ed Esercizi di Reti Logiche Introduzione Reti Logiche: sintesi mediante approccio formale Specifiche del Problema Grafo degli Stati Tabella di Flusso Tabella delle
DettagliFondamenti di informatica II 1. Sintesi di reti logiche sequenziali
Titolo lezione Fondamenti di informatica II 1 Sintesi di reti logiche sequenziali Reti combinatorie e sequenziali Fondamenti di informatica II 2 Due sono le tipologie di reti logiche che studiamo Reti
DettagliSintesi di Reti Sequenziali Sincrone
Sintesi di Reti Sequenziali Sincrone Maurizio Palesi Maurizio Palesi 1 Macchina Sequenziale Una macchina sequenziale è definita dalla quintupla (I,U,S,δ,λ ) dove: I è l insieme finito dei simboli d ingresso
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Reti Sequenziali
Reti Logiche Prof. B. Buttarazzi A.A. 29/2 Reti Sequenziali Sommario Analisi di Reti Sequenziali Sintesi di Reti Sequenziali Esercizi 3/6/2 Corso di Reti Logiche 29/ 2 Analisi di Reti Sequenziali Passare
DettagliAB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND.
1 Elementi di memoria: flip-flop e registri Porte logiche elementari CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Livello fisico
DettagliCalcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone
Calcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone Ing. Gestionale e delle Telecomunicazioni A.A. 2007/08 Gabriele Cecchetti Reti Sequenziali Asincrone Sommario: Definizione Condizioni di pilotaggio
DettagliIntroduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone di Macchine Senza Processo di Ottimizzate a Livello Comportamentale Sintesi comportamentale e architettura generale Diagramma
DettagliEsercizi sulle Reti Sequenziali Sincronizzate
Esercizi sulle Reti Sequenziali Sincronizzate Corso di Laurea di Ing. Gestionale e di Ing. delle Telecomunicazioni A.A. 27-28 1. Disegnare il grafo di stato di una RSS di Moore avente tre ingressi A, B,
DettagliAutoma a Stati Finiti (ASF)
Automa a Stati Finiti (ASF) E una prima astrazione di macchina dotata di memoria che esegue algoritmi Introduce il concetto fondamentale di STATO che informalmente può essere definito come una particolare
DettagliLivello logico digitale
Livello logico digitale circuiti combinatori di base e circuiti sequenziali Half Adder - Semisommatore Ingresso 2 bit, uscita 2 bit A+ B= ------ C S C=AB S=AB + AB=A B A B In Out HA A B C S S HA A C S
DettagliCircuiti sequenziali
Circuiti sequenziali - I circuiti sequenziali sono caratterizzati dal fatto che, in un dato istante tn+1 le uscite dipendono dai livelli logici di ingresso nell'istante tn+1 ma anche dagli stati assunti
DettagliCalcolatori Elettronici
Esercitazione 2 I Flip Flop 1. ual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano
DettagliSintesi di Reti sequenziali Sincrone
Sintesi di Reti sequenziali Sincrone alcolatori ElettroniciIngegneria Telematica Sintesi di Reti Sequenziali Sincrone na macchina sequenziale è definita dalla quintupla δ, λ) dove: I è l insieme finito
DettagliEsercizi Logica Digitale,Circuiti e Bus
Esercizi Logica Digitale,Circuiti e Bus Alessandro A. Nacci alessandro.nacci@polimi.it ACSO 214/214 1 2 Esercizio 1 Si consideri la funzione booleana di 3 variabili G(a,b, c) espressa dall equazione seguente:
DettagliReti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori
Reti Sequenziali Reti Sequenziali Corso di Architetture degli Elaboratori Caratteristiche 1 Caratteristiche delle reti sequenziali Reti combinatorie: il valore in uscita è funzione (con il ritardo indotto
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Elementi di memoria
Reti Logiche 1 Prof. B. Buttarazzi A.A. 2009/2010 Elementi di memoria Sommario Elementi di memoria LATCH FLIP-FLOP 25/06/2010 Corso di Reti Logiche 2009/10 2 Elementi di memoria I circuiti elettronici
DettagliCircuiti sincroni Circuiti sequenziali: i bistabili
Architettura degli Elaboratori e delle Reti Lezione 8 Circuiti sincroni Circuiti sequenziali: i bistabili Proff. A. Borghese, F. Pedersini ipartimento di Scienze dell Informazione Università degli Studi
DettagliReti sequenziali asincrone
Reti sequenziali asincrone Esercizio Una rete sequenziale asincrona è caratterizzata da due segnali di ingresso (E, X) e da un segnale di uscita (Z). I segnali di ingresso non variano mai contemporaneamente,
DettagliReti sequenziali. Nord
Reti sequenziali Nord Ovest Est Semaforo a due stati verde/rosso Sud Vogliamo definire un circuito di controllo per produrre due segnali NS ed EO in modo che: Se NS è on allora il semaforo è verde nella
DettagliI Indice. Prefazione. Capitolo 1 Introduzione 1
I Indice Prefazione xi Capitolo 1 Introduzione 1 Capitolo 2 Algebra di Boole e di commutazione 7 2.1 Algebra di Boole.......................... 7 2.1.1 Proprietà dell algebra.................... 9 2.2
DettagliSintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone Il problema dell assegnamento degli stati versione del 9/1/03 Sintesi: Assegnamento degli stati La riduzione del numero
DettagliFlip-flop, registri, la macchina a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Flip-flop, registri, la macchina a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliCorso di Calcolatori Elettronici I Elementi di memoria ing. Alessandro Cilardo
orso di alcolatori Elettronici I Elementi di memoria ing. Alessandro ilardo orso di Laurea in Ingegneria Biomedica Reti logiche con memoria In molte situazioni è necessario progettare reti logiche sequenziali,
DettagliCampionamento e memoria. Sommario. Sommario. M. Favalli
Sommario Campionamento e memoria M. Favalli Engineering epartment in Ferrara 2 Latch di tipo 3 Sommario (ENIF) Analisiesintesideicircuitidigitali / 29 (ENIF) Analisiesintesideicircuitidigitali 2 / 29 2
DettagliFONDAMENTI DI INFORMATICA Lezione n. 7. Esercizi di progetto di circuiti sequenziali
FONDAMENTI DI INFORMATICA Lezione n. 7 Esercizi di progetto di circuiti sequenziali 1 / 17 RIEPILOGO TEORICO CIRCUITI SEQUENZIALI: le uscite dipendono non solo dagli ingressi, ma anche dallo stato interno
DettagliCircuiti sequenziali: macchine a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Circuiti sequenziali: macchine a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di Milano
DettagliMacchine sequenziali. Automa a Stati Finiti (ASF)
Corso di Calcolatori Elettronici I Macchine sequenziali Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso
DettagliProva d esame di Reti Logiche T 10 Giugno 2016
Prova d esame di Reti Logiche T 10 Giugno 2016 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliIntroduzione - Modello. Introduzione - progetto e strumenti
intesi equenziale incrona intesi Comportamentale di reti equenziali incrone di Macchine enza Processo di Ottimizzate a Livello Comportamentale Introduzione intesi comportamentale e architettura generale
DettagliProgetto di Contatori sincroni. Mariagiovanna Sami Corso di reti Logiche 8 Anno
Progetto di Contatori sincroni Mariagiovanna Sami Corso di reti Logiche 8 Anno 08 Introduzione Per le reti sequenziali esistono metodologie di progettazione generali, che partendo da una specifica a parole
Dettagli(competenze digitali) CIRCUITI SEQUENZIALI
LICEO Scientifico LICEO Scientifico Tecnologico LICEO delle Scienze Umane ITIS (Meccanica, Meccatronica e Energia- Elettronica ed Elettrotecnica Informatica e Telecomunicazioni) ITIS Serale (Meccanica,
DettagliLOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita
LOGICA SEQUENZIALE Logica combinatoria Un blocco di logica puramente combinatoria è un blocco con N variabili di ingresso e M variabili di uscita che sono funzione (booleana) degli ingressi in un certo
DettagliCalcolatori Elettronici T. Complementi ed Esercizi di Reti Logiche
Calcolatori Elettronici T Complementi ed Esercizi di Reti Logiche Stefano Mattoccia Ricevimento : su appuntamento via email Telefono : 051 2093860 Email : stefano.mattoccia@unibo.it Web : www.vision.deis.unibo.it/smatt
DettagliMinimizzazione degli stati di reti sequenziali asincrone (RSA) / sincrone (RSS)
Minimizzazione degli stati di reti sequenziali asincrone (RSA) / sincrone (RSS) Problema: Data una tabella di flusso (TdF) contraddistinta da un numero arbitrario N di stati s 1, s 2,, s N, individuare
DettagliFlip-flop Macchine sequenziali
Flip-flop Macchine sequenziali Introduzione I circuiti digitali possono essere così classificati Circuiti combinatori Il valore delle uscite ad un determinato istante dipende unicamente dal valore degli
DettagliCenni alle reti logiche. Luigi Palopoli
Cenni alle reti logiche Luigi Palopoli Reti con reazione e memoria Le funzioni logiche e le relative reti di implementazione visto fino ad ora sono note come reti combinatorie Le reti combinatorie non
DettagliI CONTATORI. Definizioni
I CONTATORI Definizioni. I contatori sono dispositivi costituiti da uno o più flip-flop collegati fra loro in modo da effettuare il conteggio di impulsi applicati in ingresso. In pratica, i flip-flop,
DettagliI bistabili ed il register file
I bistabili ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/32 Sommario I problemi dei latch trasparenti sincroni
DettagliEsercitazioni di Reti Logiche. Lezione 5
Esercitazioni di Reti Logiche Lezione 5 Circuiti Sequenziali Zeynep KIZILTAN zeynep@cs.unibo.it Argomenti Circuiti sequenziali Flip-flop D, JK Analisi dei circuiti sequenziali Progettazione dei circuiti
DettagliCircuiti Sequenziali & Somma FP
Circuiti Sequenziali & Somma FP Circuiti Sequenziali : Esercizio 1 Esercizio 1: progettare una rete sequenziale per il controllo di un motore elettrico. La rete riceve in input i segnali relativi a due
DettagliGli elementi di memoria: i bistabili I registri. Mariagiovanna Sami Corso di reti Logiche 8 Anno
Gli elementi di memoria: i bistabili I registri Mariagiovanna Sami Corso di reti Logiche 8 Anno 2007-08 08 Circuiti sequenziali Nei circuiti sequenziali il valore delle uscite in un dato istante dipende
DettagliEs. 07 Bistabile asincrono SC, Latch. Flip Flop sincrono D. Hold Time e Set Time, Flip flop sincrono J K, Flip flop
Es. 07 Bistabile asincrono SC, Latch sincrono SC, Latch sincrono tipo D, Flip Flop sincrono D. Hold Time e Set Time, Flip flop sincrono J K, Flip flop sincrono T, Flip Flop Flop sincrono D Master Slave,
DettagliCalcolatori Elettronici Reti Sequenziali Asincrone
Calcolatori Elettronici eti equenziali Asincrone Ing. dell Automazione A.A. 2/2 Gabriele Cecchetti eti equenziali Asincrone ommario: Circuito sequenziale e bistabile Definizione di rete sequenziale asincrona
DettagliUniversità degli Studi di Cassino e del Lazio Meridionale Corso di Calcolatori Elettronici Elementi di memoria e Registri
di assino e del Lazio Meridionale orso di alcolatori Elettronici Elementi di memoria e Registri Anno Accademico Francesco Tortorella Elementi di memoria Nella realizzazione di un sistema digitale è necessario
DettagliEsercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo.
Compito A Esercizio (2 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. S / S 2 / S 3 / S 4 / S 5 / Esercizio 2 (5 punti) Progettare un circuito il cui output
DettagliAutomi a stati finiti
1. Automi a stati finiti: introduzione Automi a stati finiti Supponiamo di avere un sistema che si può trovare in uno stato appartenente ad un insieme finito di stati possibili. Ex: Immaginiamo un incrocio
DettagliFlip-flop e loro applicazioni
Flip-flop e loro applicazioni Reti sequenziali elementari (6) L'elemento bistabile Latch o flip-flop trasparenti Temporizzazione dei flip-flop trasparenti Architettura master-slave Flip-flop non trasparenti
Dettagli1. Automi a stati finiti: introduzione
1. Automi a stati finiti: introduzione Supponiamo di avere un sistema che si può trovare in uno stato appartenente ad un insieme finito di stati possibili. Ex: Immaginiamo un incrocio tra due strade regolate
DettagliLaboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
DettagliElettronica dei Sistemi Digitali Registri di memoria CMOS e reti sequenziali
Elettronica dei Sistemi igitali Registri di memoria CMOS e reti sequenziali Valentino Liberali ipartimento di Tecnologie dell Informazione Università di Milano, 263 Crema e-mail: liberali@dti.unimi.it
DettagliESAME DI ARCHITETTURA I COMPITO A
ESAME DI ARCHITETTURA I COMPITO A Esercizio (6 punti) Si consideri l automa di Mealy specificato dalla seguente tabella: S S/ S S S2/ S3/ S2 S2/ S3/ S3 S/ S/ S4 S/ S S5 S2/ S3/ ) Disegnare l automa. 2)
DettagliIl livello logico digitale
Il livello logico digitale prima parte Introduzione Circuiti combinatori (o reti combinatorie) Il valore dell uscita in un determinato istante dipende unicamente dal valore degli ingressi in quello stesso
DettagliMacchine sincrone. In teoria. Solo un modello teorico NON ESISTE NELLA PRATICA
Macchine sincrone In teoria Sono macchine non asincrone (non per ogni variazione dell input si finisce in uno stato stabile) Variazioni dello stato e dell ingresso dovrebbero verificarsi in perfetto sincronismo
DettagliCircuiti sequenziali e latch
Circuiti sequenziali e latch Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano A.A. 23-24 /27 Sommario Circuiti sequenziali Latch asincroni
Dettagli21/10/14. Contatori. Registri: contatori. Sintesi del contatore modulo 8 (1) Sintesi del contatore modulo 8 (2) J 0 = K 0 = 1 J 1 = K 1 = y 0
//4 Contatori Un contatore è un registro usato per contare il numero di occorrenze di un determinato evento, sempre modulo un certo numero naturale. se formato da n FF, potrà contare fino a modulo n Tipicamente,
DettagliLATCH E FLIP-FLOP PREMESSA
LATCH E FLIP-FLOP PREMESSA I latch e i flip flop sono circuiti digitali sequenziali che hanno il compito di memorizzare un bit. Un circuito digitale si dice sequenziale se l'uscita dipende dagli ingressi
Dettagli6.3 Analisi e Sintesi
Il progetto della rete asincrona è dunque molto delicato e richiede l applicazione di diversi accorgimenti; obiettivo di questo paragrafo è presentare tutta la problematica in modo ordinato, individuando
DettagliElettronica Sistemi Digitali 09. Flip-Flop
Elettronica Sistemi igitali 09. Flip-Flop Roberto Roncella Flip-flop e loro applicazioni Reti sequenziali elementari (6) L'elemento bistabile Latch o flip-flop trasparenti Temporizzazione dei flip-flop
DettagliEsercitazioni di Reti Logiche
Esercitazioni di Reti Logiche Sintesi di Reti Sequenziali Zeynep KIZILTAN Dipartimento di Scienze dell Informazione Universita degli Studi di Bologna Anno Academico 2007/2008 Sintesi dei circuiti sequenziali
DettagliFSM: Macchine a Stati Finiti
FSM: Macchine a Stati Finiti Introduzione Automi di Mealy Automi di Moore Esempi Sommario Introduzione Automi di Mealy Automi di Moore Esempi Sommario Introduzione Metodo per descrivere macchine di tipo
DettagliContatore avanti-indietro Modulo 4
Contatore avanti-indietro Modulo 4 Un contatore avanti-indietro modulo 4 è un dispositivo a due uscite, che genera su queste la sequenza dei numeri binari da 0 a 4 cioè: 00->01->10->11 Il sistema dispone
DettagliCalcolatori Elettronici Prof. Ing. Gian Luca Marcialis. Algebra booleana. Operatori logici di base P AND Q = P Q
Calcolatori Elettronici Prof. Ing. Gian Luca Marcialis Corso di Laurea in Ingegneria Elettronica Capitolo 2 Reti Logiche Fonti principali: Appunti del Docente; Stallings, W., "Architettura e organizzazione
DettagliCOMPITO A. Esercizio 1 (17 punti)
Esercizio (7 punti) COMPITO A Si hanno a disposizione due registri sorgente S e S da 6 bit che contengono reali memorizzati in rappresentazione a virgola mobile normalizzata : il primo bit (b ) rappresenta
DettagliCircuiti sequenziali. Circuiti sequenziali e applicazioni
Circuiti sequenziali Circuiti sequenziali e applicazioni Circuiti sequenziali Prima di poter parlare delle memorie è utile dare un accenno ai circuiti sequenziali. Per circuiti sequenziali intendiamo tutti
DettagliAUTOMA A STATI FINITI
Gli Automi Un Automa è un dispositivo, o un suo modello in forma di macchina sequenziale, creato per eseguire un particolare compito, che può trovarsi in diverse configurazioni più o meno complesse caratterizzate
DettagliCalcolatori Elettronici Prof. Ing. Fabio Roli
Calcolatori Elettronici Prof. Ing. Fabio Roli Corso di Laurea in Ingegneria Elettronica Capitolo 2 Reti Logiche Fonti principali: Appunti del Docente; Stallings, W., "Architettura e organizzazione dei
DettagliEsercizio 1. semaforo verde semaforo rosso T V1 VG 1. semaforo verde-giallo semaforo rosso T G V 2. semaforo rosso semaforo verde T V2 VG 2
Esercizio 1 Il sistema di controllo di un impianto semaforico posto all incrocio di due strade deve operare secondo due distinte modalità di funzionamento, selezionate rispettivamente dal valore logico
DettagliFlip flop: tempificazione latch ed edge-triggered
Corso di Calcolatori Elettronici I A.A. 2010-2011 Flip flop: tempificazione latch ed edge-triggered Lezione 23-26 Università degli Studi di Napoli Federico II Facoltà di Ingegneria I flip flop - 1 Generalità
DettagliCOMPITO A Esercizio 1 (13 punti) Dato il seguente automa:
COMPITO A Esercizio 1 (13 punti) Dato il seguente automa: 1/0 q8 1/0 q3 q1 1/0 q4 1/0 q7 1/1 q2 1/1 q6 1/1 1/1 q5 - minimizzare l automa usando la tabella triangolare - disegnare l automa minimo - progettare
DettagliMacchine Sequenziali
Macchine Sequenziali Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.net Limiti delle reti combinatorie Ogni funzione di n variabili
DettagliEsercizio 4.3. Esercizio 4.4
4 Esercizio 4.3 La rete di Figura 4.1 del testo è un latch realizzato con porte NOR. Sostituendo le porte NOR con porte NAND si ottiene la rete di Figura 4.1. Figura 4.1 Rete dell Esercizio 4.3. Nella
DettagliRIDUZIONE DEL NUMERO DI STATI DI UN AUTOMA
RIDUZIONE DEL NUMERO DI STATI DI UN AUTOMA Il numero degli stati di un automa può risultare elevato, perché l insieme stesso degli stati può essere ridondante, in quanto vi possono essere più stati che
DettagliAPPUNTI DI ELETTRONICA DIGITALE
APPUNTI DI ELETTRONICA DIGITALE Prerequisiti: Conoscere il sistema di numerazione binario Modulo 1 1. Concetti fondamentali L elettronica digitale tratta segnali di tipo binario, cioè segnali che possono
DettagliLATCH E FLIP-FLOP PREMESSA
LATCH E FLIP-FLOP PREMESSA I latch e i flip flop sono circuiti digitali sequenziali che hanno il compito di memorizzare un bit. Un circuito digitale si dice sequenziale se l'uscita dipende dagli ingressi
DettagliTecniche di Progettazione Digitale Elementi di memoria CMOS e reti sequenziali p. 2
Tecniche di Progettazione igitale Elementi di memoria CMOS e reti sequenziali Valentino Liberali ipartimento di Tecnologie dell Informazione Università di Milano, 263 Crema e-mail: liberali@dti.unimi.it
DettagliCircuiti sequenziali e elementi di memoria
Il Livello Logicoigitale I circuiti sequenziali Corso ACSO prof. Cristina SILVANO Politecnico di Milano Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock
DettagliSintesi di una rete combinatoria
Mappe di Karnaugh Sintesi di una rete combinatoria Offrono uno strumento per esprimere una funzione booleana f: {0,1}n {0,1} in una forma SP o PS minima. Invece della tabella di definizione si impiegano
DettagliPSPICE simulazione di circuiti digitali Flip Flop M/S, Moltiplicatore parallelo, Memoria SRAM, sommatore, comparatore
PSPICE simulazione di circuiti digitali Flip Flop M/S, Moltiplicatore parallelo, Memoria SRAM, sommatore, comparatore Laboratorio di Architettura degli Elaboratori - A.A. 24/25 Il flip flop di tipo Master/Slave
DettagliCompito A. Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati
Compito A Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati stato/input x=0 x=1 A B/0 A/0 B C/0 A/0 C B/0 D/1 D B/0 E/0 E B/0 D/1 Esercizio 2. (17 punti) Realizzare
DettagliAritmetica dei Calcolatori
Aritmetica dei Calcolatori Nicu Sebe March 14, 2016 Informatica Nicu Sebe 1 / 34 Operazioni su Bit Bit Scienza della rappresentazione e dell elaborazione dell informazione Abbiamo visto come i computer
DettagliPROGETTO E VERIFICA DI UNA RETE LOGICA SEQUENZIALE ASINCRONA CON PORTE LOGICHE. REALIZZAZIONE DELLA STESSA CON LATCH SR E D, ECON FLIP-FLOP JK.
PROGETTO E VERIICA DI UNA RETE LOGICA SEQUENZIALE ASINCRONA CON PORTE LOGICHE. REALIZZAZIONE DELLA STESSA CON LATCH SR E D, ECON LIP-LOP JK. Definizione della funzione logica Ci proponiamo la realizzazione
DettagliFlip-flop, registri, la macchina a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Flip-flop, registri, la macchina a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di
DettagliCircuiti sequenziali. Gli elementi di memoria: i bistabili I registri. Circuiti sequenziali e bistabili. Bistabili: : classificazione
ircuiti sequenziali Gli elementi di memoria: i bistabili I registri Nei circuiti sequenziali il valore delle uscite in un determinato istante dipende sia dal valore degli ingressi in quello stesso istante
DettagliMacchine sequenziali
Corso di Calcolatori Elettronici I A.A. 2010-2011 Macchine sequenziali Lezione 14 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Automa a Stati Finiti (ASF) E una prima astrazione di
DettagliSintesi Sequenziale Sincrona. Mariagiovanna Sami Corso di reti Logiche 8 Anno
Sintesi Sequenziale Sincrona Mariagiovanna Sami Corso di reti Logiche 8 Anno 2007-2007- Introduzione Le uscite di un circuito sequenziale in un dato istante di tempo t dipendono: Dalla condizione iniziale
DettagliPSPICE Circuiti sequenziali principali
PSPICE Circuiti sequenziali principali Davide Piccolo Riccardo de Asmundis Elaboratori 1 Circuiti Sequenziali Tutti i circuiti visti fino ad ora erano circuiti combinatori, ossia circuiti in cui lo stato
DettagliDomande di Reti Logiche compito del 29/1/2016
Domande di Reti Logiche compito del 29/1/2016 Barrare una sola risposta per ogni domanda Il punteggio finale è -1 (n. di risposte errate + n. domande lasciate in bianco Usare lo spazio bianco sul retro
DettagliESAME di PROGETTAZIONE di SISTEMI DIGITALI. Nome e Cognome
ESAME di PROGETTAZIONE di SISTEMI DIGITALI 11 Febbraio 2016 FILA A Nome e Cognome Esercizio 1 (6 punti). Si considerino otto registri R 1... R 8. Si progetti una rete di interconnessione tale che: se R
DettagliProcedimento di sintesi. Dalla tavola della verità si ricavano tante funzioni di commutazione quante sono le variabili di uscita
CIRCUITI LOGICI COMBINATORI. Generalità Si parla di circuito logico combinatorio quando il valore dell uscita dipende in ogni istante soltanto dalla combinazione dei valori d ingresso. In logica combinatoria
DettagliCircuiti sequenziali
Circuiti sequenziali Docente teoria: prof. Federico Pedersini (https://homes.di.unimi.it/pedersini/ae-inf.html) Docente laboratorio: Matteo Re (https://homes.di.unimi.it/re/arch1-lab-2015-201.html) Sito
DettagliCompito A (Per il canale Velardi P-Z) Orale: 26 febbraio aula alfa ore 10, portare la prova Circuimaker
Compito A (Per il canale Velardi P-Z) Orale: 26 febbraio aula alfa ore 10, portare la prova Circuimaker Esercizio 1 Il pendolino Roma/Milano compie il seguente percorso: parte da Roma, arriva a Firenze
DettagliI circuiti dei calcolatori, le memorie, i bus. I fondamenti della rappresentazione dell informazione e della sua trasmissione ed elaborazione.
I circuiti dei calcolatori, le memorie, i bus. I fondamenti della rappresentazione dell informazione e della sua trasmissione ed elaborazione. Dispensina per gli studenti di Ingegneria Gestionale. A.A.
DettagliReti sequenziali sincrone
Reti sequenziali sincrone Un approccio strutturato (7.1-7.3, 7.5-7.6) Modelli di reti sincrone Analisi di reti sincrone Descrizioni e sintesi di reti sequenziali sincrone Sintesi con flip-flop D, DE, T
Dettagli