COMPITO A. Esercizio 1 (17 punti)
|
|
- Eugenia Piccolo
- 6 anni fa
- Visualizzazioni
Transcript
1 Esercizio (7 punti) COMPITO A Si hanno a disposizione due registri sorgente S e S da 6 bit che contengono reali memorizzati in rappresentazione a virgola mobile normalizzata : il primo bit (b ) rappresenta il segno, i successivi bit 8(b,b...b ) rappresentano la mantissa (normalizzata) e gli ultimi 3 bit (b 3 b 4 b 5 ) l esponente in complemento a due. Si dispone anche di due registri destinazione da bit D e D. Si vuole realizzare la seguente interconnessione: se la parte intera del numero reale memorizzato in S è pari, allora trasferisci la mantissa del numero contenuto in Si nel registro Di (S D, S D) altrimenti S D, S D ( NotaBene : non richiesto che la mantissa del numero in S sia pari, ma che lo sia la parte intera del numero in virgola fissa corrispondente. Pertanto necessario riflettere su come sono collegati la rappresentazione in virgola mobile normalizzata di un numero reale e il numero reale effettivamente codificato in questo modo. Dovete passare, per ogni valore della tripla b 3 b 4 b 5, dalla rappresentazione in virgola mobile a quella in virgola fissa, e osservare quale sia l ultimo bit della parte intera del numero cosi ottenuto). Si descriva in dettaglio il circuito di interconnessione. OSSERVAZIONE (che non dovrebbe proprio essere necessaria): dovete progettare un circuito COMBINATORIO!!! Esercizio (3 punti). Si progetti un comparatore aritmetico SEQUENZIALE. Il comparatore riceve due stringhe di ingresso X(n)=xx..xn... Y(n)=yy...yn (xi,yi rappresentano la coppia di bit ricevuta nell istante ti), e produce in ogni istante ti un uscita zi= sse la stringa X(i)>Y(i) (quindi verifica una maggioranza stretta).
2 Compito B Esercizio (7 punti) Si progetti il circuito di controllo di un semaforo. Il funzionamento richiesto è il seguente: il semaforo deve tenere accesa per secondi la luce verde poi deve spegnere la luce verde e tenere accesa per 6 secondi la luce gialla poi deve spegnere la luce gialla e tenere accesa per 6 secondi la luce rossa infine deve spegnere la luce rossa e ricominciare Si assuma di avere a disposizione un clock con una frequenza di Herz (cioè un impulso ogni secondo). Si utilizzino FF di tipo JK e non si dia per scontato l utilizzo di alcun modulo predefinito (cioè, se si usa un qualche modulo visto a lezione è necessario mostrarne in dettaglio l architettura, fino a porte logiche e FF). Per i contatori, potete usare un modulo predefinito, visto che sono oggetto del successivo esercizio. Esercizio ( punti) Progettate nel dettaglio un contatore sincrono parallelo modulo 3 con FF di tipo JK. Esercizio 3 ( punti) Quale è la codifica in decimale delle stringhe e in complemento a due?
3 Compito C Esercizio (4 punti). Analizzare il seguente circuito sequenziale e ricavare il diagramma di stato. J Q J Q J Q z x K Q K Q K Q Esercizio (4 punti). Progettare un circuito il cui output è quando viene riconosciuta una delle seguenti stringhe:, oppure. L output è zero altrimenti. Il primo bit che viene letto è il bit più a sinistra. Le stringhe sono sovrapponibili, nel senso chiarito a lezione. Pur non essendo richiesta l applicazione di un criterio formale di minimizzazione dell automa, sarà elemento di valutazione il numero degli stati complessivi utilizzati. Esercizio 3 ( punti) Dati tre bit bbb scrivere tutte le possibili configurazioni di questi tre bit in complemento a due, con accanto il rispettivo numero intero con segno.
4 Compito D Esercizio (4 punti). Analizzare il seguente circuito sequenziale e ricavare il diagramma di stato: x z J Q y J Q K Q K Q Esercizio (4 punti). Minimizzare il seguente automa e progettare il relativo circuito utilizzando FF di tipo JK: / / S / / / S 4 S 6 / S / / / / / S 5 S 3 / / S 7 / S 8 / / Esercizio 3 ( punti) In complemento a due, che valore hanno le stringhe e?
5 Soluzione compito A Esercizio Si hanno a disposizione due registri sorgente S e S da 6 bit che contengono reali memorizzati in rappresentazione a virgola mobile normalizzata : il primo bit (b ) rappresenta il segno, i successivi bit 8(b,b...b ) rappresentano la mantissa (normalizzata) e gli ultimi 3 bit (b 3 b 4 b 5 ) l esponente in complemento a due. Si dispone anche di due registri destinazione da bit D e D. Si vuole realizzare la seguente interconnessione: se la parte intera del numero reale memorizzato in S è pari, allora trasferisci la mantissa del numero contenuto in Si nel registro Di (S D, S D) altrimenti S D, S D Diciamo che i registri sorgente siano del tipo b b b b3 b5 dove b il bit di segno, b/ /b sono i bit della mantissa e b3/b4/b5 i bit dell esponente. Il numero in virgola fissa corrispondente dunque espresso come: b ± 3 3b, bbb... b 4b5 Ed inoltre in Ca si ha per l esponente: b3b4b5 decimale Per definire il circuito di controllo, basta osservare che se b3 = oppure b3 = b4 = b5 = allora il numero ha parte intera uguale a (che quindi è pari) Infatti, se l esponente è zero o negativo, il numero decimale corrispondente avrà certamente la parte intera uguale a zero. se b3 b4 b5 = allora il numero decimale corrispondente, a meno del segno, sarà: b,bb3..b la parte intera è dunque b (che quindi è pari sse b è ) se b3 b4 b5 = allora la parte intera è b b (che quindi è pari sse b è ) se b3 b4 b5 = allora la parte intera è b b b3 (che quindi è pari sse b3 è ) Volendo rappresentare tutto questo mediante una tabella di verità, avrò: b3b4b5 bit (X) che determina la parit (=true, =false)
6 se b3= true, altrimenti false se b= true, altrimenti false se b= true, altrimenti false true true true true true Pertanto il primo trasferimento verrà effettuato se e solo se X =, dove X è definito come X = b3 + b3 b4 b5 + b b3 b4 b5 + b b3 b4 b5 + b3 b3 b4 b5 (la sootolineatura significa negazione) Infatti, X vale se e solo se uno dei quttro casi sopra elencati si verifica. Sia C il circuito che prende in input b/b/b3/b3/b4/b5 e d in output sse X =. La rete di interconnessione richiesta pertanto S b b b M U X d D b3 b4 b5 a d S b b b M U X d D b 3 b 4 b 5 b a d b b3 b3 b4 b5 C X dove la linea spessa contiene solo i bit delle mantisse. Inoltre i multiplexer selezionano l input più in alto se il segnale di controllo vale, l input più in basso altrimenti.
7 Esercizio. Questo esercizio è del tutto analogo al progetto di un sommatore sequenziale che è stato fatto durante una esercitazione e fa anche parte delle prove circuitmaker 3-4. L automa può trovarsi in due stati possibili: S, in cui il risultato della precedente comparazione ha prodotto z=, ed S, in cui il risultato della precedente comparazione ha prodotto z=. L automa (descritto mediante tabella di transizione) è il seguente: Stato di partenza /Input (xy) S /S /S /S /S S /S /S /S /S Poichè l output coincide con l informazione che occorre tenere in memoria, conviene un automa di Moore. Compito B Esercizi e Intuitivamente, l automa di Moore che descrive il comportamento richiesto è il seguente. V dopo sec G dopo 6 sec R dopo 6 sec Se disponessimo di un circuito C che continuamente dia in output una volta contati segnali di clock, poi dia in output nuovamente una volta contati altri 6 segnali di clock ed infine dia in output una volta contati altri 6 segnali di clock (e in tutti i momenti intermedi dà in output ), l automa verrebbe tradotto nell automa di Mealy (dove associamo alle uscite ZZ = l accensione del verde e lo spegnimento delle altre due luci, a l accensione del giallo e lo spegnimento delle altre due luci, e a l accensione del rosso e lo spegnimento delle altre due luci). / V / G / / R / / Facciamo la sintesi di questo automa, lasciando per dopo la sintesi del circuito C. Associamo a V, G e R le ovvie codifiche QQ =,,. Da ciò la tabella degli stati futuri è
8 x Q Q Z Z Q Q (t+) J K J K Usando le mappe di Karnaugh si ottengono le espressioni minime Z = x Q + x Q Z = x Q + x Q Q J = x Q J = x Q K = K = x da cui è immediato ricavare il circuito risultante D. Supponiamo di avere un contatore modulo 3 (l esrcizio richiedeva di disegnarne esplicitamente lo schema circuitale) che prenda in input il clock con frequenza Hz e diamo in input a C le cinque uscite x4/x3/x/x/x del contatore. Il circuito C dovr implementare la funzione booleana che d se e solo se x4 x3 x x x =, oppure x4 x3 x x x =, oppure x4 x3 x x x = In questa maniera, prendendo come stato iniziale R e il contatore resettato, abbiamo il compartamento desiderato. Ovviamente, l output di C sarà l input x del circuito D (sintetizzato a partire dall automa appena mostrato). Pertanto, utilizzando il procedimento per ottenere la forma canonica disgiuntiva e usando poi gli assiomi dell algebra di Boole, si ottiene che x = x4 x3 x x x + x4 x3 x x x + x4 x3 x x x = x3 x x x + x4 x3 x x x = x x ( x3 x + x4 x3 x ) che è la funzione che C deve calcolare. In definitiva, il circuito richiesto è ottenuto come segue Ck C N T mod 3 x x x x3 x4 C x D Z Z OSS: l'esercizio poteva essere risolto più semplicemente prendendo il contatore MOD 3 ed associare alle uscite da a la luce verde, da a la luce gialla e da a la luce rossa.
9 Soluzione compito C Esercizio Si ha: J = Q K = x J = Q K = Q J = Q K = Q z = Q + Q = Q Q Il diagramma degli stati è il seguente: x Q (t) Q (t) Q (t) J K J K J K Q (t+) Q (t+) Q (t+) z L automa di Mealy relativo è il seguente:
10 /, / / /, / S /, S S 3 4 / / / S / S / 6 S 5 S 7 / / S /, / / L automa è minimizzabile: gli stati S e S 4 possono essere fusi in un unico stato. Esercizio L automa di Mealy è il seguente: / / S / / / S S / / S 4 S3 / / / dove: S indica lo stato iniziale S lo stato in cui è stato riconosciuto S 4 lo stato in cui è stata riconosciuta una stringa di lunghezza almeno S lo stato in cui è stato riconosciuto un S 3 lo stato in cui è stato riconosciuto Si noti che non è necessario tenere uno stato per la stringa perché è sufficiente tenere traccia dell ultimo. Infatti concatenando un bit alla stringa non si ottiene nessuna sequenza valida. Lo stesso ragionamento si può applicare alla stringa e così via. Si poteva anche realizzare l automa con tutti i possibili stati e poi minimizzarlo, ma sarebbe stato più laborioso. Stato Input Input S S / S / S S 4 / S / S S 3 / S /
11 S 3 S 4 / S / S 4 S 4 / S / Gli stati si codificano con 3 FF di tipo JK. La tabella degli stati futuri è la seguente: Stato Q (t) Q (t) Q (t) x J K J K J K Q (t+) Q (t+) Q (t+) z S X X X X X X S X X X X X X S X X X X X X S 3 X X X X X X S 4 X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X Applicando le mappe di Karnaugh si ottiene: J = x, K = J = Q x, K = x, J = Q x, K, z Q + Q Q x Esercizio 3 = = Per ottenere il valore decimale di un numero in complemento a due c n- c n- c c si usa la seguente formula: N n n i + i i= = c n c per n = 3 e al variare della sequenza di bit si ottiene: Compl. a Decimale
12 Soluzione compito D Esercizio Si ha: J = x y K = y + J = x Q Q K = Q z = Q Il diagramma degli stati è il seguente: x y Q (t) Q (t) J K J K Q (t+) Q (t+) z Esercizio L automa minimizzato è costituito da due soli stati S = { S, S, S 3, S 6 } e S = { S 4, S 5, S 7, S 8 }: / / S / S / La codifica con FF di tipo JK è immediata: x Q (t) J K Q (t+) z X
13 Applicando Karnaugh si ottiene: J = x, K = x infine banalmente z = x Q Esercizio 3 X X X Per ottenere il valore decimale di un numero in complemento a due c n- c n- c c si usa la seguente formula: N n n i + i i= = c n c per cui si ha: = + = + = 3 3 = = =
Esercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo.
Compito A Esercizio (2 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. S / S 2 / S 3 / S 4 / S 5 / Esercizio 2 (5 punti) Progettare un circuito il cui output
DettagliEsercizi svolti e da svolgere sugli argomenti trattati nella lezione 25
Esercizi svolti e da svolgere sugli argomenti trattati nella lezione 25 Esercizi svolti Es.. Si progetti in dettaglio il circuito che, dati quattro registri sorgente Si e quattro registri destinazione
DettagliCompito A. Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati
Compito A Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati stato/input x=0 x=1 A B/0 A/0 B C/0 A/0 C B/0 D/1 D B/0 E/0 E B/0 D/1 Esercizio 2. (17 punti) Realizzare
DettagliEsercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA.
a Esercizio 1. Sintetizzare un circuito sequenziale sincrono in base alle specifiche temporali riportate nel seguito. Il circuito riceve in input solo il segnale di temporizzazione (CK) e produce tre uscite,
DettagliCOMPITO A Esercizio 1 (13 punti) Dato il seguente automa:
COMPITO A Esercizio 1 (13 punti) Dato il seguente automa: 1/0 q8 1/0 q3 q1 1/0 q4 1/0 q7 1/1 q2 1/1 q6 1/1 1/1 q5 - minimizzare l automa usando la tabella triangolare - disegnare l automa minimo - progettare
DettagliCompito A Esercizio 1 (15 punti)
Compito A Esercizio (5 punti) Progettare un circuito il cui output è quando viene riconosciuta una delle seguenti stringhe: l'output è zero altrimenti. Il primo bit che viene letto è il bit più a sinistra.
DettagliESAME di PROGETTAZIONE di SISTEMI DIGITALI. Nome e Cognome
ESAME di PROGETTAZIONE di SISTEMI DIGITALI 11 Febbraio 2016 FILA A Nome e Cognome Esercizio 1 (6 punti). Si considerino otto registri R 1... R 8. Si progetti una rete di interconnessione tale che: se R
DettagliESAME DI ARCHITETTURA I COMPITO A
ESAME DI ARCHITETTURA I COMPITO A Esercizio (6 punti) Si consideri l automa di Mealy specificato dalla seguente tabella: S S/ S S S2/ S3/ S2 S2/ S3/ S3 S/ S/ S4 S/ S S5 S2/ S3/ ) Disegnare l automa. 2)
DettagliCompito A (Per il canale Velardi P-Z) Orale: 26 febbraio aula alfa ore 10, portare la prova Circuimaker
Compito A (Per il canale Velardi P-Z) Orale: 26 febbraio aula alfa ore 10, portare la prova Circuimaker Esercizio 1 Il pendolino Roma/Milano compie il seguente percorso: parte da Roma, arriva a Firenze
DettagliCircuiti Sequenziali & Somma FP
Circuiti Sequenziali & Somma FP Circuiti Sequenziali : Esercizio 1 Esercizio 1: progettare una rete sequenziale per il controllo di un motore elettrico. La rete riceve in input i segnali relativi a due
DettagliI Indice. Prefazione. Capitolo 1 Introduzione 1
I Indice Prefazione xi Capitolo 1 Introduzione 1 Capitolo 2 Algebra di Boole e di commutazione 7 2.1 Algebra di Boole.......................... 7 2.1.1 Proprietà dell algebra.................... 9 2.2
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Reti Sequenziali
Reti Logiche Prof. B. Buttarazzi A.A. 29/2 Reti Sequenziali Sommario Analisi di Reti Sequenziali Sintesi di Reti Sequenziali Esercizi 3/6/2 Corso di Reti Logiche 29/ 2 Analisi di Reti Sequenziali Passare
DettagliInformatica Generale 1 - Esercitazioni Flowgraph, algebra di Boole e calcolo binario
Informatica Generale 1 - Esercitazioni Flowgraph, algebra di Boole e calcolo binario Daniele Pighin pighin@fbk.eu FBK Via Sommarive, 18 I-38050 Trento, Italy February 27, 2008 Outline 1 Algebra di Boole
DettagliContatore avanti-indietro Modulo 4
Contatore avanti-indietro Modulo 4 Un contatore avanti-indietro modulo 4 è un dispositivo a due uscite, che genera su queste la sequenza dei numeri binari da 0 a 4 cioè: 00->01->10->11 Il sistema dispone
DettagliReti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori
Reti Sequenziali Reti Sequenziali Corso di Architetture degli Elaboratori Caratteristiche 1 Caratteristiche delle reti sequenziali Reti combinatorie: il valore in uscita è funzione (con il ritardo indotto
DettagliLaboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
DettagliReti Logiche Combinatorie
Reti Logiche Combinatorie Modulo 4 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Microelettronica e Bioingegneria (EOLAB) Logica combinatoria Un blocco di logica
DettagliEsercitazione Informatica I (Parte 1) AA Nicola Paoletti
Esercitazione Informatica I (Parte 1) AA 2011-2012 Nicola Paoletti 31 Maggio 2012 2 Antipasto 1. Quanti bit sono necessari per rappresentare (a) (227.551.832) 10? (b) (125.521) 10? 2. Quanti decimali sono
DettagliReti Logiche T. Esercizi reti sequenziali sincrone
Reti Logiche T Esercizi reti sequenziali sincrone ESERCIZIO N. Si esegua la sintesi di una rete sequenziale sincrona caratterizzata da un unico segnale di ingresso (X) e da un unico segnale di uscita (Z),
DettagliArchitetture degli Elaboratori I II Compito di Esonero (A) - 16/1/1997
1 II Compito di Esonero (A) - 16/1/1997 Non è ammessa la consultazione di nessun testo, nè l utilizzo di nessun tipo di calcolatrice. Ogni esercizio riporta, fra parentesi, il suo valore in trentesimi
DettagliEsercitazioni di Reti Logiche. Lezione 5
Esercitazioni di Reti Logiche Lezione 5 Circuiti Sequenziali Zeynep KIZILTAN zeynep@cs.unibo.it Argomenti Circuiti sequenziali Flip-flop D, JK Analisi dei circuiti sequenziali Progettazione dei circuiti
DettagliAritmetica dei Calcolatori
Aritmetica dei Calcolatori Nicu Sebe March 14, 2016 Informatica Nicu Sebe 1 / 34 Operazioni su Bit Bit Scienza della rappresentazione e dell elaborazione dell informazione Abbiamo visto come i computer
DettagliFONDAMENTI DI INFORMATICA Lezione n. 7. Esercizi di progetto di circuiti sequenziali
FONDAMENTI DI INFORMATICA Lezione n. 7 Esercizi di progetto di circuiti sequenziali 1 / 17 RIEPILOGO TEORICO CIRCUITI SEQUENZIALI: le uscite dipendono non solo dagli ingressi, ma anche dallo stato interno
DettagliLOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita
LOGICA SEQUENZIALE Logica combinatoria Un blocco di logica puramente combinatoria è un blocco con N variabili di ingresso e M variabili di uscita che sono funzione (booleana) degli ingressi in un certo
DettagliReti logiche: analisi, sintesi e minimizzazione Esercitazione. Venerdì 9 ottobre 2015
Reti logiche: analisi, sintesi e minimizzazione Esercitazione Venerdì 9 ottobre 05 Punto della situazione Stiamo studiando le reti logiche costruite a partire dalle porte logiche AND, OR, NOT per progettare
DettagliEsercizi sulle Reti Sequenziali Sincronizzate
Esercizi sulle Reti Sequenziali Sincronizzate Corso di Laurea di Ing. Gestionale e di Ing. delle Telecomunicazioni A.A. 27-28 1. Disegnare il grafo di stato di una RSS di Moore avente tre ingressi A, B,
DettagliProva d esame di Reti Logiche T 10 Giugno 2016
Prova d esame di Reti Logiche T 10 Giugno 2016 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliAddizionatori: metodo Carry-Lookahead. Costruzione di circuiti combinatori. Standard IEEE754
Addizionatori: metodo Carry-Lookahead Costruzione di circuiti combinatori Standard IEEE754 Addizionatori Il circuito combinatorio che implementa l addizionatore a n bit si basa su 1-bit adder collegati
Dettaglisenza stato una ed una sola
Reti Combinatorie Un calcolatore è costituito da circuiti digitali (hardware) che provvedono a realizzare fisicamente il calcolo. Tali circuiti digitali possono essere classificati in due classi dette
DettagliCostruzione di. circuiti combinatori
Costruzione di circuiti combinatori Algebra Booleana: funzioni logiche di base OR (somma): l uscita è 1 se almeno uno degli ingressi è 1 A B (A + B) 0 0 0 0 1 1 1 0 1 1 1 1 AND (prodotto): l uscita è 1
DettagliCalcolatori Elettronici
Calcolatori Elettronici RETI SEQUENZIALI : ESERCIZI Massimiliano Giacomin 1 Implementazione di contatori Un contatore è un dispositivo sequenziale che aggiorna periodicamente il suo stato secondo una regola
DettagliRappresentazione. Notazione in complemento a 2. Complemento a due su 3 e 4 bit Complemento a due
Rappresentazione degli interi Notazione in complemento a 2 n bit per la notazione Nella realta n=32 Per comodita noi supponiamo n=4 Numeri positivi 0 si rappresenta con 4 zeri 0000 1 0001, 2 0010 e cosi
DettagliModuli combinatori Barbara Masucci
Architettura degli Elaboratori Moduli combinatori Barbara Masucci Punto della situazione Ø Abbiamo studiato le reti logiche e la loro minimizzazione Ø Obiettivo di oggi: studio dei moduli combinatori di
DettagliSintesi di Reti Sequenziali Sincrone
Sintesi di Reti Sequenziali Sincrone Maurizio Palesi Maurizio Palesi 1 Macchina Sequenziale Una macchina sequenziale è definita dalla quintupla (I,U,S,δ,λ ) dove: I è l insieme finito dei simboli d ingresso
DettagliArithmetic and Logic Unit e moltiplicatore
Arithmetic and Logic Unit e moltiplicatore M. Favalli Engineering Department in Ferrara (ENDIF) ALU - multiplier Analisiesintesideicircuitidigitali 1 / 34 Sommario 1 Arithmetic and Logic Unit - ALU 2 Moltiplicatore
DettagliFondamenti di informatica II 1. Sintesi di reti logiche sequenziali
Titolo lezione Fondamenti di informatica II 1 Sintesi di reti logiche sequenziali Reti combinatorie e sequenziali Fondamenti di informatica II 2 Due sono le tipologie di reti logiche che studiamo Reti
DettagliIntroduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone di Macchine Senza Processo di Ottimizzate a Livello Comportamentale Sintesi comportamentale e architettura generale Diagramma
DettagliRappresentazione di Numeri Reali. Rappresentazione in virgola fissa (fixed-point) Rappresentazione in virgola fissa (fixed-point)
Rappresentazione di Numeri Reali Un numero reale è una grandezza continua Può assumere infiniti valori In una rappresentazione di lunghezza limitata, deve di solito essere approssimato. Esistono due forme
DettagliReti combinatorie. Reti combinatorie (segue)
Reti combinatorie Sommatore Sottrattore Reti sequenziali Generatore di sequenze Riconoscitore di sequenze Reti combinatorie PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà
DettagliEsercitazioni di Reti Logiche. Lezione 4
Esercitazioni di Reti Logiche Lezione 4 Progettazione dei circuiti logici combinatori Zeynep KIZILTAN zkiziltan@deis.unibo.it Argomenti Procedura di analisi dei circuiti combinatori. Procedura di sintesi
DettagliUnità aritmetica e logica
Aritmetica del calcolatore Capitolo 9 Unità aritmetica e logica n Esegue le operazioni aritmetiche e logiche n Ogni altra componente nel calcolatore serve questa unità n Gestisce gli interi n Può gestire
DettagliLa codifica. dell informazione
00010010101001110101010100010110101000011100010111 00010010101001110101010100010110101000011100010111 La codifica 00010010101001110101010100010110101000011100010111 dell informazione 00010010101001110101010100010110101000011100010111
DettagliEsercitazione i 1 Codifica e Rappresentazione dell Informazione Claudia Raibulet raibulet@disco.unimib.it Esercizio i 1 Convertire il numero decimale 99in binario i e poi questo in esadecimale. 99 10 =
DettagliEsercitazione : REALIZZAZIONE IMPIANTO SEMAFORICO
Esercitazione : REALIZZAZIONE IMPIANTO SEMAFORICO Strumenti utilizzati Strumento Marca e modello Caratteristiche Alimentatore Scheda ALTERA Fotocamera digitale Topward electronics TPS- 4000 ALTERA Max
DettagliI CONTATORI. Definizioni
I CONTATORI Definizioni. I contatori sono dispositivi costituiti da uno o più flip-flop collegati fra loro in modo da effettuare il conteggio di impulsi applicati in ingresso. In pratica, i flip-flop,
DettagliCalcolo numerico e programmazione Rappresentazione dei numeri
Calcolo numerico e programmazione Rappresentazione dei numeri Tullio Facchinetti 16 marzo 2012 10:54 http://robot.unipv.it/toolleeo Rappresentazione dei numeri nei calcolatori
DettagliLogica binaria. Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna
Logica binaria Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna http://www.moreno.marzolla.name/ Logica binaria 2 Rappresentazione dell'informazione I calcolatori
DettagliUniversità di Roma La Sapienza, Facoltà di Ingegneria Laurea Specialistica in Ingegneria Informatica, a.a Reti Logiche
Università di Roma La Sapienza, Facoltà di Ingegneria Laurea Specialistica in Ingegneria Informatica, a.a. 267 Reti Logiche Appellodel25ottobre27 Secondeprove (Rev. 2, 272) (D2) La derivata di una funzione
DettagliAritmetica in virgola mobile Algebra di Boole e reti logiche Esercizi. Mercoledì 8 ottobre 2014
Aritmetica in virgola mobile Algebra di Boole e reti logiche Esercizi Mercoledì 8 ottobre 2014 Notazione scientifica normalizzata La rappresentazione in virgola mobile che adotteremo si basa sulla notazione
DettagliDalla tabella alla funzione canonica
Dalla tabella alla funzione canonica La funzione canonica è la funzione logica associata alla tabella di verità del circuito che si vuole progettare. Essa è costituita da una somma di MinTerm con variabili
DettagliI REGISTRI. Reti autonome e contatori
I REGISTRI Il flip-flop Fc carica il valore di F a ogni impulso c. Si può allora dotare la rete di un nuovo ingresso A, che "abilita" (A=1) il caricamento di F, o blocca (A=0) il flip-flop sul suo stato
DettagliPer gli esercizi sulla algebra booleana, si consiglia di verificare tramite tabelle di verità le equivalenze logiche proposte sulle dispense.
Fondamenti di Informatica - A. Fantechi Raccolta di esercizi Per gli esercizi sulla algebra booleana, si consiglia di verificare tramite tabelle di verità le equivalenze logiche proposte sulle dispense.
DettagliEsercitazione n. 5. Rappresentazione dei numeri
Esercitazione n. 5 Rappresentazione dei numeri dott. Carlo Todeschini tode@cremona.polimi.it Politecnico di Milano A.A. 2009/2010 Queste slide sono distribuite con licenza Creative Commons Attribuzione-Non
Dettagli21/10/14. Contatori. Registri: contatori. Sintesi del contatore modulo 8 (1) Sintesi del contatore modulo 8 (2) J 0 = K 0 = 1 J 1 = K 1 = y 0
//4 Contatori Un contatore è un registro usato per contare il numero di occorrenze di un determinato evento, sempre modulo un certo numero naturale. se formato da n FF, potrà contare fino a modulo n Tipicamente,
DettagliLezione 3. I numeri relativi
Lezione 3 L artimetcia binaria: i numeri relativi i numeri frazionari I numeri relativi Si possono rappresentare i numeri negativi in due modi con modulo e segno in complemento a 2 1 Modulo e segno Si
DettagliCalcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 RETI LOGICHE: RETI SEUENZIALI Massimiliano Giacomin 1 LIMITI DELLE RETI COMBINATORIE e RETI SEUENZIALI Le reti combinatorie sono senza retroazione: il segnale di
DettagliIntroduzione - Modello. Introduzione - progetto e strumenti
intesi equenziale incrona intesi Comportamentale di reti equenziali incrone di Macchine enza Processo di Ottimizzate a Livello Comportamentale Introduzione intesi comportamentale e architettura generale
DettagliConversione binario-decimale. Interi unsigned in base 2. Esercitazioni su rappresentazione. dei numeri e aritmetica
Esercitazioni su rappresentazione dei numeri e aritmetica Salvatore Orlando & Marta Simeoni Interi unsigned in base 2 I seguenti numeri naturali sono rappresentabili usando il numero di bit specificato?
DettagliFondamenti di Informatica
L aritmetica del computer Fondamenti di Informatica su UD 2 Aritmetica del computer ESERCITAZIONE RAPPRESENTAZIONE NUMERI NEL COMPUTER Corso di Laurea in Ingegneria Informatica e dell Automazione A.A.
DettagliAritmetica dei Calcolatori Elettronici
Aritmetica dei Calcolatori Elettronici Prof. Orazio Mirabella L informazione Analogica Segnale analogico: variabile continua assume un numero infinito di valori entro l intervallo di variazione intervallo
DettagliAlgebra di Boole X Y Z V. Algebra di Boole
L algebra dei calcolatori L algebra booleana è un particolare tipo di algebra in cui le variabili e le funzioni possono solo avere valori 0 e 1. Deriva il suo nome dal matematico inglese George Boole che
DettagliEsercitazioni su rappresentazione dei numeri e aritmetica. Interi unsigned in base 2
Esercitazioni su rappresentazione dei numeri e aritmetica Salvatore Orlando & Marta Simeoni Interi unsigned in base 2 Si utilizza un alfabeto binario A = {0,1}, dove 0 corrisponde al numero zero, e 1 corrisponde
DettagliRappresentazione dei numeri reali
Rappresentazione dei numeri reali La rappresentazione dei numeri reali in base 2 è completamente analoga a quella in base : Parte intera + parte frazionaria, separate da un punto La parte frazionaria è
DettagliRappresentazione di numeri relativi (interi con segno) Rappresentazione di numeri interi relativi (con N bit) Segno e Valore Assoluto
Rappresentazione di numeri relativi (interi con segno) E possibile estendere in modo naturale la rappresentazione dei numeri naturali ai numeri relativi. I numeri relativi sono numeri naturali preceduti
DettagliArchitettura degli Elaboratori I Esercitazione 5 - Progettazione di Reti di Interconnessione fra Registri Roberto Navigli
Architettura degli Elaboratori I Esercitazione 5 - Progettazione di Reti di Interconnessione fra Registri Roberto Navigli 1 Reti di Interconnessione fra Registri In questa esercitazione vedremo i quattro
DettagliSoluzione Esercizio 1
Esercizio 1 Si consideri una notazione binaria in virgola mobile a 16 bit, detta ALFA, di cui (nell ordine da sinistra a destra) si usa 1 bit per il segno (0=positivo), 6 bit per l esponente, che è rappresentato
DettagliFondamenti di Informatica
Fondamenti di Informatica Algebra di Boole e Circuiti Logici Prof. Christian Esposito Corso di Laurea in Ingegneria Meccanica e Gestionale (Classe I) A.A. 2016/17 Algebra di Boole e Circuiti Logici L Algebra
DettagliCapitolo IX. Convertitori di dati
Capitolo IX Convertitori di dati 9.1 Introduzione I convertitori di dati sono circuiti analogici integrati di grande importanza. L elaborazione digitale dei segnali è alternativa a quella analogica e presenta
DettagliInteri unsigned in base 2. Esercitazioni su rappresentazione dei numeri e aritmetica. Conversione binario-decimale
Arch. Elab. A M. Simeoni 1 Interi unsigned in base 2 Si utilizza un alfabeto binario A = {0,1}, dove 0 corrisponde al numero zero, e 1 corrisponde al numero uno d n1...d 1 d 0 con di d i {0,1} Esercitazioni
DettagliRiassunto Nell'esercitazione di oggi e' stata introdotta la codifica binaria naturale, intera e razionale in virgola fissa. Il materiale teorico
Riassunto Nell'esercitazione di oggi e' stata introdotta la codifica binaria naturale, intera e razionale in virgola fissa. Il materiale teorico utilizzato e' disponibile nella Dispensa sulla codifica
DettagliIndice. Prefazione. sommario.pdf 1 05/12/
Prefazione xi 1 Introduzione 1 1.1 Evoluzione della progettazione dei sistemi digitali 1 1.2 Flusso di progettazione dei sistemi digitali 2 1.3 Obiettivi del libro 6 1.4 Struttura ragionata del libro 7
DettagliEsempio 1: virgola mobile
Esempio 1: virgola mobile Rappresentazione binaria in virgola mobile a 16 bit: 1 bit per il (0=positivo) 8 bit per l'esponente, in eccesso 128 7 bit per la parte frazionaria della mantissa normalizzata
DettagliAutomi a stati finiti
1. Automi a stati finiti: introduzione Automi a stati finiti Supponiamo di avere un sistema che si può trovare in uno stato appartenente ad un insieme finito di stati possibili. Ex: Immaginiamo un incrocio
DettagliLa codifica. dell informazione
La codifica dell informazione (continua) Codifica dei numeri Il codice ASCII consente di codificare le cifre decimali da 0 a 9 fornendo in questo modo un metodo per la rappresentazione dei numeri Il numero
DettagliRappresentazione dei numeri interi in un calcolatore
Corso di Calcolatori Elettronici I Rappresentazione dei numeri interi in un calcolatore Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle
DettagliEsercizio 4.3. Esercizio 4.4
4 Esercizio 4.3 La rete di Figura 4.1 del testo è un latch realizzato con porte NOR. Sostituendo le porte NOR con porte NAND si ottiene la rete di Figura 4.1. Figura 4.1 Rete dell Esercizio 4.3. Nella
Dettagli1. Automi a stati finiti: introduzione
1. Automi a stati finiti: introduzione Supponiamo di avere un sistema che si può trovare in uno stato appartenente ad un insieme finito di stati possibili. Ex: Immaginiamo un incrocio tra due strade regolate
DettagliSistemi Combinatori & Mappe di Karnaugh
Sistemi Combinatori & Mappe di Karnaugh AB E=0 F=0 E=1 F=0 00 01 11 10 AB 00 01 11 10 00 1 0 0 0 00 0 0 0 0 01 0 0 0 0 01 0 0 0 0 11 0 0 1 0 11 0 0 1 0 10 0 0 0 1 10 0 0 0 1 AB 00 01 11 10 AB 00 01 11
DettagliRappresentazione dei Numeri
Rappresentazione dei Numeri Rappresentazione dei Numeri Il sistema numerico binario è quello che meglio si adatta alle caratteristiche del calcolatore Il problema della rappresentazione consiste nel trovare
DettagliLa Rappresentazione dell Informazione
La Rappresentazione dell Informazione Maurizio Palesi Sommario In questo documento sarà trattato il modo in cui, in un calcolatore, vengono rappresentati i vari generi di informazione (testi, numeri interi,
DettagliSintesi di Reti sequenziali Sincrone
Sintesi di Reti sequenziali Sincrone alcolatori ElettroniciIngegneria Telematica Sintesi di Reti Sequenziali Sincrone na macchina sequenziale è definita dalla quintupla δ, λ) dove: I è l insieme finito
DettagliUn quadro della situazione. Lezione 6 Aritmetica in virgola mobile (2) e Codifica dei caratteri. Dove siamo nel corso. Organizzazione della lezione
Un quadro della situazione Lezione 6 Aritmetica in virgola mobile (2) e Codifica dei caratteri Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Input/Output
DettagliCorso di Laurea in FISICA Dispositivi di calcolo II
Corso di Laurea in FISICA Dispositivi di calcolo II Prof. Luca Gammaitoni Corso di Laurea in FISICA Compu&ng device Laurea Specialistica in Informatica input output model input à output à Numerical data
DettagliAlgebra di Boole. Tavole di verità. Fondamenti di Informatica Algebra di Boole. Si basa su tre operazioni logiche: AND (*) OR (+) NOT (!
Fondamenti di Informatica Algebra di Boole Prof.ssa Enrica Gentile Informatica e Comunicazione Digitale a.a. 2-22 Algebra di Boole Si basa su tre operazioni logiche: AND (*) OR () NOT (!) Gli operandi
DettagliFSM: Macchine a Stati Finiti
FSM: Macchine a Stati Finiti Introduzione Automi di Mealy Automi di Moore Esempi Sommario Introduzione Automi di Mealy Automi di Moore Esempi Sommario Introduzione Metodo per descrivere macchine di tipo
DettagliLa codifica dei numeri
La codifica dei numeri La rappresentazione dei numeri con il sistema decimale può essere utilizzata come spunto per definire un metodo di codifica dei numeri all interno degli elaboratori: la sequenza
DettagliRappresentazione dei numeri reali in un calcolatore
Corso di Calcolatori Elettronici I A.A. 2010-2011 Rappresentazione dei numeri reali in un calcolatore Lezione 3 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Rappresentazione di numeri
DettagliCalcolatori Elettronici A a.a. 2008/2009. RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin
Calcolatori Elettronici A a.a. 2008/2009 RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin 1 Esercizio 1: implementazione di contatori Un contatore è un dispositivo sequenziale che aggiorna periodicamente
DettagliEsercizi Logica Digitale,Circuiti e Bus
Esercizi Logica Digitale,Circuiti e Bus Alessandro A. Nacci alessandro.nacci@polimi.it ACSO 214/214 1 2 Esercizio 1 Si consideri la funzione booleana di 3 variabili G(a,b, c) espressa dall equazione seguente:
DettagliArchitettura degli elaboratori Tema d esame del 20/01/2016
Architettura degli elaboratori - Luigi Lavazza A.A. 5/6 Università degli Studi dell Insubria Dipartimento di Informatica e Comunicazione Architettura degli elaboratori Tema d esame del //6 Luigi Lavazza
DettagliLa "macchina" da calcolo
La "macchina" da calcolo Abbiamo detto che gli algoritmi devono essere scritti in un linguaggio "comprensibile all'esecutore" Se il nostro esecutore è il "calcolatore", questo che linguaggio capisce? che
DettagliRappresentazione dell Informazione
Rappresentazione dell Informazione Rappresentazione delle informazioni in codice binario Caratteri Naturali e Reali positivi Interi Razionali Rappresentazione del testo Una stringa di bit per ogni simbolo
DettagliEsercitazioni di Reti Logiche
Esercitazioni di Reti Logiche Sintesi di Reti Sequenziali Zeynep KIZILTAN Dipartimento di Scienze dell Informazione Universita degli Studi di Bologna Anno Academico 2007/2008 Sintesi dei circuiti sequenziali
DettagliIntroduzione I contatori sono dispositivi fondamentali nell elettronica digitale e sono utilizzati per:
INTRODUZIONE AI CONTATORI Introduzione I contatori sono dispositivi fondamentali nell elettronica digitale e sono utilizzati per: o Conteggio di eventi o Divisione di frequenza o Temporizzazioni Principi
DettagliAB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND.
1 Elementi di memoria: flip-flop e registri Porte logiche elementari CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Livello fisico
DettagliCalcolatori Elettronici
Calcolatori Elettronici Lezione 11 -- 19/1/2012 Reti Logiche: esercizi sulle le reti combinatorie Emiliano Casalicchio emiliano.casalicchio@uniroma2.it Argomenti della lezione Reti combinatorie Decoder,
DettagliLezione 6 Introduzione al C++ Mauro Piccolo
Lezione 6 Introduzione al C++ Mauro Piccolo piccolo@di.unito.it Linguaggi di programmazione Un linguaggio formale disegnato per descrivere la computazione Linguaggi ad alto livello C, C++, Pascal, Java,
DettagliAlgebra di Boole Esercizi risolti
Esercizi risolti 1 Esercizio Verificare mediante i teoremi fondamentali dell algebra di Boole o mediante induzione completa se per l operatore XOR vale la proprietà distributiva: a (b + c) = (a b)+(a c)
DettagliLezione 4. Sommario. L artimetica binaria: I numeri relativi e frazionari. I numeri relativi I numeri frazionari
Lezione 4 L artimetica binaria: I numeri relativi e frazionari Sommario I numeri relativi I numeri frazionari I numeri in virgola fissa I numeri in virgola mobile 1 Cosa sono inumeri relativi? I numeri
Dettagli