Capitolo 3. Modelli. Macchine combinatorie Macchine sequenziali asincrone sincrone
|
|
- Aniella Bono
- 6 anni fa
- Visualizzazioni
Transcript
1 Capitolo 3 Modelli Macchine combinatorie Macchine sequenziali asincrone sincrone
2 Il modello del blocco o scatola nera i I: alfabeto di ingresso u U: alfabeto di uscita ingresso dei dati i F u uscita dei risultati F: relazione di ingresso/uscita o di causa/effetto
3 Il campanello i: Pulsante u: Suoneria Premuto Rilasciato din nessun suono u = F(i) Macchina combinatoria i: Pulsante u: Suoneria t 0 Premuto din Rilasciato nessun suono t 1 t 2 Rilasciato don t 3 Rilasciato nessun suono u(t i ) = F(i(t i ), i(t i-1 ),..) Macchina sequenziale: a parità d ingresso, risposte diverse ad istanti diversi
4 Altri esempi dipende dal dato u = i dato 9 risultato t istruzione operando CPU risultato dipende anche dalle istruzioni e dai dati precedenti istruzione operando risultato t dipende dal tempo V G R t
5 Classificazione delle macchine Macchina combinatoria Macchina sequenziale asincrona Macchina sequenziale sincrona Evento che può modificare l uscita modifica dell ingresso trascorrere del tempo
6 La macchina combinatoria
7 Macchina combinatoria ideale : la funzione Elaborazione combinatoria: per ogni i I esiste un solo u U che gli corrisponde. NON c è MEMORIA, NON c è RETROAZIONE Il blocco i I F u =F(i) u U
8 Descrizione del comportamento i u = F(i) La tabella i: var. indipendente u: var. dipendente a 1 b 2 a 2 b 3 a 3 b 2 a 4 b 3 a 5 b 1 B n B m L espressione ADDER: u = i 1 + i 2 SELETTORE: u = i A Algebra binaria
9 Struttura: composizione e decomposizione La composizione in serie e/o in parallelo di macchine combinatorie è ancora una macchina combinatoria Ogni macchina combinatoria può essere decomposta fino ad individuare una disposizione in serie/parallelo di gate
10 Composizione in serie di Full Adder 0 a 0 b 0 a b r R s s 0 a 1 b 1 r 1 a b r R s s 1 r 2 a n-1 r n-1 a b n-1 s n-1 r b R s r n = s n
11 Decomposizione di un Full Adder a s b s R r r i a i b i r i+1 s i s=1 se e solo se in ingresso c è un n dispari di uni x y z a 0 b 0 01 r 01 s
12 Macchina combinatoria reale : throughput t n t n+1 ingresso i 3 i 1 i 4 uscita F(i 3 ) F(i 1 ) F(i 4 ) τ p τ p : tempo di calcolo della F τ u : tempo di acquisizione del risultato i(t) u(t) Funzione Ritardo u(t-τ p ) F τ p troughput: (τ p + τ u ) o anche 1/(τ p + τ u ) τ u τ p
13 La macchina sequenziale
14 La FSM (Finite State Machine) Sistema matematico M = {I, U, S, F, G} i formato da 3 INSIEMI I: {i 1, i 2,, i n } alfabeto di ingresso U: {u 1, u 2,, u m } alfabeto di uscita S: {s 1, s 2,, s k } insieme degli stati e da 2 FUNZIONI F : S I U funzione di uscita G : S I S funzione di aggiornamento dello stato interno s F G s* u Nella realizzazione occorre una MEMORIA che mantenga il vecchio stato s fino a quando non è necessario sostituirlo con il nuovo stato s* memoria
15 Macchine asincrone e sincrone Macchina asincrona - Lo stato e l uscita possono cambiare solo se cambia l ingresso. La durata dell ingresso non produce informazione. Ogni stato diventa stabile per l ingresso che lo ha causato se s*=g(s,i) allora anche s*=g(s*,i) Macchina sincrona - Lo stato e l uscita possono cambiare solo allo scadere di un prefissato intervallo di tempo T 0 (istanti di sincronismo t = T 0, 2T 0, 3T 0,...). Ipotesi: durante ogni intervallo l ingresso è costante u n = F(s n, i n ) s n+1 = s* n = G(s n, i n ) L intervallo compreso tra due successivi istanti di sincronismo è l unità di misura del tempo.
16 Tabella di flusso e Grafo degli stati
17 Descrizione con tabella di flusso insieme degli stati s 1 ingresso attuale i 1 i 2. i i. i n.. alfabeto d ingresso stato presente s 2. s j s p,u q NB: mancano indicazioni sull istante di aggiornamento s k... stato futuro, uscita attuale
18 Descrizione con grafo degli stati s 1 i 1, u m transizione s p s j stabilità i i, u q s k i n, u n s 2
19 Grafo di comportamenti asincroni e sincroni Macchina asincrona: ogni nuovo ingresso produce subito una stabilità e genera quindi un solo nuovo simbolo d uscita i 1, u 1 α i 2, u 2 i 2, u 2 β i 1, u 1 i 2, u 3 Macchina sincrona: un nuovo ingresso produce una sequenza, finita o periodica, di transizioni di stato e di simboli d uscita α i 1, u 1 α i 2, u 2 i 2, u 2 β β i 2, u 3 i 2, u 3 γ γ i 2, u 2
20 1: Automa di Mealy e Automa di Moore i F u i F u s G s* s G s* memoria memoria Mealy F : S I U Moore F : S U
21 Automa di Mealy e automa di Moore GRAFO: simbolo d uscita all interno del nodo i n,u n s j i i,u m s p TABELLA: ulteriore colonna per specificare la F : S U s 1 s 2. s j. s k i 1 i 2. i i. i n ingresso.. attuale s p u m stato presente. stato futuro.. uscita attuale F..
22 3.2 La macchina asincrona
23 La macchina asincrona (comportamento) t-ε t t+ε ingresso i 1 i 2 G(α, i 1 ) = α F(α, i 1 ) = u 1 stato presente α α β G(α, i 2 ) = β F(α, i 2 ) = u 1 o u 2 stato futuro α β β G(β, i 2 ) = β F (β, i 2 ) = u 2 uscita u 1 u 1 /u 2 u 2 La memoria può dunque essere un piccolo ritardo
24 La macchina asincrona (struttura) i F u i macchina combinat. reale u s G s* s macchina combinat. reale ritardo τ p retroazione diretta
25 Esempi: la lampada da tavolo rilasciato, spenta rilasciato,spenta α premuto, spenta δ premuto, spenta accesa premuto, accesa premuto,accesa β rilasciato, accesa rilasciato, accesa γ pulsante i I:{rilasciato,premuto} lampadina u U:{spenta, accesa} N.B: durata di una transizione uscita durante una transizione rilasciato premuto α α, spenta β, spenta accesa β γ, accesa β, accesa γ γ, accesa δ, accesa δ α, spenta δ, spenta
26 Relè con autoritenuta M A RSA U Latch SR S Q R Q MA ,0 00,1 01,0 10,1 A, B,1 A 10,- 01,- B MA s.p U A A A - B 0 B B A - B 1 s.f. MA s.p A A,0 A,0 - B,- B B,1 A,- - B,1 s.f.,u
27 D-latch D C RSA U D C Q Q Comportamento: C svolge il ruolo di segnale di campionamento, D di segnale campionato. Il campionamento ha luogo allorché C=1. U riflette l ultimo valore campionato. (I segnali di ingresso non cambiano mai contemporaneamente.) C D U
28 Grafo degli stati primitivo (modello di Moore) CD= A, B,0 C, D, E, F,
29 Grafi strettamente connessi Macchine che non si fermano mai Stato iniziale qualsiasi per ogni ingresso stato irraggiungibile stato assorbente Deve esistere almeno una sequenza d ingresso che consenta di passare da uno stato arbitrariamente scelto ad un altro stato arbitrariamente scelto
30 Flip-Flop D D C RSA U D > Q Q Comportamento: C svolge il ruolo di segnale di campionamento, D di segnale campionato. Il campionamento ha luogo allorché C transita dal valore logico 0 al valore logico 1. U riflette l ultimo valore campionato. (I segnali di ingresso non cambiano mai contemporaneamente.) C D U
31 Grafo degli stati primitivo (modello di Moore) CD= A, B,0 C, D, E, G,0 H, F,
32 Grafo degli stati non primitivo (modello di Moore) CD 11 Ho visto un fronte di 10 salita di C con D= Q U= M U= N U=1 CD M M M N N N M P N N P P P Q Q U P U=0 Ho visto un fronte di Q M P Q Q salita di C con D=0
33 Stati indistinguibili e Automi equivalenti La descrizione con un automa di un comportamento sequenziale non è unica Stati indistinguibili: due o più stati a partire dai quali, per ogni possibile sequenza d ingresso, si ottengono sequenze d uscita identiche Automi equivalenti: automi che descrivono lo stesso comportamento con differente numero di stati interni Automa minimo: automa i cui stati interni sono tutti tra loro distinguibili
34 Sincronizzazione di segnali X 1 X 2 RSA Z Comportamento: X 1 : segnale periodico (periodo T, t on = τ); X 2 : segnale con andamento qualsiasi, ma con frequenza f(x 2 ) << f(x 1 ); Z = 1 per un tempo pari a τ ad ogni attivazione di X 2. (I segnali di ingresso non cambiano mai contemporaneamente.) X 1 X 2 Z
35 Grafo degli stati primitivo (modello di Moore) X 1 X A,0 01 C,0 11 E,1 01 G, L, I, B,0 11 D,0 F,1 H, attesa richiesta di servizio erogazione del servizio attesa condizioni per l erogazione del servizio attesa rimozione richiesta di servizio
36 Automa minimo (modello di Moore) X 1 X α,0 01 γ,0 1- δ,1 01 ε, β,0 0- attesa richiesta di servizio attesa condizioni per l erogazione del servizio erogazione del servizio attesa rimozione richiesta di servizio
37 Riconoscimento di sequenze X 1 X 2 RSA Z Comportamento: Z = 1 in corrispondenza dell ultimo simbolo della sequenza di ingresso X 1 X 2 = (I segnali di ingresso non cambiano mai contemporaneamente.) X 1 X 2 Z
38 Grafo degli stati primitivo (modello di Moore) X 1 X A, B, C, D, E, F, stati
39 Grafo degli stati non primitivo 4 stati X 1 X 2 =00 A, B, C,1 s.p. Tabella di flusso (modello di Mealy) X 1 X A A,0 B,0 -,- D,0 B A,0 B,0 C,- -,- C -,- D,- C,1 D,- D A,0 D,0 D,0 D,0 s.f., Z 00 D, Di norma, Z = - durante le transizioni di stato che ne comportano la variazione 10 {A,B} s.p X 1 X B B, 0 B,0 C,- D,0 C Automa minimo? Tabella di flusso minima (3 stati) -,- D,- C,1 D,- D B,0 D,0 D,0 D,0 s.f., Z
40 Mealy vs. Moore L automa di Mealy coinvolge in generale un numero di stati inferiore rispetto all automa di Moore: diagramma degli stati modello di Moore tabella di flusso modello di Mealy I = {a, b, c, d} i I RSA u U Comportamento: il simbolo di uscita u deve riprodurre il simbolo i contestualmente presente in ingresso solo nel caso in cui i sia una consonante preceduta da un altra consonante; in caso contrario, u =. U = {, b, c, d} a b c d c b d b c a c d c b d b c
41 Mealy vs. Moore a b a b Vb, c b b Cb,b b c c b b c a V, c a Vc, Cc,c a d a d d c d d d c Vd, Cd,d d a Modello di Moore: 7 stati (33/43 se I alfabeto italiano/inglese)
42 Mealy vs. Moore a, b, b, Vb c, c, /c d, /d b,b c,c d,d V a, c, a, Vc b, /b d, /d CC d, d, a, a, Vd b, /b c, /c Modello di Mealy: 5 stati (18/23 se I alfabeto italiano/inglese)
43 3.3 La macchina sincrona
44 x 1 x 2 x n ingresso i(t) stato presente s(t) La rete sincrona è piu lenta della asincrona: T 0 > t p y 1 y 2 y k Rete logica combinatoria ideale Ritardo T 0 T 0 Ritardo è l unità di misura T 0 del tempo Ritardo T 0 s(t+ Τ 0 ) = S(t) uscita u(t) = F(i(t),s(t)) Y k Y 2 Y 1 z 1 z 2 z m stato futuro S(t) = G(i(t),s(t)) La rete sincrona è piu potente della asincrona: ad ingresso cost. uscite diverse ad istanti diversi
45 La macchina sincrona (comportamento) T 0 : intervallo di tempo in cui la macchina non modifica il suo stato t n t n+1 = t n + T 0 ingresso i n-1 i n i n+1 stato presente s n-1 s n s n+1 uscita F(i n,s n ) stato futuro G(i n,s n ) ritardo τ p τ p : intervallo di tempo impiegato dal calcolo di F e di G
46 La macchina sincrona (struttura) i F u i F u s G s* s G s* ritardo Τ0 Rete sequenz. registro asincrona clock T0
47 Il registro Registro - Macchina sequenziale che memorizza e rende disponibile in uscita un dato che in precedenza le è stato fornito in ingresso. La scrittura di un nuovo dato è stabilita da un comando esterno detto clock. ingresso comando registro comando ingresso α β uscita uscita γ α
48 Il registro da n bit D 1 Q 1 D 2 Q 2 Il dato memorizzato nel registro viene sovrascritto ad ogni fronte del clock D n Q n
49 Rete sequenziale sincrona a flip-flop D x 1 x n y 1 y k Rete combinatoria τ 1 τ m t 1 t k z 1 z m Y 1 Y k Q D Q D f = 1/T 0 z in = F i (x 1,..., x n, y 1,..., y k ) n per i = 1,..., m y i n+1 = D in = Y in = G i (x 1,..., x n, y 1,..., y k ) n per i = 1,..., k
50 Esempio: riconoscimento di sequenze Una rete sequenziale sincrona ha un ingresso x ed una uscita z. La relazione ingresso/uscita è descritta dalla seguente frase: z n = 1 quando x n = 1 e solo se x n-1 = x n-2 = 1 x z Riconoscitore di 3 uni consecutivi z n = x n. x n-1. x n-2
51 Grafo degli stati e Tabella di flusso x, z 0,0 a 1,0 b 1,0 0,0 0,0 Modello di Mealy 1,1 c x s.p. a a b c c c a s.f. a b c c c a a z x 0 1 a a,0 b,0 s.p. b a,0 c,0 c a,0 c,1 s.f.,z Ogni stato resta presente per almeno un periodo di clock, ogni cambiamento di ingresso avviene all inizio di tali intervalli ed ogni transizione si verifica al termine. La stabilità dello stato presente non è una condizione necessaria dopo una variazione di ingresso.
52 Grafo degli stati e Tabella di flusso x 0 Modello di Moore 1 A,0 1 B,0 1 C,0 1 D, x s.p. A A B C D D A s.f. A B C D D A A z s.p. x 0 1 A A B 0 B A C 0 C A D 0 D A D 1 s.f. z
53 Mealy vs. Moore i I: {a, b, c, d} i RSS u u U: {, b, c, d} Comportamento: il simbolo di uscita u deve riprodurre il simbolo i contestualmente presente in ingresso solo nel caso in cui i sia una consonante preceduta da un altra (?) consonante; in ogni altro caso, u =.?: a b b b c c d c b b d d d b c c a sì c d c b d b c no b b c c d c b b d d d b c c sì c d c b d b c no b b c c d c b b d d d b c c Mealy Moore
54 Mealy vs. Moore b a, V b, c, d, a, b,b c,c d,d C a V,?: no b c d a VC, b c Cb,b c Cc,c b b c a a d d d c Cd,d d a Modello di Mealy: 2 stati (anche se I alfabeto italiano/inglese) Modello di Moore: 5 stati (18/23 se I alfabeto italiano/inglese)
55 Mealy vs. Moore b, b b,b?: sì a, b, a, c, b,b c,c V c, a, c d, d, d,d c,c a, d d,d Modello di Mealy: 4 stati (17/22 se I alfabeto italiano/inglese)
56 Mealy vs. Moore a b a b b, c b b b c Cb,b b b c a?: sì V, c a c, c Cc,c a d a d d, d d c d Cd,d d c d a Modello di Moore: 7 stati (33/43 se I alfabeto italiano/inglese)
57 Compito in classe: Esercitazione N. 1 i,u {A,B,..,Z} i Editor u Trova:..RETE.. testuale Sostituisci:..RETI.. *,* i {E,R,T,*} u {E,I,R,T,*} R,R E,E T,T E,I *,*
58 Soluzione domanda N.2 (grafo) E,E T,T *,* R,R R,R R,R T,T *,* E,E *,* E,E S0 S1 S2 S3 R,R E,I *,* T,T T,T
59 Riconoscimento di sequenze i {0, 1,, 9} RSS u {0, 1} Comportamento: u = 1 in corrispondenza dell ultimo simbolo della sequenza di ingresso (* : {0, 4,, 9}) 3,0 2,0 *,0 1,0 1,0 2,0 S0 S1 S2 3,0 *,0 *,0 2,0 3,1 1,0
60 Addizione colonna per colonna: macchina sequenziale sincrona bit i-esimo di A a s bit i-esimo di A+B bit i-esimo di B b FA R i-esimo riporto (i-1)-esimo riporto r stato presente Q D mem. stato futuro a 0 a 1 a 2 b 0 b 1 b 2 s(t 0 )=0 0 s 0 R 0 r 1 s 1 R 1 r 2 s 2 R 2 Frequenza e fase uguali a quelle dei bit seriali. Vedremo più avanti: T 0 τ R + τ FA + τ SU t 0 t 1 t 2 t 3
61 Contatore
62 Il contatore binario x s n s n CI 4 Bit a 0 Full a 1 Adder a 2 a 3 s 0 s 1 s 2 s 3 b 0 b 1 b 2 b 3 s 4 = CO s n+1 = (s+1) n mod 16 Registro Accumulatore D 0 Q 0 D 1 Q 1 D 2 Q 2 D 3 Q 3
63 Watch-dog
64 Timer o watch-dog (1) start durata D fine T 0 D x T 0
65 Timer o watch-dog (2) start durata clock Timer Condizione d indifferenza fine Start, durata, fine 0,-,0 0 1,4,0 1,3,0 1,2,0 1,1,0 0,-,0 0,-,0 0,-, ,-,1 1 La macchina usa il periodo del clock come unità di misura del tempo.
66 Il semaforo I:sp,n,g F v,g,r Specifiche: rosso = 60 s s G s* giallo = 20 s Registro verde = 60 s T 0 = 20 s
67 Il grafo degli stati V1 V2 V3 G R3 R2 R1
68 La tabella di flusso stato stato lampada presente futuro verde giallo rosso V1 V2 accesa spenta spenta V2 V3 accesa spenta spenta V3 G accesa spenta spenta G R1 spenta accesa spenta R1 R2 spenta spenta accesa R2 R3 spenta spenta accesa R3 V1 spenta spenta accesa
69 La macchina sequenziale per il semaforo Stato interno s = y 2 y 1 y 0 (7 stati) Uscita u = z 1 z 2 z 3 (codice 1 su 3) Comportamento: s 2 (s+1) 2 mod 7 s n u n z 1 n z 2 n z 3 n u F(s) Contatore da zero a sei y 2 n y 1 n y 0 n s n s n y 2 n+1 y 1 n+1 y 0 n+1 R eg i s tr o T0=20 s
70 ..e la seconda direttrice di marcia? presente futuro V 1 G 1 R 1 stato stato lampade V 2 G 2 R
Minimizzazione degli stati di reti sequenziali asincrone (RSA) / sincrone (RSS)
Minimizzazione degli stati di reti sequenziali asincrone (RSA) / sincrone (RSS) Problema: Data una tabella di flusso (TdF) contraddistinta da un numero arbitrario N di stati s 1, s 2,, s N, individuare
DettagliCapitolo 6. Reti asincrone. Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie
apitolo 6 Reti asincrone Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie Reti sequenziali asincrone (comportamento) Elaborazione asincrona - Ogni nuovo ingresso determina: una
DettagliModelli per le macchine digitali
Reti sequenziali Modelli per le macchine digitali Ingressi Uscite i(t 0 ) i(t n ) MACCHINA DIGITALE u(t 0 ) u(t n ) TEMPO In generale l uscita di una macchina in un certo istante temporale dipenderà dalla
DettagliCapitolo 3. Modelli. Macchine combinatorie Macchine sequenziali asincrone sincrone
Capitolo 3 Moelli Mahine ominatorie Mahine sequenziali asinrone sinrone Il moello el loo o satola nera i I: alfaeto i ingresso u U: alfaeto i usita ingresso ei ati i F u usita ei risultati F: relazione
DettagliReti sequenziali asincrone
Reti sequenziali asincrone Esercizio Una rete sequenziale asincrona è caratterizzata da due segnali di ingresso (E, X) e da un segnale di uscita (Z). I segnali di ingresso non variano mai contemporaneamente,
DettagliIntroduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone di Macchine Senza Processo di Ottimizzate a Livello Comportamentale Sintesi comportamentale e architettura generale Diagramma
DettagliAutoma a Stati Finiti (ASF)
Automa a Stati Finiti (ASF) E una prima astrazione di macchina dotata di memoria che esegue algoritmi Introduce il concetto fondamentale di STATO che informalmente può essere definito come una particolare
DettagliReti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori
Reti Sequenziali Reti Sequenziali Corso di Architetture degli Elaboratori Caratteristiche 1 Caratteristiche delle reti sequenziali Reti combinatorie: il valore in uscita è funzione (con il ritardo indotto
DettagliReti sequenziali. Nord
Reti sequenziali Nord Ovest Est Semaforo a due stati verde/rosso Sud Vogliamo definire un circuito di controllo per produrre due segnali NS ed EO in modo che: Se NS è on allora il semaforo è verde nella
DettagliReti Logiche T. Esercizi reti sequenziali sincrone
Reti Logiche T Esercizi reti sequenziali sincrone ESERCIZIO N. Si esegua la sintesi di una rete sequenziale sincrona caratterizzata da un unico segnale di ingresso (X) e da un unico segnale di uscita (Z),
DettagliSintesi di Reti Sequenziali Sincrone
Sintesi di Reti Sequenziali Sincrone Maurizio Palesi Maurizio Palesi 1 Macchina Sequenziale Una macchina sequenziale è definita dalla quintupla (I,U,S,δ,λ ) dove: I è l insieme finito dei simboli d ingresso
DettagliLivello logico digitale
Livello logico digitale circuiti combinatori di base e circuiti sequenziali Half Adder - Semisommatore Ingresso 2 bit, uscita 2 bit A+ B= ------ C S C=AB S=AB + AB=A B A B In Out HA A B C S S HA A C S
DettagliMacchine sequenziali. Automa a Stati Finiti (ASF)
Corso di Calcolatori Elettronici I Macchine sequenziali Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso
DettagliI Bistabili. Maurizio Palesi. Maurizio Palesi 1
I Bistabili Maurizio Palesi Maurizio Palesi 1 Sistemi digitali Si possono distinguere due classi di sistemi digitali Sistemi combinatori Il valore delle uscite al generico istante t* dipende solo dal valore
DettagliEsercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA.
a Esercizio 1. Sintetizzare un circuito sequenziale sincrono in base alle specifiche temporali riportate nel seguito. Il circuito riceve in input solo il segnale di temporizzazione (CK) e produce tre uscite,
DettagliCalcolatori Elettronici T. Complementi ed Esercizi di Reti Logiche
Calcolatori Elettronici T Complementi ed Esercizi di Reti Logiche Introduzione Reti Logiche: sintesi mediante approccio formale Specifiche del Problema Grafo degli Stati Tabella di Flusso Tabella delle
DettagliEsercizio 1. semaforo verde semaforo rosso T V1 VG 1. semaforo verde-giallo semaforo rosso T G V 2. semaforo rosso semaforo verde T V2 VG 2
Esercizio 1 Il sistema di controllo di un impianto semaforico posto all incrocio di due strade deve operare secondo due distinte modalità di funzionamento, selezionate rispettivamente dal valore logico
DettagliSintesi di Reti sequenziali Sincrone
Sintesi di Reti sequenziali Sincrone alcolatori ElettroniciIngegneria Telematica Sintesi di Reti Sequenziali Sincrone na macchina sequenziale è definita dalla quintupla δ, λ) dove: I è l insieme finito
DettagliCircuiti sequenziali: macchine a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Circuiti sequenziali: macchine a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di Milano
DettagliCalcolatori Elettronici A a.a. 2008/2009. RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin
Calcolatori Elettronici A a.a. 2008/2009 RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin 1 Esercizio 1: implementazione di contatori Un contatore è un dispositivo sequenziale che aggiorna periodicamente
DettagliFlip-flop, registri, la macchina a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Flip-flop, registri, la macchina a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di
DettagliFondamenti di informatica II 1. Sintesi di reti logiche sequenziali
Titolo lezione Fondamenti di informatica II 1 Sintesi di reti logiche sequenziali Reti combinatorie e sequenziali Fondamenti di informatica II 2 Due sono le tipologie di reti logiche che studiamo Reti
DettagliMacchine Sequenziali
Macchine Sequenziali Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.net Limiti delle reti combinatorie Ogni funzione di n variabili
DettagliIntroduzione - Modello. Introduzione - progetto e strumenti
intesi equenziale incrona intesi Comportamentale di reti equenziali incrone di Macchine enza Processo di Ottimizzate a Livello Comportamentale Introduzione intesi comportamentale e architettura generale
DettagliEsercizi sulle Reti Sequenziali Sincronizzate
Esercizi sulle Reti Sequenziali Sincronizzate Corso di Laurea di Ing. Gestionale e di Ing. delle Telecomunicazioni A.A. 27-28 1. Disegnare il grafo di stato di una RSS di Moore avente tre ingressi A, B,
DettagliAutomi a stati finiti
1. Automi a stati finiti: introduzione Automi a stati finiti Supponiamo di avere un sistema che si può trovare in uno stato appartenente ad un insieme finito di stati possibili. Ex: Immaginiamo un incrocio
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliFlip-flop Macchine sequenziali
Flip-flop Macchine sequenziali Introduzione I circuiti digitali possono essere così classificati Circuiti combinatori Il valore delle uscite ad un determinato istante dipende unicamente dal valore degli
DettagliLe Macchine digitali sono Sistemi artificiali che elaborano informazioni
Le macchine digitali Le Macchine digitali sono Sistemi artificiali che elaborano informazioni ogni informazione è descritta da variabili che possono assumere solo un numero finito di valori Ad ogni variabile
DettagliFONDAMENTI DI INFORMATICA Lezione n. 7. Esercizi di progetto di circuiti sequenziali
FONDAMENTI DI INFORMATICA Lezione n. 7 Esercizi di progetto di circuiti sequenziali 1 / 17 RIEPILOGO TEORICO CIRCUITI SEQUENZIALI: le uscite dipendono non solo dagli ingressi, ma anche dallo stato interno
DettagliCalcolatori Elettronici Gli Automi
Calcolatori Elettronici Gli Automi Prof. Emiliano Casalicchio Agenda Automi fini: Metodi e modelli di descrizione Sintesi (Cenni) Ridondanza ed equivalenza (cenni) Modelli fisici re: sincrone Realizzazione
DettagliProva d esame di Reti Logiche T 10 Giugno 2016
Prova d esame di Reti Logiche T 10 Giugno 2016 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliMacchine sequenziali
Corso di Calcolatori Elettronici I A.A. 2010-2011 Macchine sequenziali Lezione 14 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Automa a Stati Finiti (ASF) E una prima astrazione di
DettagliCapitolo 3 Reti Combinatorie. Reti Logiche T
Capitolo 3 Reti Combinatorie Reti Logiche T 3. Combinatorio vs. Sequenziale La rete logica i I: alfabeto di ingresso u U: alfabeto di uscita ingresso dei dati i F u uscita dei risultati F: relazione di
Dettagli1. Automi a stati finiti: introduzione
1. Automi a stati finiti: introduzione Supponiamo di avere un sistema che si può trovare in uno stato appartenente ad un insieme finito di stati possibili. Ex: Immaginiamo un incrocio tra due strade regolate
DettagliCalcolatori Elettronici T. Complementi ed Esercizi di Reti Logiche
Calcolatori Elettronici T Complementi ed Esercizi di Reti Logiche Stefano Mattoccia Ricevimento : su appuntamento via email Telefono : 051 2093860 Email : stefano.mattoccia@unibo.it Web : www.vision.deis.unibo.it/smatt
DettagliI Indice. Prefazione. Capitolo 1 Introduzione 1
I Indice Prefazione xi Capitolo 1 Introduzione 1 Capitolo 2 Algebra di Boole e di commutazione 7 2.1 Algebra di Boole.......................... 7 2.1.1 Proprietà dell algebra.................... 9 2.2
DettagliUniversità degli Studi di Cassino e del Lazio Meridionale Corso di Calcolatori Elettronici Elementi di memoria e Registri
di assino e del Lazio Meridionale orso di alcolatori Elettronici Elementi di memoria e Registri Anno Accademico Francesco Tortorella Elementi di memoria Nella realizzazione di un sistema digitale è necessario
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Reti Sequenziali
Reti Logiche Prof. B. Buttarazzi A.A. 29/2 Reti Sequenziali Sommario Analisi di Reti Sequenziali Sintesi di Reti Sequenziali Esercizi 3/6/2 Corso di Reti Logiche 29/ 2 Analisi di Reti Sequenziali Passare
DettagliMacchine sincrone. In teoria. Solo un modello teorico NON ESISTE NELLA PRATICA
Macchine sincrone In teoria Sono macchine non asincrone (non per ogni variazione dell input si finisce in uno stato stabile) Variazioni dello stato e dell ingresso dovrebbero verificarsi in perfetto sincronismo
Dettagli6.3 Analisi e Sintesi
Il progetto della rete asincrona è dunque molto delicato e richiede l applicazione di diversi accorgimenti; obiettivo di questo paragrafo è presentare tutta la problematica in modo ordinato, individuando
DettagliUniversità degli Studi di Cassino
di assino orso di alcolatori Elettronici I Elementi di memoria e registri Anno Accademico 27/28 Francesco Tortorella Elementi di memoria Nella realizzazione di un sistema digitale è necessario utilizzare
DettagliContatore avanti-indietro Modulo 4
Contatore avanti-indietro Modulo 4 Un contatore avanti-indietro modulo 4 è un dispositivo a due uscite, che genera su queste la sequenza dei numeri binari da 0 a 4 cioè: 00->01->10->11 Il sistema dispone
DettagliLOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita
LOGICA SEQUENZIALE Logica combinatoria Un blocco di logica puramente combinatoria è un blocco con N variabili di ingresso e M variabili di uscita che sono funzione (booleana) degli ingressi in un certo
DettagliSintesi di circuiti sequenziali
Corso di Lezione 2 Sintesi di circuiti sequenziali Federico Pedersini Laboratorio di Dipartimento di nformatica Università degli Studi di Milano Riferimenti bibliografici: F. Fummi, M. Sami, C. Silvano,
DettagliCircuiti sequenziali e elementi di memoria
Il Livello Logicoigitale I circuiti sequenziali Corso ACSO prof. Cristina SILVANO Politecnico di Milano Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock
DettagliCalcolatori Elettronici
Esercitazione 2 I Flip Flop 1. ual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano
DettagliFlip flop: tempificazione latch ed edge-triggered
Corso di Calcolatori Elettronici I A.A. 2010-2011 Flip flop: tempificazione latch ed edge-triggered Lezione 23-26 Università degli Studi di Napoli Federico II Facoltà di Ingegneria I flip flop - 1 Generalità
DettagliIl latch Set- Reset. 2: individuazione del grafo degli stati - In figura è mostrato che per ottenere questo comportamento occorrono due stati interni.
ap. 6 Reti asincrone Latch R el latch R abbiamo già parlato più volte. L analisi del relè ad autoritenuta, iniziata a pag. 18, è stata poi conclusa a pag. 46; quella di due NOR in retroazione è stata fatta
DettagliAB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND.
1 Elementi di memoria: flip-flop e registri Porte logiche elementari CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Livello fisico
DettagliSintesi Sequenziale Sincrona. Mariagiovanna Sami Corso di reti Logiche 8 Anno
Sintesi Sequenziale Sincrona Mariagiovanna Sami Corso di reti Logiche 8 Anno 2007-2007- Introduzione Le uscite di un circuito sequenziale in un dato istante di tempo t dipendono: Dalla condizione iniziale
DettagliMacchine a stati finiti. Sommario. Sommario. M. Favalli. 5th June 2007
Sommario Macchine a stati finiti M. Favalli 5th June 27 4 Sommario () 5th June 27 / 35 () 5th June 27 2 / 35 4 Le macchine a stati si utilizzano per modellare di sistemi fisici caratterizzabili mediante:
DettagliReti sequenziali sincrone
Reti sequenziali sincrone Un approccio strutturato (7.1-7.3, 7.5-7.6) Modelli di reti sincrone Analisi di reti sincrone Descrizioni e sintesi di reti sequenziali sincrone Sintesi con flip-flop D, DE, T
DettagliI bistabili ed il register file
I bistabili ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/32 Sommario I problemi dei latch trasparenti sincroni
DettagliMacchine a stati finiti. Sommario. Sommario. M. Favalli. Le macchine a stati si utilizzano per modellare di sistemi fisici caratterizzabili mediante:
Sommario Macchine a stati finiti M. Favalli Engineering Department in Ferrara 4 Sommario (ENDIF) Analisiesintesideicircuitidigitali / 35 (ENDIF) Analisiesintesideicircuitidigitali 2 / 35 4 Le macchine
Dettagli7.3 Registri e Contatori
Cap 7 eti sincrone 73 egistri e Contatori 73 egistri e Contatori Per fare macchine complesse occorrono componenti complessi Nelle famiglie logiche, all aumentare del livello di integrazione, sono stati
DettagliCampionamento e memoria. Sommario. Sommario. M. Favalli
Sommario Campionamento e memoria M. Favalli Engineering epartment in Ferrara 2 Latch di tipo 3 Sommario (ENIF) Analisiesintesideicircuitidigitali / 29 (ENIF) Analisiesintesideicircuitidigitali 2 / 29 2
DettagliCalcolatori Elettronici Parte III
Calcolatori Elettronici Parte III Macchine Sequenziali: definizioni fondamentali Macchine Asincrone e Sincrone Esempi: lip lop Esempi: lip lop Macchina a stati ridotti Progettazione Macchine sincrone Registri
DettagliPSPICE Circuiti sequenziali principali
PSPICE Circuiti sequenziali principali Davide Piccolo Riccardo de Asmundis Elaboratori 1 Circuiti Sequenziali Tutti i circuiti visti fino ad ora erano circuiti combinatori, ossia circuiti in cui lo stato
DettagliMacchine a stati finiti G. MARSELLA UNIVERSITÀ DEL SALENTO
Macchine a stati finiti 1 G. MARSELLA UNIVERSITÀ DEL SALENTO Introduzione Al più alto livello di astrazione il progetto logico impiega un modello, la cosiddetta macchina a stati finiti, per descrivere
DettagliCircuiti Sequenziali & Somma FP
Circuiti Sequenziali & Somma FP Circuiti Sequenziali : Esercizio 1 Esercizio 1: progettare una rete sequenziale per il controllo di un motore elettrico. La rete riceve in input i segnali relativi a due
DettagliFSM: Macchine a Stati Finiti
FSM: Macchine a Stati Finiti Introduzione Automi di Mealy Automi di Moore Esempi Sommario Introduzione Automi di Mealy Automi di Moore Esempi Sommario Introduzione Metodo per descrivere macchine di tipo
DettagliGli elementi di memoria: i bistabili I registri. Mariagiovanna Sami Corso di reti Logiche 8 Anno
Gli elementi di memoria: i bistabili I registri Mariagiovanna Sami Corso di reti Logiche 8 Anno 2007-08 08 Circuiti sequenziali Nei circuiti sequenziali il valore delle uscite in un dato istante dipende
DettagliDomande di Reti Logiche compito del 29/1/2016
Domande di Reti Logiche compito del 29/1/2016 Barrare una sola risposta per ogni domanda Il punteggio finale è -1 (n. di risposte errate + n. domande lasciate in bianco Usare lo spazio bianco sul retro
DettagliReti sequenziali sincrone
Reti sequenziali sincrone Esercizio 1 Gli accessi da parte di due processori P 1 e P 2 ad una risorsa condivisa sono coordinati da una rete sequenziale sincrona (arbitro), caratterizzata da 2 segnali di
DettagliCalcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone
Calcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone Ing. Gestionale e delle Telecomunicazioni A.A. 2007/08 Gabriele Cecchetti Reti Sequenziali Asincrone Sommario: Definizione Condizioni di pilotaggio
DettagliReti combinatorie. Reti combinatorie (segue)
Reti combinatorie Sommatore Sottrattore Reti sequenziali Generatore di sequenze Riconoscitore di sequenze Reti combinatorie PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà
DettagliEsercitazione di Calcolatori Elettronici Ing. Battista Biggio. Corso di Laurea in Ingegneria Elettronica. Esercitazione 1 (Capitolo 2) Reti Logiche
Esercitazione di Calcolatori Elettronici Ing. Battista Biggio Corso di Laurea in Ingegneria Elettronica Esercitazione 1 (Capitolo 2) Reti Logiche Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie
Dettaglix y z F x y z F 0 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 1 1 0 1 1 1 1 F = x z + y z + yz + xyz G = wyz + vw z + vwy + vwz + v w y z Sommario
Esercitazione di Calcolatori Elettronici Prof. Gian Luca Corso di Laurea in Ingegneria Elettronica Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie Analisi e sintesi di reti sequenziali
DettagliCorso di Reti Logiche. Macchine Sequenziali. Dipartimento di Informatica e Sistemistica Università degli Studi di Napoli Federico II
Corso di Reti Logiche Macchine Sequenziali Dipartimento di Informatica e Sistemistica Università degli Studi di Napoli Federico II 1 Macchine sequenziali Š Includono il fattore tempo nel funzionamento
DettagliArchitettura dei Calcolatori Reti Sequenziali Sincrone
Architettura dei Calcolatori Reti Sequenziali Sincrone Ing. dell Automazione A.A. 2011/12 Gabriele Cecchetti Reti Sequenziali Sincrone Sommario: Introduzione, tipi e definizione Condizioni per il corretto
DettagliMacchine combinatorie
Corso di Calcolatori Elettronici I A.A. 2010-2011 Macchine combinatorie Lezione 10 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Analisi e Sintesi di un sistema 1/2 Per analisi di
DettagliCircuiti sequenziali e latch
Circuiti sequenziali e latch Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano A.A. 23-24 /27 Sommario Circuiti sequenziali Latch asincroni
DettagliModuli logici. Interfacciamento di dispositivi logici. Parametri statici e dinamici. Circuiti logici combinatori Circuiti logici sequenziali
Moduli logici Moduli logici Interfacciamento di dispositivi logici Parametri statici e dinamici Circuiti logici combinatori Circuiti logici sequenziali Esempi e misure su circuiti digitali Esempi ed esercizi
DettagliEsercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo.
Compito A Esercizio (2 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. S / S 2 / S 3 / S 4 / S 5 / Esercizio 2 (5 punti) Progettare un circuito il cui output
DettagliCircuiti sequenziali
Circuiti sequenziali - I circuiti sequenziali sono caratterizzati dal fatto che, in un dato istante tn+1 le uscite dipendono dai livelli logici di ingresso nell'istante tn+1 ma anche dagli stati assunti
DettagliCOMPITO A. Esercizio 1 (17 punti)
Esercizio (7 punti) COMPITO A Si hanno a disposizione due registri sorgente S e S da 6 bit che contengono reali memorizzati in rappresentazione a virgola mobile normalizzata : il primo bit (b ) rappresenta
DettagliProgrammazione modulare a.s.2015-2016
Programmazione modulare a.s.015-016 Indirizzo:Informatica \Disciplina: Telecomunicazioni Prof. MAIO Patrizia Rosi Filippo Classe:3 A 3 B Informatica ore settimanali 3 di cui di laboratorio) Libro di testo:telecomunicazioni
Dettagli(competenze digitali) CIRCUITI SEQUENZIALI
LICEO Scientifico LICEO Scientifico Tecnologico LICEO delle Scienze Umane ITIS (Meccanica, Meccatronica e Energia- Elettronica ed Elettrotecnica Informatica e Telecomunicazioni) ITIS Serale (Meccanica,
DettagliAUTOMA A STATI FINITI
Gli Automi Un Automa è un dispositivo, o un suo modello in forma di macchina sequenziale, creato per eseguire un particolare compito, che può trovarsi in diverse configurazioni più o meno complesse caratterizzate
DettagliEsercitazioni di Reti Logiche. Lezione 5
Esercitazioni di Reti Logiche Lezione 5 Circuiti Sequenziali Zeynep KIZILTAN zeynep@cs.unibo.it Argomenti Circuiti sequenziali Flip-flop D, JK Analisi dei circuiti sequenziali Progettazione dei circuiti
DettagliCalcolatori Elettronici B a.a. 2006/2007
Calcolatori Elettronici B a.a. 2006/2007 RETI LOGICHE: RICHIAMI Massimiliano Giacomin 1 Due tipi di unità funzionali Elementi di tipo combinatorio: - valori di uscita dipendono solo da valori in ingresso
DettagliPROGRAMMA DEL DÌ AUTOMATICI
MINISTERO DELL ISTRUZIONE DELL UNIVERSITA E DELLA RICERCA UFFICIO SCOLASTICO REGIONALE DEL LAZIO I.I.S.S. VIA SILVESTRI,301 Distretto 24 Municipio XVI - Cod. Mec. RMIS10800g Cod. Fisc. 97804460588 Email:
DettagliAUTOMI A STATI FINITI. G. Ciaschetti
AUTOMI A STATI FINITI G. Ciaschetti CONTENUTI Definizione di sistema Classificazione dei sistemi Definizione di modello Algebra degli schemi a blocchi Sistemi sequenziali Automi a stati finiti Macchina
DettagliLaboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
DettagliSintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone Il problema dell assegnamento degli stati versione del 9/1/03 Sintesi: Assegnamento degli stati La riduzione del numero
DettagliCorso di Calcolatori Elettronici I Elementi di memoria ing. Alessandro Cilardo
orso di alcolatori Elettronici I Elementi di memoria ing. Alessandro ilardo orso di Laurea in Ingegneria Biomedica Reti logiche con memoria In molte situazioni è necessario progettare reti logiche sequenziali,
DettagliReti Logiche (Nettuno) Test di autovalutazione del 19/5/94
Test di autovalutazione del 19/5/94 Al fine di rilevare errori di trasmissione, un dato numerico compreso tra 0 e 9 viene trasmesso utilizzando il cosiddetto codice 2 su 5, ossia trasmettendo 5 bit nei
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010 ASF
Reti Logiche 1 Prof. B. Buttarazzi A.A. 2009/2010 ASF Sommario Introduzione alle reti sequnziali La definizione di ASF ASF di Mealy e Moore Diagrammi di stato e Tabelle di flusso Automi equivalenti Minimizzazione
DettagliCalcolatori Elettronici Reti Sequenziali Asincrone
Calcolatori Elettronici eti equenziali Asincrone Ing. dell Automazione A.A. 2/2 Gabriele Cecchetti eti equenziali Asincrone ommario: Circuito sequenziale e bistabile Definizione di rete sequenziale asincrona
DettagliEsercizi Logica Digitale,Circuiti e Bus
Esercizi Logica Digitale,Circuiti e Bus Alessandro A. Nacci alessandro.nacci@polimi.it ACSO 214/214 1 2 Esercizio 1 Si consideri la funzione booleana di 3 variabili G(a,b, c) espressa dall equazione seguente:
DettagliCalcolatori Elettronici
Calcolatori Elettronici RETI SEQUENZIALI : ESERCIZI Massimiliano Giacomin 1 Implementazione di contatori Un contatore è un dispositivo sequenziale che aggiorna periodicamente il suo stato secondo una regola
DettagliCircuiti sincroni Circuiti sequenziali: i bistabili
Architettura degli Elaboratori e delle Reti Lezione 8 Circuiti sincroni Circuiti sequenziali: i bistabili Proff. A. Borghese, F. Pedersini ipartimento di Scienze dell Informazione Università degli Studi
DettagliModulazione PAM Multilivello, BPSK e QPSK
Modulazione PAM Multilivello, BPSK e QPSK P. Lombardo DIET, Univ. di Roma La Sapienza Modulazioni PAM Multilivello, BPSK e QPSK - 1 Rappresentazione analitica del segnale Sia {b(n)} una qualsiasi sequenza
DettagliCalcolatori Elettronici Prof. Ing. Gian Luca Marcialis. Algebra booleana. Operatori logici di base P AND Q = P Q
Calcolatori Elettronici Prof. Ing. Gian Luca Marcialis Corso di Laurea in Ingegneria Elettronica Capitolo 2 Reti Logiche Fonti principali: Appunti del Docente; Stallings, W., "Architettura e organizzazione
Dettagli2.1 Rappresentazione binaria dell informazione I Interruttore I 0 alto 1 1 basso 0
Capitolo 2 Bit 2. - Rappresentazione dell informazione 2.2 Codici binari 2.3 - Trasmissione dell informazione 2.4 - Protezione dell informazione Descrizione dei segnali Variabili binarie Bit (binary digit)
DettagliMacchine sequenziali sincrone. Macchine sincrone
Corso di Calcolatori Elettronici I A.A. 2010-2011 Macchine sequenziali sincrone Lezione 27 Prof. Roberto Canonico Università degli Studi di Napoli Federico II Facoltà di Ingegneria Corso di Laurea in Ingegneria
DettagliCapitolo IX. Convertitori di dati
Capitolo IX Convertitori di dati 9.1 Introduzione I convertitori di dati sono circuiti analogici integrati di grande importanza. L elaborazione digitale dei segnali è alternativa a quella analogica e presenta
DettagliCorso di Laurea in FISICA Dispositivi di calcolo II
Corso di Laurea in FISICA Dispositivi di calcolo II Prof. Luca Gammaitoni Corso di Laurea in FISICA Compu&ng device Laurea Specialistica in Informatica input output model input à output à Numerical data
DettagliEsercizio 4.3. Esercizio 4.4
4 Esercizio 4.3 La rete di Figura 4.1 del testo è un latch realizzato con porte NOR. Sostituendo le porte NOR con porte NAND si ottiene la rete di Figura 4.1. Figura 4.1 Rete dell Esercizio 4.3. Nella
Dettagli