Calcolatori Elettronici Gli Automi
|
|
- Maurizio Cappelletti
- 6 anni fa
- Visualizzazioni
Transcript
1 Calcolatori Elettronici Gli Automi Prof. Emiliano Casalicchio
2 Agenda Automi fini: Metodi e modelli di descrizione Sintesi (Cenni) Ridondanza ed equivalenza (cenni) Modelli fisici re: sincrone Realizzazione di re: sincronizzate
3 Macchina Macchina: strufura che può modificare nel tempo il suo stato e che può comunicare in uscita con il mondo esterno Macchina Autonoma se non riceve informazioni dall esterno compie cicli di operazioni sempre iden:che ES: orologi, pendolo, carillons Macchina Non Autonoma riceve informazioni/comandi dall esterno la successione delle operazioni compiute può dipendere dal suo ingresso Macchina Non Autonoma + evoluta di Macchina Autonoma
4 Stato Lo stato è un en:tà associata ad una par:colare situazione interna della macchina In un modello astrafo di macchina lo stato può essere rappresentato da un informazione o un simbolo che rappresenta quell informazione codifica degli sta: Dis:ngueremo Stato interno Stato degli ingressi Stato di uscita Studieremo: macchine a sta: fini:, ovvero automi a sta) fini) o macchine sequenziali
5 Reti Logiche sequenziali Macchine sequenziali i cui sta: sono rappresenta: mediante combinazione di variabili binarie Sono una par:colare realizzazione di macchine sequenziali RL sequenziali uscita non determinata solo dallo stato di ingresso ma anche dallo stato interno RL sequenziali RL combinatorie
6 ES: Addizionatore Seriale Addizionatore parallelo rete logica combinatoria che somma 2 numeri binari a n bit composto da n blocchi sommatori elementari connessi tra di loro blocco sommatore elementare somma 2 numeri binari rappresenta: ad 1 bit Addizionatore seriale rete logica sequenziale che somma 2 numeri binari a n bit composto da 1 blocco sommatore elementare in cui lo stato di uscita è riportato sull ingresso
7 Addizionatore parallelo A i B i r i+1 Si r i A i B i r i A i B i r i Mappe di Karnaugh: Altro modo di rappresentare una tabella di verità r i Utili per rappresentare gli implicati Usate nel processo di sintesi S i
8 L addizionatore parallelo A1,B1 bit meno significa:vi; A4,B4 bit più significa:vi (no convenzione) C5..C (0) A4..A1 (0) B4..B1 (0) C5S4..S r i r i+1 Nota C sta per carry r sta per riporto
9 Addizionatore Seriale Prendiamo cella elementare dell addizionatore parallelo e ne definiamo comportamento astrafo A i B i r i+1 0 0,0 0,1 1,0 0,1 1 0,1 1,0 1,1 1,0 r i, S i A i r i (0) A i (0) B i (0) S i Rete sequenziale Full Adder B i r i+1 r i S i La somma di A + B verrà effefuata sommando in istan: diversi e successivi Ai, Bi e ri Δ
10 Addizionatore Seriale r i (0) A i (0) B i (0) S i t5 t4 t3 t2 t1 t i =t i 1 +Δ A i B i r i+1 t5 r i, S i t2 0 0,0 0,1 1,0 0,1 t1 A i FA B i r i+1 r i Δ S i t3 1 0,1 1,0 1,1 1,0 t4
11 Stati Stato ingresso e stato di uscita stato delle variabili esterne della rete osservato al tempo t Stato interno al tempo presente r i+1 al tempo t Stato interno al tempo successivo r i al tempo t (diventerà r i+1 al tempo t+δ) Stato di uscita a t e stato interno al tempo successivo t+δ dipendono entrambi dallo stato di ingresso e dallo stato interno al tempo presente t A i FA B i r i+1 r i Δ S i OSSERVAZIONE: abbiamo eseguito una trasformazione spazio temporale passando da un addizionatore parallelo a quello sequenziale. Trasformazione sempre possibile nel caso di re: combinatorie realizzabili mediante la connessione di più re: elementari (defe celle)
12 Modelli matematici Un ASF è caraferizzato da alfabeto di ingresso (X1,...,Xh) alfabeto di uscita (Y1,...,Yq) alfabeto degli sta: interni (S1,...,Sp) Negli ASF gli alfabe: devono essere fini: Sia t il tempo presente e supponiamo di avere una sequenza temporale di intervallo costante Δ Siano X(t), Y(t) e S(t) i simboli degli alfabe: che rappresentano lo stato presente Z(t)=fz(X(t),S(t)) S(t+Δ)=fs(X(t),S(t)) Z(t)=fz(S(t)) S(t+Δ)=fs(X(t),S(t)) Modello di Mealy Modello di Moore S(t)=fs(X(t Δ),S(t Δ))
13 Modelli matematici Modello di Mealy Z(t)=fz(X(t),S(t)) S(t)=fs(X(t Δ),S(t Δ)) Modello di Moore Z(t)=fz(S(t)) S(t)=fs(X(t Δ),S(t Δ)) Z(t)=fz(X(t), X(t Δ), X(t 2Δ),..., X(t1), S(t1)) Z(t)=fz(X(t Δ), X(t 2Δ),..., X(t1), S(t1)) Lo stato di uscita di una macchina sequenziale al tempo t dipende dallo stato interno all istante iniziale della sequenza dalla successione degli sta: di ingresso fino al tempo presente nel modello di Mealy e fino al tempo precedente quello presente nel modello di Moore.
14 Macchina di Mealy: sequenza di uscita contemporanea alla sequenza di ingresso t1 t2 t3 t4 X1 X2 X3 X4 Z1 Z2 X3 Z4 Macchina di Moore: sequenza di uscita traslata in avan: rispefo alla sequenza di ingresso t1 t2 t3 t4 t5 X1 X2 X3 X4 Z1 Z2 X3 Z4
15 Modelli strutturali ideali <<Disegno alla lavagna schemi Mealy e Moore>> S e Z sono re: combinatorie Δ elemento di ritardo o memoria temporanea X(t), S(t), S(t+1), Z(t): sta: al tempo t e t+1 Per passare da modello strufurale a modello generale di una rete combinatoria <<disegno alla lavagna>> occorre effefuare la codifica degli sta- Il modello presentato è ideale no ritardi nella rete combinatoria elemen: di ritardo siano iden:ci e di durata esafamente pari a Δ ossia l intervallo della sequenza temporale
16 Modello di descrizione Per definire uno specifico ASF occorre specificare alfabe: su cui la macchiana opera relazioni funzionali tra sta: Ad es: 2 sta: ingresso, 4 sta: interni, 2 sta: uscita X(t) S(t) Z(t) S(t+1) X1 S1 Z2 S2 X1 S2 Z1 S4 X1 S3 Z1 S1 X1 S4 Z2 S3 X2 S1 Z2 S2 X2 S2 Z2 S3 X2 S3 Z1 S3 X2 S4 Z2 S1
17 X(t) S(t) Z(t) S(t+1) X1 S1 Z2 S2 X1 S2 Z1 S4 X1 S3 Z1 S1 X1 S4 Z2 S3 X2 S1 Z2 S2 X2 S2 Z2 S3 X2 S3 Z1 S3 X2 S4 Z2 S1 Seq. di ingresso Descrive anche l evoluzione nel tempo della macchina t1 t2 t3 X(t) X1 X2 X2 S(t) S1 S2 S3 Z(t) Z2 Z2 Z1 S(t+1) S2 S3 S3 Stato stabile
18 Tabella di Clusso macchina Sta: interni Mealy Sta: ingresso X1 t1 X2 S1 S2,Z2 S2,Z2 t2 S2 S4,Z1 S3,Z2 S3 S1,Z1 S3,Z1 t3 S4 S3,Z2 S1,Z2 Stato globale X(t) S(t) Z(t) S(t+1) X1 S1 Z2 S2 X1 S2 Z1 S4 X1 S3 Z1 S1 X1 S4 Z2 S3 X2 S1 Z2 S2 X2 S2 Z2 S3 X2 S3 Z1 S3 X2 S4 Z2 S1 Posso anche decomporre tabella di flusso in tabella degli sta: successivi e tabella desgli sta: di uscita
19 Tabella di Clusso macchina Moore Sta: ingresso Sta: interni X1 X2 S1 S2 S2 Z1 S2 S3 S1 Z2 S3 S1 S2 Z3 Sta: Usci:
20 Diagramma degli stati Macchina di Mealy <<Disegno alla lavagna>> Macchina di Moore <<Disegno alla lavagna>>
21 Ridondanza ed equivalenza Macchine simili possono essere conver:te le une nelle altre Macchine equivalen: possiamo passare da una all altra, ad esempio riducendo il numero degli sta: interni non strefamente necessari Ci occuperemo di riduzione delle macchine eliminando sta: ridondan: traformazione di macchine simili Mealy Moore Moore Mealy
22 Modelli Cisici A i RC B i r i+1 r i S i Ritardi, instabilità ingressi uscite A i Δ RC B i r i+1 r i Δ M p S i M elemento di memoria: sse impulso p presente ingresso scrifo in M, ne sos:tuisce il contenuto ed è risportato in uscita senza ritardo l uscita di M permane fino alla scrifura successiva ingresso di M non varia per la durata di P (Δ > ΔP) OSS: Nella realtà avremo lo stato interno sarà codificato da più variabili binarie e quindi avremo più elemen: di memoria. Una baferia di n M controllata dallo stesso p è un registro a n bit.
23 Esempio Sequenza di Input e di impulsi p <<disegno alla lavagna>>
24 Modo di operare di una RS (Mealy) Xh Xk t0 t1 Zk Sh Sk,Zh Sk Sp,Zp Sg,Zk Xk Xk ΔR Δp ΔR tempo di propagazione massimo nella rete Δp durata dell impulso ΔR+Δp tempo di ciclo minimo Caso1: applico Xk a t0. Dopo transitorio di durata ΔR stato è Sg,Zk. Caso2 : applico Xk a t1. OFengo Zk solo dopo ΔR. Tra t0+δr e t1+δr il sistema si trova in Sp,Zp
25 Modo di operare di una RS (Moore) Xh Xk t0 t1 Zk Sh Sk Zh Sk Sp Sg Zk Xk ΔR Xk ΔR Δp ΔR tempo di propagazione massimo nella rete Δp durata dell impulso ΔR+Δp tempo di ciclo minimo Caso1: applico Xk a t0. Dopo transitorio di durata ΔR stato è Sg,Zk. Caso2 (Mealy): applico Xk a t1. OFengo Zk dopo ΔR
26 Realizzazione di RS CaraFeris:che di un elemento di memoria M è eccitato solo da segnali a livelli quando l impulso di sincronizzazione non è applicato al terminale p, M non cambia il suo contenuto il contenuto di M può essere cambiato solo quando l impulso è applicato a p il valore di uscita di M conincide con il contenuto 0 o 1 di M
27 Clip Clop S R y Y J K y Y F y Y
28 Tabella applicazione y Y S R J K F
Calcolatori Elettronici Gli Automi
Calcolatori Elettronici Gli Automi Prof. Emiliano Casalicchio Agenda Esempi di automi e codifica degli sta> Modelli fisici re> sincrone Realizzazione di re> sincronizzate I sistemi Funzioni e strudura
DettagliSomma 3-bit. somma 3-bit con I/O sequenziale. somma 3-bit con I/O sequenziale. Osservazione
RETI COMBINATORIE In una rete combinatoria l uscita è funzione dei soli ingressi u = f () ADDIZIONATORE PARALLELO Addizionatore parallelo (a propagazione di riporto - ripple carry) per numeri binari di
DettagliCalcolatori)Elettronici) Gli)Automi) )
Calcolatori)Elettronici) Gli)Automi) ) Prof.&Emiliano&Casalicchio& Agenda) Automi'fini*' Metodi'e'modelli'di'descrizione' Sintesi&(Cenni)& Ridondanza&ed&equivalenza&(cenni)& Modelli&fisici&re@&sincrone&
DettagliCalcolatori Elettronici Gli Automi
CalcolatoriElettronici GliAutomi Prof.EmilianoCasalicchio Emiliano.Casalicchio@uniroma2.it 24/10/2013 Emiliano.Casalicchio@uniroma2.it Agenda Automifini< Metodiemodellididescrizione Sintesi(Cenni) Ridondanzaedequivalenza(cenni)
DettagliCalcolatori Elettronici
Calcolatori Elettronici RETI LOGICHE: RETI SEQUENZIALI Massimiliano Giacomin 1 LIMITI DELLE RETI COMBINATORIE Nelle reti combinatorie le uscite dipendono solo dall ingresso Þ impossibile far dipendere
DettagliANALISI E PROGETTO DI CIRCUITI SEQUENZIALI
ANALISI E PROGETTO DI CIRCUITI SEQUENZIALI 1 Classificazione dei circuiti logici Un circuito è detto combinatorio se le sue uscite (O i ) sono determinate univocamente dagli ingressi (I i ) In pratica
DettagliReti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori
Reti Sequenziali Reti Sequenziali Corso di Architetture degli Elaboratori Caratteristiche 1 Caratteristiche delle reti sequenziali Reti combinatorie: il valore in uscita è funzione (con il ritardo indotto
DettagliCapitolo 4 Reti Sequenziali. Reti Logiche T
Capitolo 4 Reti Sequenziali Reti Logiche T Rete sequenziale Es riconoscitore di sequenza: z=1 se e solo se la sequenza degli ingressi (x0,x1) è nell ordine: (0,0)-(0,1) (1,1) (x0,x1)=(1,1) z=??? Gli ingressi
DettagliMacchine combinatorie: progettazione. Macchine combinatorie
Corso di Calcolatori Elettronici I A.A. 011-01 Macchine combinatorie: progettazione Lezione 13 Prof. Roberto Canonico Università degli Studi di Napoli Federico II Facoltà di Ingegneria Corso di Laurea
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Reti Sequenziali
Reti Logiche Prof. B. Buttarazzi A.A. 29/2 Reti Sequenziali Sommario Analisi di Reti Sequenziali Sintesi di Reti Sequenziali Esercizi 3/6/2 Corso di Reti Logiche 29/ 2 Analisi di Reti Sequenziali Passare
DettagliMacchine Sequenziali
Macchine Sequenziali CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Tassonomia dei circuiti digitali Circuiti combinatori» Il valore
DettagliReti Logiche Combinatorie
Reti Logiche Combinatorie Modulo 4 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Microelettronica e Bioingegneria (EOLAB) Logica combinatoria Un blocco di logica
DettagliLivello logico digitale
Livello logico digitale circuiti combinatori di base e circuiti sequenziali Half Adder - Semisommatore Ingresso 2 bit, uscita 2 bit A+ B= ------ C S C=AB S=AB + AB=A B A B In Out HA A B C S S HA A C S
DettagliAutoma a Stati Finiti (ASF)
Automa a Stati Finiti (ASF) E una prima astrazione di macchina dotata di memoria che esegue algoritmi Introduce il concetto fondamentale di STATO che informalmente può essere definito come una particolare
DettagliFlip-flop, registri, la macchina a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Flip-flop, registri, la macchina a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di
DettagliCalcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 RETI LOGICHE: RETI SEUENZIALI Massimiliano Giacomin 1 LIMITI DELLE RETI COMBINATORIE e RETI SEUENZIALI Le reti combinatorie sono senza retroazione: il segnale di
DettagliLe reti sequenziali sincrone memorizzano il proprio stato in dei FF-D
Reti Sincrone Le reti sequenziali sincrone memorizzano il proprio stato in dei FF-D Le variabili di stato future sono quelle all ingresso dei FF-D mentre le variabili di stato presente sono le uscite dei
DettagliReti sequenziali. Nord
Reti sequenziali Nord Ovest Est Semaforo a due stati verde/rosso Sud Vogliamo definire un circuito di controllo per produrre due segnali NS ed EO in modo che: Se NS è on allora il semaforo è verde nella
DettagliEsercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA.
a Esercizio 1. Sintetizzare un circuito sequenziale sincrono in base alle specifiche temporali riportate nel seguito. Il circuito riceve in input solo il segnale di temporizzazione (CK) e produce tre uscite,
DettagliMacchine sequenziali
Macchine sequenziali Dal circuito combinatorio al sequenziale (effetto di una retroazione) x z x j Y i, Rete Comb. Y i-, z h Y i,k M Y i-,k abilitazione a memorizzare M memorizza lo stato La nozione di
DettagliSintesi di Reti sequenziali Sincrone
Sintesi di Reti sequenziali Sincrone Sintesi di Reti Sequenziali Sincrone Una macchina sequenziale è definita dalla quintupla I è l insieme finito dei simboli d ingresso U è l insieme finito dei simboli
DettagliCalcolatori Elettronici
Calcolatori Elettronici RETI SEQUENZIALI : ESERCIZI Massimiliano Giacomin 1 Implementazione di contatori Un contatore è un dispositivo sequenziale che aggiorna periodicamente il suo stato secondo una regola
DettagliEsercizi Risolti RETI LOGICHE T (Modulo 2)
Esercizio 1 Utilizzando l approccio visto nella realizzazione dell adder binario interno alla ALU si esegua il procedimento di sintesi del componente ADDER_5 4 che sommi operandi in base 4 (es 3+3=12;
DettagliCapitolo 3. Modelli. Macchine combinatorie Macchine sequenziali asincrone sincrone
Capitolo 3 Modelli Macchine combinatorie Macchine sequenziali asincrone sincrone Il modello del blocco o scatola nera i I: alfabeto di ingresso u U: alfabeto di uscita ingresso dei dati i F u uscita dei
DettagliReti Logiche: Combinatorie e Sequenziali
Reti Logiche: Combinatorie e Sequenziali Fabrizio Baiardi f.baiardi@unipi.it 1 Livello Elettronico -Hardware In questa parte del corso vedremo come si costruiscono dei componenti elettronici che possono
DettagliSintesi di Reti Sequenziali Sincrone
Sintesi di Reti Sequenziali Sincrone Maurizio Palesi Maurizio Palesi 1 Macchina Sequenziale Una macchina sequenziale è definita dalla quintupla (I,U,S,δ,λ ) dove: I è l insieme finito dei simboli d ingresso
DettagliMacchine sequenziali. Automa a Stati Finiti (ASF)
Corso di Calcolatori Elettronici I Macchine sequenziali Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso
DettagliIntroduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone di Macchine Senza Processo di Ottimizzate a Livello Comportamentale Sintesi comportamentale e architettura generale Diagramma
DettagliEsercitazioni di Reti Logiche. Lezione 4
Esercitazioni di Reti Logiche Lezione 4 Progettazione dei circuiti logici combinatori Zeynep KIZILTAN zkiziltan@deis.unibo.it Argomenti Procedura di analisi dei circuiti combinatori. Procedura di sintesi
DettagliReti Logiche T. Esercizi reti sequenziali sincrone
Reti Logiche T Esercizi reti sequenziali sincrone ESERCIZIO N. Si esegua la sintesi di una rete sequenziale sincrona caratterizzata da un unico segnale di ingresso (X) e da un unico segnale di uscita (Z),
DettagliSintesi Sequenziale Sincrona
Sintesi Sequenziale Sincrona Sintesi comportamentale di reti sequenziali sincrone senza processo di ottimizzazione Sintesi comportamentale e architettura generale Diagramma degli stati Tabella degli stati
DettagliPrefazione del Prof. Filippo Sorbello... VII. Prefazione del Prof. Mauro Olivieri... Prefazione degli autori...
Indice Prefazione del Prof. Filippo Sorbello........................... VII Prefazione del Prof. Mauro Olivieri............................ Prefazione degli autori.........................................
DettagliLABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 9
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 9 Prof. Rosario Cerbone rosario.cerbone@libero.it a.a. 2005-2006 http://digilander.libero.it/rosario.cerbone Sintesi di Reti Sequenziali Sincrone In
DettagliCircuiti sequenziali: macchine a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Circuiti sequenziali: macchine a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di Milano
DettagliProva d esame di Reti Logiche T 10 Giugno 2016
Prova d esame di Reti Logiche T 10 Giugno 2016 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Circuiti Addizionatori
Reti Logiche 1 Prof. B. Buttarazzi A.A. 2009/2010 Circuiti Addizionatori Sommario Circuiti addizionatori Half-Adder Full-Adder CLA (Carry Look Ahead) 21/06/2010 Corso di Reti Logiche 2009/10 2 Addizionatori
DettagliProva d esame di Reti Logiche T 13 Luglio 2016
Prova d esame di Reti Logiche T 13 Luglio 2016 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliAlee in macchine combinatorie
Corso di Calcolatori Elettronici I A.A. 2010-2011 Alee in macchine combinatorie Lezione 12 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Le Alee La presenza di ritardi nei dispositivi
DettagliMacchine Sequenziali
Macchine Sequenziali Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.net Limiti delle reti combinatorie Ogni funzione di n variabili
DettagliAutomi a stati finiti
1. Automi a stati finiti: introduzione Automi a stati finiti Supponiamo di avere un sistema che si può trovare in uno stato appartenente ad un insieme finito di stati possibili. Ex: Immaginiamo un incrocio
DettagliReti combinatorie. Reti combinatorie (segue)
Reti combinatorie Sommatore Sottrattore Reti sequenziali Generatore di sequenze Riconoscitore di sequenze Reti combinatorie PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà
DettagliReti combinatorie (segue) Reti combinatorie. Lezione 2. Architettura degli Elaboratori A. Sperduti 1
Reti combinatorie Reti sequenziali Sommatore Sottrattore Generatore di sequenze Riconoscitore di sequenze PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà eseguire, in un
DettagliTutorato architettura degli elaboratori modulo I (lezione 4)
Tutorato architettura degli elaboratori modulo I (lezione 4) Moretto Tommaso 7 December 27 Automa di Moore Un automa di Moore può essere definito come una quintupla (S, Σ, G,, T) costituita da: un insieme
DettagliFONDAMENTI DI INFORMATICA Lezione n. 7. Esercizi di progetto di circuiti sequenziali
FONDAMENTI DI INFORMATICA Lezione n. 7 Esercizi di progetto di circuiti sequenziali 1 / 17 RIEPILOGO TEORICO CIRCUITI SEQUENZIALI: le uscite dipendono non solo dagli ingressi, ma anche dallo stato interno
DettagliArchitettura degli Elaboratori, Esercitazione 1
Architettura degli Elaboratori, 2008-09 Esercitazione 1 Ogni esercitazione ha lo scopo di servire da guida per la preparazione su una specifica parte del corso. È fortemente consigliato che lo studente
DettagliTutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata. Corso di Laurea in Ingegneria Elettronica
Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata Corso di Laurea in Ingegneria Elettronica Mappe di Karnaugh Reti Logiche Latch e Flip-Flop Reti Sequenziali Tutorato di Calcolatori
DettagliLaboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
DettagliSintesi di Reti sequenziali Sincrone
Sintesi di Reti sequenziali Sincrone alcolatori ElettroniciIngegneria Telematica Sintesi di Reti Sequenziali Sincrone na macchina sequenziale è definita dalla quintupla δ, λ) dove: I è l insieme finito
DettagliCalcolatori Elettronici B a.a. 2004/2005
Calcolatori Elettronici B a.a. 2004/2005 RETI LOGICHE: RICHIAMI Massimiliano Giacomin 1 Unità funzionali Unità funzionali: Elementi di tipo combinatorio: - valori di uscita dipendono solo da valori in
DettagliSintesi Sequenziale Sincrona
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone di Macchine Senza Processo di Ottimizzate a Livello Comportamentale Sintesi comportamentale e architettura generale Diagramma
DettagliLaboratorio di Architettura degli Elaboratori A.A. 2014/15 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2014/15 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
DettagliI Indice. Prefazione. Capitolo 1 Introduzione 1
I Indice Prefazione xi Capitolo 1 Introduzione 1 Capitolo 2 Algebra di Boole e di commutazione 7 2.1 Algebra di Boole.......................... 7 2.1.1 Proprietà dell algebra.................... 9 2.2
DettagliModelli per le macchine digitali
Reti sequenziali Modelli per le macchine digitali Ingressi Uscite i(t 0 ) i(t n ) MACCHINA DIGITALE u(t 0 ) u(t n ) TEMPO In generale l uscita di una macchina in un certo istante temporale dipenderà dalla
DettagliReti sequenziali (segue)
Nel modello ideale le funzioni σ ed ϖ hanno un tempo di stabilizzazione nullo Nel modello reale occorre un ritardo non nullo per la stabilizzazione delle uscite, a partire da quando gli ingressi sono stabili
DettagliCalcolatori Elettronici Reti Logiche
Calcolatori Elettronici Reti Logiche Prof. Emiliano Casalicchio Agenda Comportamento esterno e stru:ura algebrica (logica) delle re@ Algebra della commutazione Descrizione algebrica e schema logico delle
DettagliContatore avanti-indietro Modulo 4
Contatore avanti-indietro Modulo 4 Un contatore avanti-indietro modulo 4 è un dispositivo a due uscite, che genera su queste la sequenza dei numeri binari da 0 a 4 cioè: 00->01->10->11 Il sistema dispone
DettagliFunzioni, espressioni e schemi logici
Funzioni, espressioni e schemi logici Il modello strutturale delle reti logiche Configurazioni di n bit che codificano i simboli di un insieme I i i n F: I S U u u m Configurazioni di m bit che codificano
DettagliPorte logiche di base. Cenni circuiti, reti combinatorie, reti sequenziali
Porte logiche di base Cenni circuiti, reti combinatorie, reti sequenziali NOT AND A R A B R OR A R B Quindi NAND o NOR sono complete circuiti con solo porte NAND o solo porte NOR. Reti combinatorie Rete
DettagliInformatica 3 V anno
Informatica 3 V anno Teoria degli automi Introduzione agli automi Un particolare tipo di sistemi dinamici è rappresentato dagli automi. L automa è un modello di calcolo molto semplice da utilizzare, adatto
DettagliSintesi di reti sequenziali 1/2
Fondamenti di Informatica II Ingegneria Informatica e Biomedica I anno, II semestre A.A. 2005/2006 Sintesi di reti sequenziali 1/2 Prof. Mario Cannataro Università degli Studi Magna Graecia di Catanzaro
DettagliProva d esame di Reti Logiche T 29 Gennaio 2016 COGNOME:.. NOME:.. MATRICOLA:
Prova d esame di Reti Logiche T 29 Gennaio 2016 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliCorso di Laurea in FISICA Dispositivi di calcolo II
Corso di Laurea in FISICA Dispositivi di calcolo II Prof. Luca Gammaitoni Corso di Laurea in FISICA Compu&ng device Laurea Specialistica in Informatica input output model input à output à Numerical data
DettagliCapitolo 6. Reti asincrone. Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie
apitolo 6 Reti asincrone Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie Reti sequenziali asincrone (comportamento) Elaborazione asincrona - Ogni nuovo ingresso determina: una
DettagliLezione 7 Sommatori e Moltiplicatori
Architettura degli Elaboratori e delle Reti Lezione 7 Sommatori e Moltiplicatori Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 7 /36 Sommario
DettagliReti Logiche Combinatorie
Testo di riferimento: [Congiu] - 2.4 (pagg. 37 57) Reti Logiche Combinatorie 00.b Analisi Minimizzazione booleana Sintesi Rete logica combinatoria: definizione 2 Una rete logica combinatoria èuna rete
DettagliAlee in macchine combinatorie. Le Alee
Corso di Calcolatori Elettronici I A.A. 200-20 Alee in macchine combinatorie Lezione 4 (seconda parte) Prof. Roberto Canonico Università degli Studi di Napoli Federico II Facoltà di Ingegneria Corso di
DettagliCorso di Matematica per la Chimica. Dott.ssa Maria Carmela De Bonis a.a
Dott.ssa Maria Carmela De Bonis a.a. 2013-14 Programmi Un elaboratore riceve dei dati in ingresso, li elabora secondo una sequenza predefinita di operazioni e infine restituisce il risultato sotto forma
Dettagli1. Automi a stati finiti: introduzione
1. Automi a stati finiti: introduzione Supponiamo di avere un sistema che si può trovare in uno stato appartenente ad un insieme finito di stati possibili. Ex: Immaginiamo un incrocio tra due strade regolate
DettagliEsercitazioni di Reti Logiche
Esercitazioni di Reti Logiche Sintesi di Reti Combinatorie & Complementi sulle Reti Combinatorie Zeynep KIZILTAN Dipartimento di Scienze dell Informazione Universita degli Studi di Bologna Anno Academico
DettagliReti Logiche A Prova di giovedì 3 febbraio 2005
olitecnico di Milano Dipartimento di Elettronica e Informazione prof.ssa Anna Antola prof.ssa Cristiana Bolchini prof. Fabrizio Ferrandi Reti Logiche A rova di giovedì febbraio 005 Matricola Cognome Nome
DettagliCalcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone
Calcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone Ing. Gestionale e delle Telecomunicazioni A.A. 2007/08 Gabriele Cecchetti Reti Sequenziali Asincrone Sommario: Definizione Condizioni di pilotaggio
DettagliProva d esame di Reti Logiche T 09 Gennaio 2015 COGNOME:.. NOME:.. MATRICOLA:
Prova d esame di Reti Logiche T 09 Gennaio 2015 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliMicroelettronica Corso introduttivo di progettazione di sistemi embedded
Microelettronica Corso introduttivo di progettazione di sistemi embedded Richiami di elettronica digitale per i sistemi a microprocessore Dentro la CPU: registri e macchine sequenziali prof. Stefano Salvatori
DettagliCOMPITO A Esercizio 1 (13 punti) Dato il seguente automa:
COMPITO A Esercizio 1 (13 punti) Dato il seguente automa: 1/0 q8 1/0 q3 q1 1/0 q4 1/0 q7 1/1 q2 1/1 q6 1/1 1/1 q5 - minimizzare l automa usando la tabella triangolare - disegnare l automa minimo - progettare
DettagliCalcolatori Elettronici A a.a. 2008/2009. RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin
Calcolatori Elettronici A a.a. 2008/2009 RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin 1 Esercizio 1: implementazione di contatori Un contatore è un dispositivo sequenziale che aggiorna periodicamente
DettagliMacchine sincrone. In teoria. Solo un modello teorico NON ESISTE NELLA PRATICA
Macchine sincrone In teoria Sono macchine non asincrone (non per ogni variazione dell input si finisce in uno stato stabile) Variazioni dello stato e dell ingresso dovrebbero verificarsi in perfetto sincronismo
DettagliEsercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. S 7
Compito A Esercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. S 3 1/1 0/0 S 6 S 7 S 1 S 2 S 4 S 5 0/0 1/1 Esercizio 2 (15 punti) Progettare un
DettagliEsercizi sulle Reti Sequenziali Sincronizzate
Esercizi sulle Reti Sequenziali Sincronizzate Corso di Laurea di Ing. Gestionale e di Ing. delle Telecomunicazioni A.A. 27-28 1. Disegnare il grafo di stato di una RSS di Moore avente tre ingressi A, B,
DettagliAlgebra di Boole. Fondamenti di Informatica per Meccanici Energetici - Biomedici 1. Politecnico di Torino Ottobre Mr. Boole. Variabile booleana
Fondamenti di Informatica per Meccanici Energetici - iomedici 1 Mr. oole lgebra di oole George oole: Matematico inglese del XIX secolo lgebra che descrive le leggi del pensiero Logica da cui è possibile
DettagliCOMPITO A. Esercizio 1 (17 punti)
Esercizio (7 punti) COMPITO A Si hanno a disposizione due registri sorgente S e S da 6 bit che contengono reali memorizzati in rappresentazione a virgola mobile normalizzata : il primo bit (b ) rappresenta
DettagliRETI LOGICHE T Ingegneria Informatica. Esercitazione 3 Reti Sequenziali Sincrone
RETI LOGICHE T Ingegneria Informatica Esercitazione 3 Reti Sequenziali Sincrone Marco Lippi (marco.lippi3@unibo.it) [Lucidi realizzati da Samuele Salti] Esercizio Sintesi RSS Si vuole progettare una rete
DettagliMacchine a stati finiti. Sommario. Sommario. M. Favalli. 5th June 2007
Sommario Macchine a stati finiti M. Favalli 5th June 27 4 Sommario () 5th June 27 / 35 () 5th June 27 2 / 35 4 Le macchine a stati si utilizzano per modellare di sistemi fisici caratterizzabili mediante:
DettagliIl livello logico digitale
Il livello logico digitale porte logiche e moduli combinatori Algebra di commutazione Algebra booleana per un insieme di due valori Insieme di elementi A={,} Operazioni NOT (operatore unario) => = e =
DettagliLezione 7 ALU: Moltiplicazione e divisione
Architettura degli Elaboratori e delle Reti Lezione 7 ALU: Moltiplicazione e divisione F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 7 1/34 Sommario! Sommatori
DettagliFondamenti di informatica II 1. Sintesi di reti logiche sequenziali
Titolo lezione Fondamenti di informatica II 1 Sintesi di reti logiche sequenziali Reti combinatorie e sequenziali Fondamenti di informatica II 2 Due sono le tipologie di reti logiche che studiamo Reti
DettagliMacchine a stati finiti. Sommario. Sommario. M. Favalli. Le macchine a stati si utilizzano per modellare di sistemi fisici caratterizzabili mediante:
Sommario Macchine a stati finiti M. Favalli Engineering Department in Ferrara 4 Sommario (ENDIF) Analisiesintesideicircuitidigitali / 35 (ENDIF) Analisiesintesideicircuitidigitali 2 / 35 4 Le macchine
DettagliReti combinatorie. Reti combinatorie (segue) Struttura di un elaboratore - introduzione. Architettura degli Elaboratori T.
Reti combinatorie Sommatore Sottrattore Reti sequenziali Generatore di sequenze Riconoscitore di sequenze Reti combinatorie PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà
DettagliEsercizi svolti Y Z. 1. Date le seguenti funzioni logiche ricavare le corrispondenti reti logiche realizzate con porte elementari AND, OR, NOT.
Esercizi svolti 1. Date le seguenti funzioni logiche ricavare le corrispondenti reti logiche realizzate con porte elementari ND, OR, NOT. a) F= b) F= F= 2. Date le seguenti funzioni logiche ricavare le
DettagliLOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita
LOGICA SEQUENZIALE Logica combinatoria Un blocco di logica puramente combinatoria è un blocco con N variabili di ingresso e M variabili di uscita che sono funzione (booleana) degli ingressi in un certo
DettagliUniversità degli Studi dell Insubria Dipartimento di Scienze Teoriche e Applicate. Architettura degli elaboratori Bistabili e Clock
Università degli tudi dell Insubria Dipartimento di cienze Teoriche e Applicate Architettura degli elaboratori Bistabili e Clock Marco Tarini Dipartimento di cienze Teoriche e Applicate marco.tarini@uninsubria.it
DettagliA.A. 2018/2019. CPU e Linguaggio Macchina FONDAMENTI DI INFORMATICA E PROGRAMMAZIONE. Docente Prof. Raffaele Pizzolante
A.A. 2018/2019 Docente Prof. Raffaele Pizzolante FONDAMENTI DI INFORMATICA E PROGRAMMAZIONE Architettura di Von Neumann Modello concettuale di un architettura di computer che permette di rappresentare,
DettagliSintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone Il problema dell assegnamento degli stati versione del 9/1/03 Sintesi: Assegnamento degli stati La riduzione del numero
Dettagli21/10/14. Contatori. Registri: contatori. Sintesi del contatore modulo 8 (1) Sintesi del contatore modulo 8 (2) J 0 = K 0 = 1 J 1 = K 1 = y 0
//4 Contatori Un contatore è un registro usato per contare il numero di occorrenze di un determinato evento, sempre modulo un certo numero naturale. se formato da n FF, potrà contare fino a modulo n Tipicamente,
DettagliReti di Calcolatori a.a
Corso di laurea in Informatica Reti di Calcolatori a.a. 2007-2008 Prof. Roberto De Prisco Capitolo 4 Trasmissione dei dati Trasmissione dei dati 2 Mezzo trasmissivo Trasporto un segnale I dati vanno convertiti
Dettagli2 Introduzione È più semplice comprendere i sistemi hardware digitali considerando le modalità con cui vengono descritti, che possono essere distinte
1 Introduzione L evoluzione dei sistemi hardware digitali negli ultimi cinquant anni è stata caratterizzata da miglioramenti in termini di funzionalità, costi e prestazioni mai visti in altri settori tecnologici.
DettagliAnalisi e Progetto di Macchine Sequenziali ing. Alessandro Cilardo
Corso di Calcolatori Elettronici I A.A. 22-23 Analisi e Progetto di Macchine Sequenziali ing. Alessandro Cilardo Accademia Aeronautica di Pozzuoli Corso Pegaso V GArn Elettronici Macchine sequenziali In
DettagliElementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:
I circuiti elettronici capaci di memorizzare un singolo bit sono essenzialmente di due tipi: LATCH FLIP-FLOP. Elementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:
DettagliArchitetture dei Sistemi Elettronici
Architetture dei Sistemi Elettronici Roberto Roncella 12. Reti sequenziali algoritmiche Reti sequenziali algoritmiche Verso il microprocessore (8.1-8.2) Parte operativa e parte di controllo Descrizione
DettagliIntroduzione - Modello. Introduzione - progetto e strumenti
intesi equenziale incrona intesi Comportamentale di reti equenziali incrone di Macchine enza Processo di Ottimizzate a Livello Comportamentale Introduzione intesi comportamentale e architettura generale
Dettagli