Università degli Studi dell Insubria Dipartimento di Scienze Teoriche e Applicate. Architettura degli elaboratori Bistabili e Clock

Transcript

1 Università degli tudi dell Insubria Dipartimento di cienze Teoriche e Applicate Architettura degli elaboratori Bistabili e Clock Marco Tarini Dipartimento di cienze Teoriche e Applicate marco.tarini@uninsubria.it Memoria: la traccia lasciata dal passato Una rete combinatoria è sempre priva di memoria: la sua uscita dipende solo dai valori applicati ai suoi ingressi in quel momento out t = F( in t ) [comportamento comportamento ideale] ideale (anzi, per la precisione, poco prima) out t = F( in t-dt ) [comportamento reale, con ritardo] uscita del circuito al tempo t funzione booleana calcolata ingressi del circuito a tempo t - Δt tempo di commutazione del circuito Il circuito «non sa nulla» di cosa sia successo prima di allora Invece, per eseguire certe elaborazioni, anche molto semplici, occorrerebbe conservare memoria di eventi passati Ad es., «l uscita valga se l ingresso è stato per un certo tempo» Architettura degli elaboratori Architettura degli elaboratori - Bistabili e clock -

2 Può un circuito «memorizzare» qualcosa? Vorremmo insomma un circuito che «si ricordi» cosa gli è successo prima la sua uscita deve dipendere anche dalla storia dei suoi ingressi e non solo da quelli attuali! I circuiti sequenziali possono avere questo comportamento vediamo come e perché def: quelli che hanno anche collegamenti retroazionati (a differenza dei circuiti combinatori) Il primo che vediamo è chiamato bistabile, o latch usa due porte logiche di tipo NO (O con uscita negata) in modo retroazionato si tratta di un semplice blocco funzionale (sequenziale) i chiamiano sequenziali proprio perché il loro output può dipendere anche dalla sequenza degli input. Architettura degli elaboratori Può un circuito «memorizzare» qualcosa? Il primo che vediamo è chiamato bistabile, o latch si tratta di un semplice blocco funzionale (sequenziale) due entrate (chiamiamole e ) due uscite (chiamiamole e \) usa due porte logiche di tipo NO (O con uscita negata) in modo retroazionato NO a b a NO b Architettura degli elaboratori Architettura degli elaboratori - Bistabili e clock - 2

3 Bistabile ( latch) retroazione retroazione Come si comporta questo circuito? Proviamo ad adottare la tecnica della simulazione Architettura degli elaboratori Come si comporta il bistabile : con input mantenuto a =, = soluzione (in cui = e \ = ) soluzione 2 (in cui = e \ = ) In entrambe le soluzioni, ogni porta produce l output corretto dato il suo input. uindi, entrambe sono stabili (si manterranno indefinitivamente). Architettura degli elaboratori Architettura degli elaboratori - Bistabili e clock - 3

4 tati di memorizzazione del bistabile uando i due input ( e ) sono a, il Latch ammette quindi due stati stabili (per questo è detto «bistabile») in un dato momento, si troverà in uno dei due stati Possiamo dire che lo stato attuale «memorizza» un bit quando = (e \ = ), il bistabile «sta memorizzando» quando = (e \ = ), il bistabile «sta memorizzando» Nota: a parità di ingressi (cioè = = ) l uscita ammette due possibili valori. E un comportamento ben diverso da qualsiasi rete combinatoria! Non è possibile descrivere il comportamento un circuito così con una tabella di verità (cosa dovremmo mettere a riga, =?),,??? Architettura degli elaboratori e in input passo =, = Transizione da a t 3 t t t 2 Architettura degli elaboratori Architettura degli elaboratori - Bistabili e clock - 4

5 e in input passo =, = transizione da a t 2 t t 3 t Architettura degli elaboratori In totale: Come si comporta il latch (bistabile ) e non mando segnali, cioè «a riposo» ( =, = ) il latch può stare memorizzando ( =, / = ) e rimane com era oppure anche ( =, / = ) e mando un segnale sul canale (et) ( =, = ) il latch passa a memorizzare lo stato ( =, / = ) indipendentemente dallo stato precedente! quando poi il segnale su cessa (si torna a =, = ) il latch continua a memorizzare lo stato e mando un segnale sul canale (eset) ( =, = ) il latch passa a memorizzare lo stato ( =, / = ) indipendentemente dallo stato precedente! quando il segnale su cessa, (si torna a =, = ) il latch continua a memorizzare lo stato e mando un segnale su entrambi i canali ( =, = ) il latch produce =, \=. Architettura degli elaboratori - - Architettura degli elaboratori - Bistabili e clock - 5

6 Digressione: Cosa succede in un bistabile se = = Fino a che = =, entrambe le uscite valgono =, \ = (nessuna semantica è associata a questo stato) Ma se tento di tornare a riposo ( = = ), l evoluzione successiva è imprevedibile: se va a prima (anche poco) di, rimango nello stato =, \ = se torna a prima (anche poco) di, rimango nello stato =, \ = è sostanzialmente impossibile fare commutare e simultaneamente In pratica, non è mai utile mettere entrambi gli input - di un latch ad Architettura degli elaboratori - - Come descrivere formalmente il comportamento di un circuito sequenziale? La tabella di verità non è un modo adeguato per rappresentare il comportamento di un circuito sequenziale es: tentativo di tabella di verità per il bistabile : oppure due configurazioni stabili! una sola configurazione stabile uale delle due? Dipende dallo stato attuale, che dipende dagli input precedenti Inoltre, un circuito sequenziale potrebbe anche non presentare alcuna configurazione stabile Modi adeguati per descrivere il comportamento di un circuito sequenziale: macchina a stati finiti mostra come il circuito si comporta (o deve comportare) in astratto diagramma temporale mostra come il circuito si è comportato in uno specifico caso Architettura degli elaboratori Architettura degli elaboratori - Bistabili e clock - 6

7 Macchina a tati Finiti (FM) che descrive il comortameno del -latch =,= =,= =,= stato = \ = stato = \ = =,= =,= =,= input in verde output in blu la FM che rappresenta il comportamento del bistabilie Architettura degli elaboratori Macchina a tati Finiti Finite tate Machine (FM) o Finite tate Automata (FA) Un modo per descrivere formalmente il comportamento di un agente (o un agente, o un automa ) dotato di memoria che interagisce con il mondo esterno input e output: interazioni col mondo esterno lo stato interno: cosa si ricorda il dispositivo; = la sua memoria. = La traccia che le interazioni passate hanno lasciato nel dispositivo. uello desiderato, quando parliamo di sintesi. uello effettivo, quando parliamo di analisi. Architettura degli elaboratori Architettura degli elaboratori - Bistabili e clock - 7

8 Macchina a tati Finiti: note E un grafo: nodi (i pallini!) collegati da archi (le freccette!) Ogni nodo rappresenta uno stato (qui: «configurazione stabile che il circuito può assumere») Ogni arco rappresenta una potenziale transizione fra stati è associato ad (cioè etichettato con) un input (qui: del circuito) Arco da A a B etichettato con X significa: «se il circuito è nello stato A e riceve l input X, allora passa allo stato B» Nota: un arco può connettere un nodo a se stesso (è un «cappio») corciatoia grafica: associare diverse etichette ad un solo arco (rappresenta tanti archi, uno con ciascuna etichetta) Nota: ogni nodo dovrebbe avere un arco uscente per ogni possibile input (o almeno per ogni input «legale», es: == non è considerato legale) Output del circuito: modo : associarlo ad ogni arco (modo più generale) modo 2: associarlo ad ogni nodo (se l output dipende solo dallo stato) Architettura degli elaboratori Macchina a tati Finiti: un esempio B A, C A 2 B A, C B, C 3 Domanda: In che stato arriva il dispositivo se parte dallo stato, e riceve in input: AABABC? Architettura degli elaboratori Architettura degli elaboratori - Bistabili e clock - 8

9 Il diagramma temporale (di un segnale) Durante l uso del circuito, il valore logico ( o ) di ciascun segnale è una funzione del tempo X = F( t ) Posso disegnare questa funzione con un plot: di input, di output in ascissa: il tempo t o anche interno diviso in intervalli discreti del circuito in ordinata: il valore logico del segnale su ciascun intervallo di tempo, varrà costante o costante X dal tempo t al tempo t2, il segnale X vale al tempo t3, X passa da a («fronte», in ascesa) t t 2 t 3 t Architettura degli elaboratori Il diagramma temporale (di un circuito) Il diagramma temporale di un circuito è costituito da tanti plot disegnati in parallelo (uno per ciascun segnale di input, output, e, se necessario, interno) X Y Z t t 2 t 3 t 4 t 5 t 6 t Architettura degli elaboratori Architettura degli elaboratori - Bistabili e clock - 9

10 Un diagramma temporale che illustra il bistabile in uso ui, il Latch, riceve in input prima =, poi = osservazione al tempo T T effetto causa osservazione al tempo T2 rapporto causa-effetto T2 Tempo La freccia blu indica un rapporto tra i fronti di tipo causa-effetto E raffigurato il comportamento ideale (senza ritardi) Al tempo T si ha: = = e = Al tempo T2 si ha: = = e = Architettura degli elaboratori Altro esempio di diagramma temporale ui, il Latch, riceve in input un impulso =, poi uno =, poi ancora uno =, osservazione al tempo T osservazione al tempo T2 causa-effetto osservazione al tempo T3 causa-effetto T T2 T3 Tempo Domanda: valori di, e ai tempi T, T2, T3? Architettura degli elaboratori Architettura degli elaboratori - Bistabili e clock -