Circuiti Combinatori. Circuiti Combinatori. Circuiti Sequenziali. Circuiti Sequenziali

Transcript

1 ircuiti ombinatori e equenziali Lezione n.5 n.5 I circuiti logici possono appartenere a due categorie: ircuiti ombinatori e equenziali ircuiti Ben Formati Introduzione ai ircuiti equenziali Elementi di Memoria Lezione n.5 n.5 Le uscite sono solo funzione del valore assunto nello stesso istante dagli ingressi ircuiti ombinatori ircuiti equenziali: Le variabili di uscita non dipendono solo dagli ingressi ma anche dalla storia precedente del circuito In questa lezione verranno considerate le differenze tra circuiti combinatori e circuiti sequenziali e introdotti i primi elementi sui circuiti sequenziali Lez.5 - ircuiti ombinatori e equenziali ircuiti ombinatori: I circuiti sequenziali devono disporre di elementi in grado di mantenere memoria dello stato del sistema tato: riassunto finito della storia passata 2 Lez.5 - ircuiti ombinatori e equenziali ircuiti ombinatori I circuiti combinatori si dicono well formed (w.f.) w.f.) o ben formati se si ottengono a partire da porte logiche primitive secondo le seguenti regole: e 1 e 2 sono due circuiti w.f. separati, il circuito che si ottiene collegando linee di uscita di 1 con linee di ingresso di 2 è w.f. e xi e xj sono linee di ingresso di un circuito w.f. e se si collega xi e xj tra loro in X, si ottiene un circuito w.f. xi X 1 3 ircuiti ombinatori Una singola linea o una singola porta è un circuito w.f. La giustapposizione di due circuiti w.f. genera un circuito w.f. Lez.5 - ircuiti ombinatori e equenziali 4 Lez.5 - ircuiti ombinatori e equenziali xj 2 5 Lez.5 - ircuiti ombinatori e equenziali 6

2 ircuiti ombinatori I circuiti combinatori w.f. non contengono anelli e le uscite non sono mai collegate fra loro Eccezioni a questi comportamenti richiedono: la comprensione di meccanismi a livelli di astrazione inferiore o introducono meccanismi di memoria ircuiti ombinatori Esempio di un circuito combinatorio con le uscite collegate fra loro: richiede la comprensione di meccanismi a livelli di astrazione inferiore (tecnologia elettronica) NO!!! ircuiti ombinatori Esempio di un circuito combinatorio con anelli: uò introdurre meccanismi di memoria NO!!! Lez.5 - ircuiti ombinatori e equenziali 7 Lez.5 - ircuiti ombinatori e equenziali 8 Lez.5 - ircuiti ombinatori e equenziali 9 ircuiti ombinatori Esempio di un circuito combinatorio con anelli: uò introdurre meccanismi di memoria o situazioni instabili NO!!! Lez.5 - ircuiti ombinatori e equenziali 10 f ircuiti equenziali Un circuito sequenziale dispone di elementi di memoria per ricordare la storia passata Il più semplice elemento di memoria è il FLI-FLO FLO,, in grado di immagazzinare un bit di informazione per un tempo indefinito Il FLI-FLO FLO costituisce una cella di memoria Lez.5 - ircuiti ombinatori e equenziali 11 ircuiti equenziali I FLI-FLO FLO o multivibratori bistabili sono elementi circuitali in grado di: permanere stabili in due stati diversi (MEMOIA) commutare da uno stato all'altro (ITTUA) manifestare lo stato interno (LETTUA) Lez.5 - ircuiti ombinatori e equenziali 12

3 Multivibratori Flop Flop Altri tipi di multivibratori sono gli: Astabili: ontinuano indefinitamente a vibrare tra due configurazioni diverse Monostabili: ermangono in una configurazione stabile fino a che non vengono eccitati dall esterno. opo un transitorio, ritornano alla configurazione iniziale. I due stati stabili sono: Memorizza 1 Memorizza 0 Esempio di funzionamento: a ingresso =00 a =01 Memorizza 10 Lez.5 - ircuiti ombinatori e equenziali 13 Lez.5 - ircuiti ombinatori e equenziali 14 Lez.5 - ircuiti ombinatori e equenziali 15 Ingresso =00 Flop Ingresso =01 Flop Ingresso =00 Flop Memorizza 1 Memorizza 0 Memorizza 0 Lez.5 - ircuiti ombinatori e equenziali 16 Lez.5 - ircuiti ombinatori e equenziali 17 Lez.5 - ircuiti ombinatori e equenziali 18

4 Flop Flop Flop Ingresso =10 Memorizza 1 Ingresso =11 Memorizza? crittura: ET=1 e EET=0 = 0 e = 1 EET=1 e ET=0 = 0 e = 1 uando entrambi tornano al valore 0, il circuito mantiene la stessa configurazione delle uscite Il valore memorizzato quando o tornano a 0 dipende dalla specifica implementazione del circuito (ritorneremo a breve) uesti sono i modi per scrivere 0 o 1 nell elemento elemento di memoria Lez.5 - ircuiti ombinatori e equenziali 19 Lez.5 - ircuiti ombinatori e equenziali 20 Lez.5 - ircuiti ombinatori e equenziali 21 Flop Flop Flop crittura: ET=1 e EET=0 = 0 e = 1 EET=1 e ET=0 = 0 e = 1 uando entrambi tornano al valore 0, il circuito mantiene la stessa configurazione delle uscite TATO ET EET 0 0 MEMOIA NON VALIO iverse rappresentazioni: on porte NO on porte NAN Andamento temporale dei segnali: Lez.5 - ircuiti ombinatori e equenziali 22 Lez.5 - ircuiti ombinatori e equenziali 23 Lez.5 - ircuiti ombinatori e equenziali 24

5 Fasi del Flop: Flop Flop itardi delle porte logiche: Flop tati del Flop non consistenti: Memoria (zero) crittura (set) Memoria (uno) crittura (reset) Memoria (zero) Lez.5 - ircuiti ombinatori e equenziali 25 Lez.5 - ircuiti ombinatori e equenziali 26 Lez.5 - ircuiti ombinatori e equenziali 27 Flop I ritardi delle porte possono portare a comportamenti indesiderati: f = ( x + x ) x y f x y f Flop onfigurazione di ingresso non consentita: La porta 1 commuta per prima 1 2 La porta 2 commuta per prima Flop onfigurazione di ingresso non consentita: 1 =11 non è consentita e non dovrà mai comparire all ingresso del FLI-FLO, in quanto: Forza uscite non complementari La transizione =11 00 porta a situazioni diverse in funzione del ritardo introdotto dalle singole porte (al termine il valore delle uscite non è definito) 2 Lez.5 - ircuiti ombinatori e equenziali 28 Lez.5 - ircuiti ombinatori e equenziali 29 Lez.5 - ircuiti ombinatori e equenziali 30

6 orse critiche I fenomeni di questo tipo prendono il nome di corse critiche: onfigurazioni non volute si presentano agli ingressi di circuiti di memoria ifferenze di comportamento tra i circuiti portano a evoluzioni casuali orse critiche e er eliminare le corse critiche e per razionalizzare il progetto viene introdotto il segnale di cadenza o di clock Il egnale di LO A LIVELLO tato attivo 1 Vi avvengono le transizioni Ha la durata minima necessaria a garantire il cambiamento di stato di tutti i circuiti di memoria tato inattivo 0 Viene consentito alla rete combinatoria di modificare le uscite La durata minima consente in ogni caso l'evoluzione completa della rete Lez.5 - ircuiti ombinatori e equenziali 31 Lez.5 - ircuiti ombinatori e equenziali 32 Lez.5 - ircuiti ombinatori e equenziali 33 Filp-Flop Flop adenzato Filp-Flop Flop adenzato Flop-Flop -Latch Il -Latch memorizza il dato in ingresso LO: con LO=0 ingressi bloccati, il sistema evolve con LO=1, e sono attivi () e () forzano il FF in uno dei due stati, indipendentemente dal clock (n+1) X X 0 (n) (n) x I segnali di ingresso e non cambiano quando il segnale di LO vale 1 (per definizione) (n+1) (n) 0 0 (n) Lez.5 - ircuiti ombinatori e equenziali 34 Lez.5 - ircuiti ombinatori e equenziali 35 Lez.5 - ircuiti ombinatori e equenziali 36

7 Flop Edge-Triggered Flop Edge-Triggered Altri tipi di FF incroni I FF attivi sul livello richiedono un circuito complesso per la generazione del segnale di clock. basso duty-cycle, definito come t (=1) /t (=0) ono soggetti a rischio di transizioni multiple nello stesso intervallo di LO I FF più sicuri (FF sincroni) commutano sui fronti di salita o sui fronti di discesa del segnale di LO FF attivi sul fronte di salita FF attivi sul fronte di discesa i aggiunge una retroazione e i segnali di ingresso diventano Lez.5 - ircuiti ombinatori e equenziali 37 Lez.5 - ircuiti ombinatori e equenziali 38 Lez.5 - ircuiti ombinatori e equenziali 39 Flop Flop Flop e il segnale di LO è 0, gli ingressi vengono inibiti i comporta come un FLI-FLO FLO - ma accetta in ingresso anche la combinazione =11 che inverte il valore delle uscite Infatti: se stato=0 e =11, lo stato viene complementato Lez.5 - ircuiti ombinatori e equenziali 40 Lez.5 - ircuiti ombinatori e equenziali 41 Lez.5 - ircuiti ombinatori e equenziali 42

8 Flop Altri Flop-Flop adenzati Tabella riassuntiva (n+1) X X 0 (n) (n) (n) T T (n+1) (n) (n) FF-T: ad ogni colpo di clock commuta o no a seconda del valore di T FF-: ad ogni colpo di clock scrive 1 o 0 a seconda del valore di (n+1) (n) (n) Uscita Uscita Input Input Uscita Uscita Input Input T T Lez.5 - ircuiti ombinatori e equenziali 43 Lez.5 - ircuiti ombinatori e equenziali 44 Lez.5 - ircuiti ombinatori e equenziali 45 Flop Master/lave FF1 FF2 Il segnale di clock separa le variazioni dei dispositivi di memoria dall assestamento dei circuiti combinatori. =0: FF1 disabilitato, FF2 abilitato, le uscite commutano e potenzialmente tutti i circuiti che seguono =1: FF1 abilitato, FF2 disabilitato, le uscite sono stabili e FF1 si assesta in funzione del valore degli ingressi w 0 s w 1 f Lez.5 - ircuiti ombinatori e equenziali 46 Lez.5 - ircuiti ombinatori e equenziali 47