SisElnF2 12/21/01. F CIRCUITI COMBINATORI E SEQUENZIALI F2 Circuti sequenziali
|
|
- Gino Carletti
- 5 anni fa
- Visualizzazioni
Transcript
1 iselnf2 2/2/ Ingegneria dell Informazione Modulo ITEMI ELETTONICI F CICUITI COMBINATOI E EUENZIALI F2 Circuti sequenziali» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti sequenziali base» Flip-Flop, egistri, contatotori» Macchine a stati finiti 2-Dec- - iselnf2 - MZ Page MZ
2 iselnf2 2/2/ Obiettivi del gruppo di lezioni F Circuiti combinatori» Cosa sono e come si realizzano semplici circuiti combinatori» Analisi del comportamento dei circuiti combinatori con il modello resistenza-interruttore» Derivazione di semplici funzioni logiche Circuiti sequenziali» Come si realizza un circuito digitale con memoria» Esempi di flip-flop e registri» Comportamento dinamico dei flip-flop» Esempi di circuiti sequenziali: registri, contatori, shift» Analisi di macchine a stati finiti (FM) Trend tecnologico e famiglie logiche» Evoluzione della tecnologia e famiglie logiche 2-Dec- - 2 iselnf2 - MZ Page 2 MZ 2
3 iselnf2 2/2/ Obiettivi di questa lezione (F2)» Derivazione del flip-flop a partire dai blocchi base combinatori» Analisi dei ritardi del e temporizzazione» Derivazione di flip-flop sensibili al fronte» Flip-flop di tipo D: funzionamento, ritardi e segnali asincroni 2-Dec- - 3 iselnf2 - MZ Page 3 MZ 3
4 iselnf2 2/2/ CICUITI EUENZIALI TUTTI I CICUITI COMBINATOI FONICONO UN UCITA CHE E FUNZIONE OLO DEGLI INGEI APPLICATI ALL ITANTE t OUT (t) = f( IN(t), IN2(t),...,INm(t)) PE POTE MEMOIZZAE L INFOMAZIONE NEL TEMPO I DEVONO COTUIE CICUITI IN GADO DI ICODAE UN INGOLO BIT I CICUITI IN CUI LE UCITE ONO FUNZIONI NON OLO DEGLI INGEI MA ANCHE DELLA TOIA PECEDENTE I CHIAMANO CICUITI EUENZIALI OUT (t) = f( IN(t), IN2(t),...,INm(t), OUT ( t - τ=) ) 2-Dec- - 4 iselnf2 - MZ Page 4 MZ 4
5 iselnf2 2/2/ CICUITI EUENZIALI - I CICUITI IN GADO DI MEMOIZZAE UN BIT FUTTANO LA EAZIONE POITIVA: # #2 n PECOENDO L ANELLO NO2 n NO I HA UNA DOPPIA INVEIONE DI FAE EAZIONE POITIVA 2-Dec- - 5 iselnf2 - MZ Page 5 MZ 5
6 iselnf2 2/2/ CICUITI EUENZIALI FUNZIONAMENTO DEL FF - FLIP- FLOP # n = = #2 n = UALUNUE IA IL VALOE DI n n = UINDI LA CONFIGUAZIONE =, = FOZA = E n= 2-Dec- - 6 iselnf2 - MZ Page 6 MZ 6
7 iselnf2 2/2/ CICUITI EUENZIALI FUNZIONAMENTO DEL FF - FLIP- FLOP # n = = #2 n n = UALUNUE IA IL VALOE DI = UINDI LA CONFIGUAZIONE =, = FOZA = E n= 2-Dec- - 7 iselnf2 - MZ Page 7 MZ 7
8 iselnf2 2/2/ CICUITI EUENZIALI FUNZIONAMENTO DEL FF - = = n (T-) # n(t-) - n- #2 n LE UCITE DIPENDONO OLO DAI VALOI PECEDENTI DI E n. E NEL PAATO I ONO VEIFICATI OLO I DUE CAI PECEDENTI ( =, = ) E n ONO EMPE COMPLEMENTAI I MANTIENE L ULTIMO VALOE GAZIE ALLA EAZIONE POITIVA UINDI LA CONFIGUAZIONE =, = MANTIENE IN MEMOIA E n 2-Dec- - 8 iselnf2 - MZ Page 8 MZ 8
9 iselnf2 2/2/ CICUITI EUENZIALI FUNZIONAMENTO DEL FF - = = n # - n- #2 n LE UCITE DEI DUE NO ONO EMPE!!!!!!!! NON E PIU VEO CHE = not (n)!!!!!! LA CONFIGUAZIONE =, = CHE VIOLA LA COMPLEMENTAIETA DELLE DUE UCITE NON LA UEEMO MAI E LA CHIAMEEMO CONFIGUAZIONE VIETATA (TATO POIBITO) 2-Dec- - 9 iselnf2 - MZ Page 9 MZ 9
10 iselnf2 2/2/ CICUITI EUENZIALI FUNZIONAMENTO DEL FF - # n #2 n - n - CONCLUIONI: UN FLIP-FLOP E IN GADO DI FOZAE L UCITA A UNO, A ZEO OPPUE DI LACIALA INALTEATA (TATO DI MEMOIA); L UCITA n AUME IL VALOE COMPLEMENTATO DI. E UINDI IN GADO DI MEMOIZZAE UN BIT... MA... NON I DEVE MAI UAE LO TATO POIBITO (=,=) DEGLI INGEI!!!!!! 2-Dec- - iselnf2 - MZ Page MZ
11 iselnf2 2/2/ CICUITI EUENZIALI FUNZIONAMENTO DEL FF - # n #2 n - n - L INGEO I CHIAMA ET (E FOZA L UCITA A ); L INGEO I CHIAMA EET (E FOZA L UCITA A ) IL FLIP FLOP I CHIAMA ANCHE FLIP FLOP ET - EET 2-Dec- - iselnf2 - MZ Page MZ
12 iselnf2 2/2/ CICUITI EUENZIALI FUNZIONAMENTO DEL FF - APPLICHIAMO LE LEGGI DI DE MOGAN: # # #2 n #2 n # # 2-Dec- - 2 #2 n #2 n iselnf2 - MZ Page 2 MZ 2
13 iselnf2 2/2/ CICUITI EUENZIALI FUNZIONAMENTO DEL FF - # #2 n # n #2 2-Dec- - 3 iselnf2 - MZ Page 3 MZ 3
14 iselnf2 2/2/ CICUITI EUENZIALI FUNZIONAMENTO DEL FF - # n #2 n - n - UN FLIP FLOP I PUO FAE ANCHE CON POTE NAND; I EGNALI E ONO PEO ATTIVI BAI (= ). LA CONFIGUAZIONE DI MEMOIA E MENTE LA CONFIGUAZIONE POIBITA E 2-Dec- - 4 iselnf2 - MZ Page 4 MZ 4
15 iselnf2 2/2/ TEMPITICA DEL FF - # #2 n n ET EET POIBITO = n =!!!! 2-Dec- - 5 iselnf2 - MZ Page 5 MZ 5
16 iselnf2 2/2/ TEMPITICA DEL FF - IA IL ITADO DI # # E 2 IL ITADO DI #2 #2 n 2 n T2 T T3 T4 2-Dec- - 6 T = ; T2 = + 2 T3 =? T4 =? UALE E LA DUATA MINIMA DELL IMPULO U o? iselnf2 - MZ Page 6 MZ 6
17 iselnf2 2/2/ EEMPIO: CICUITO DEBOUNCING Val UANDO IL DEVIATOE COMMUTA, IL CONTATTO OCILLA PIU VOLTE DANDO OIGINE A TANIZIONI MULTIPLE Gnd A OUT A B B OUT Val IL FF- EVITA CHE L UCITA OUT COMMUTI PIU VOLTE 2-Dec- - 7 iselnf2 - MZ Page 7 MZ 7
18 iselnf2 2/2/ CICUITI AINCONI vs. INCONI IL FF- ENTE GLI INGEI IN UALIAI ITANTE ED E IN GADO DI COMMUTAE LE UCITE IN UALUNUE MOMENTO (CICUITO AINCONO) MOLTO PEO E PIU UTILE AVEE CICUITI DI MEMOIA CHE ENTANO GLI INGEI (E FACCIANO VAIAE LE UCITE) OLO IN CONCOMITANZA DI UN EGNALE DI INCONIZZAZIONE O CLOCK (CICUITO INCONO) EEMPIO DI FF- CON IL CLOCK: CLK 2-Dec- - 8 IL FF ENTE GLI INGEI OLO UANDO CLK = iselnf2 - MZ Page 8 MZ 8
19 iselnf2 2/2/ CICUITI INCONI - LATCH CLK CLK 2-Dec- - 9 IN EALTA IL FF- ENTE GLI INGEI PE TUTTO IL TEMPO IN CUI CLK = IL CICUITO I CHIAMA LATCH E FUNZIONA IN DUE MODI: CLK = L UCITA E LEGATA AGLI INGEI (TANPAENT MODE) CLK = L UCITA NON COMMUTA (LATCHED MODE) IL EGNALE CLK DI OLITO I CHIAMA LATCH ENABLE (LE) iselnf2 - MZ Page 9 MZ 9
20 iselnf2 2/2/ CICUITI INCONI MATE-LAVE MATE LAVE CLK 2-Dec- - 2 IL PIMO (MATE) E ATTIVO UANDO CLK =, MENTE IL ECONDO (LAVE) E IN MEMOIA UL FONTE DI DICEA DI CLK IL FF MATE PAA IN MEMOIA E LO LAVE DIVENTA TAPAENTE, POTANDO IN UCITA IL VALOE MEMOIZZATO IN UELL ITANTE UL MATE E UN FF DI TIPO NEGATIVE EDGE - TIGGEED iselnf2 - MZ Page 2 MZ 2
21 iselnf2 2/2/ CICUITI INCONI INCONIZZAZIONI DAL PUNTO DI VITA DELLA INCONIZZAZIONE EITONO TE TIPI DI FF: LATCH POITIVE-EDGE-TIGGEED NEGATIVE-EDGE-TIGGEED LE CK CK 2-Dec- - 2 LATCH L UCITA CAMBIA DUANTE LA FAE TAPAENTE (LE = ) ENIBILE AL FONTE L UCITA CAMBIA UL FONTE DEL CLOCK iselnf2 - MZ Page 2 MZ 2
22 iselnf2 2/2/ FLIP FLOP D FLIP FLOP D MATE LAVE D n CLK 2-Dec iselnf2 - MZ Page 22 MZ 22
23 iselnf2 2/2/ FLIP FLOP D IL FLIP FLOP D I OTTIENE COLLEGANDO L INGEO D AL ET E IL UO VALOE NEGATO AL EET. IN TAL MODO IL FF- LAVOA OLO CON DUE CONFIGUAZIONI DI INGEO CHE FOZANO L UCITA A UNO O A ZEO D CK n CK D n - / - n- 2-Dec iselnf2 - MZ Page 23 MZ 23
24 iselnf2 2/2/ FLIP FLOP D INGEI AINCONI PEO AL FF DI TIPO D I AGGIUNGONO DUE INGEI AINCONI PE POTE FOZAE L UCITA IN UALUNUE MOMENTO: ET EET FOZA = IN MODO AINCONO FOZA = IN MODO AINCONO D CK n NON I DEVE MAI FOZAE e CONTEMPOANEAMENTE!!!!!! 2-Dec iselnf2 - MZ Page 24 MZ 24
25 iselnf2 2/2/ FLIP FLOP JK IL FLIP FLOP JK HA DUE INGEI DI DATO (J, K) E PEMETTE DI FAE PIU OPEAZIONI ULL UCITA CK J K n J K _ n n- JK= FA COMPLEMENTAE L UCITA AD OGNI COLPO DI CLOCK _ n- 2-Dec iselnf2 - MZ Page 25 MZ 25
26 iselnf2 2/2/ EECIZIO: FLIP FLOP JK COME I PUO EALIZZAE UN FF- JK PATENDO DA UN FF-? J K n _ n- J CK K n n _ n- 2-Dec iselnf2 - MZ Page 26 MZ 26
27 iselnf2 2/2/ TEMPITICA DEL FLIP FLOP DATO UN FLIP FLOP (AD EEMPIO DI TIPO D) I DEFINICONO DIVEI ITADI TA GLI INGEI DI CLOCK E AINCONI E LE UCITE: CK ; CK n ; ; n ; ; n CK D n 2-Dec iselnf2 - MZ Page 27 MZ 27
28 iselnf2 2/2/ TEMPITICA DEL FLIP FLOP TEMPO DI ET-UP E HOLD DATO UN FLIP FLOP DI TIPO D I DICE CHE UL FONTE DI ALITA DEL CLOCK I CAMPIONA L INGEO D CHE VIENE MEMOIZZATO IN UCITA... MA COA UCCEDE E D CAMBIA POPIO UL FONTE DEL CLOCK? CK D n L UCITA NON VAIA COME PEVITO; PUO OCILLAE ANCHE PE LUNGO TEMPO!!!!!!! 2-Dec iselnf2 - MZ Page 28 MZ 28
29 iselnf2 2/2/ TEMPITICA DEL FLIP FLOP TEMPO DI ET-UP E HOLD IL CAMPIONAMENTO DEL DATO D E COME FAE UNA FOTO; E IL OGGETTO I MUOVE MENTE I CATTA LA FOTO IMANE MOA... COME PE LE FOTO E NECEAIO CHE D NON CAMBI DUANTE IL FONTE DEL CLOCK: Tsu = TEMPO (DI ET-UP ) PIMA DEL FONTE IN CUI D NON DEVE VAIAE Th = TEMPO (DI HOLD) DOPO IL FONTE IN CUI D NON DEVE VAIAE CK Tsu Th D 2-Dec iselnf2 - MZ Page 29 MZ 29
SisElnF2 17/12/2002. E CIRCUITI COMBINATORI E SEQUENZIALI E2 Circuti sequenziali
iselnf2 17/12/2002 Ingegneria dell Informazione Modulo ITEMI EETTONICI E CICUITI COMBINATOI E EUENZIAI E2 Circuti sequenziali» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti
DettagliSisElnF2 17/12/2002. E CIRCUITI COMBINATORI E SEQUENZIALI E2 Circuti sequenziali
iselnf2 17/12/2002 Ingegneria dell Informazione Modulo ITEMI EETTONICI E CICUITI COMBINATOI E EUENZIAI E2 Circuti sequenziali» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti
DettagliPage 1. SisElnF2 1/7/2003 MZ 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E
iselnf2 1/7/2003 Ingegneria dell Informazione Modulo ITEMI EETTONICI E CICUITI COMBINATOI E EUENZIAI E2 Circuti sequenziali» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti
DettagliSisElnE2bis 1/10/2003. E - LUCIDI COMPLEMENTARI SEDE DI IVREA - AA E2 - Elementi di memoria e Flip-Flop
iselne2bis //23 Ingegneria dell Informazione Modulo ITEMI EETTONICI E - UCIDI COMPEMENTAI EDE DI IVEA - AA 22-3 E2 - Elementi di memoria e Flip-Flop - Flip-Flop base - Esempi di flip-flop e registri -
DettagliPage 1. SisElnE2bis 1/7/ DDC/MZ 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E
iselne2bis /7/24 Ingegneria dell Informazione Modulo ITEMI EETTONICI E - UCIDI COMPEMENTAI EDE DI IVEA - AA 22-3 E2 - Elementi di memoria e Flip-Flop - Flip-Flop base - Esempi di flip-flop e registri -
Dettagli» Derivazione della porta-base sequenziale (memoria di 1 bit, FlipFlop SR ) a partire dai blocchi base combinatori
E2x - Presentazione della lezione E2 1/1- Obiettivi» erivazione della porta-base sequenziale (memoria di 1 bit, FlipFlop ) a partire dai blocchi base combinatori» Analisi dei ritardi del FlipFlop e temporizzazione»
DettagliSISTEMI ELETTRONICI. SisElnE2 20/03/ DDC/MZ 1. Ingegneria dell Informazione. Obiettivi del gruppo di lezioni E. Modulo
iselne2 2/3/27 Ingegneria dell Informazione Obiettivi del gruppo di lezioni E Modulo ITEMI EETTONICI E - CICUITI OGICI E2 - Elementi di memoria e Flip-Flop - Flip-Flop base - Esempi di flip-flop e registri
DettagliElapB2 21/09/ DDC 1 ELETTRONICA APPLICATA E MISURE. Ingegneria dell Informazione. Lezione B2: Circuiti bistabili (FF)
Ingegneria dell Informazione Lezione B2: Circuiti bistabili (FF) ETTONICA APPLICATA E MIUE ante EL COO B2 CICUITI BITABILI (FF)» Circuiti base di Flip-flop» Parametri dinamici» Metastabilità» Analisi di
DettagliSisElnF1 12/21/01. F CIRCUITI COMBINATORI E SEQUENZIALI F1 Circuiti combinatori
Ingegneria dell Informazione Modulo SISTEMI ELETTRONICI F CIRCUITI COMBINATORI E SEQUENZIALI F1 Circuiti combinatori» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti sequenziali
DettagliSisElnF3 1/7/2003. E CIRCUITI COMBINATORI E SEQUENZIALI E3 Circuti sequenziali complessi
Ingegneria dell Informazione Modulo SISTEMI EETTONICI E CICUITI COMBINATOI E SEUENZIAI E3 Circuti sequenziali complessi» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti
DettagliCircuiti Combinatori. Circuiti Combinatori. Circuiti Combinatori. Circuiti Combinatori
Fondamenti di Informatica B Lezione n.5 n.5 ircuiti ombinatori e equenziali ircuiti Ben Formati Introduzione ai ircuiti equenziali Elementi di Memoria Fondamenti di Informatica B Lezione n.5 In questa
DettagliSisElnF1 17/12/2002. E CIRCUITI COMBINATORI E SEQUENZIALI E1 Circuiti combinatori
Ingegneria dell Informazione Modulo SISTEMI ELETTRONICI E CIRCUITI COMBINATORI E SEQUENZIALI E1 Circuiti combinatori» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti sequenziali
DettagliI circuiti sequenziali
Elementi di logica digitale I circuiti sequenziali I circuiti combinatori non hanno memoria. Gli output dipendono unicamente dagli input. ono necessari circuiti con memoria, che si comportano in modo diverso
DettagliPage 1. SisElnF3 1/10/2003 MZ 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E
Ingegneria dell Informazione Modulo SISTEMI EETTONICI E CICUITI COMBINATOI E SEUENZIAI E3 Circuti sequenziali complessi» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti
DettagliCircuiti Combinatori. Circuiti Combinatori. Circuiti Sequenziali. Circuiti Sequenziali
ircuiti ombinatori e equenziali Lezione n.5 n.5 I circuiti logici possono appartenere a due categorie: ircuiti ombinatori e equenziali ircuiti Ben Formati Introduzione ai ircuiti equenziali Elementi di
DettagliSisElnF3 1/10/2003. E CIRCUITI COMBINATORI E SEQUENZIALI E3 Circuti sequenziali complessi
Ingegneria dell Informazione Modulo SISTEMI EETTONICI E CICUITI COMBINATOI E SEUENZIAI E3 Circuti sequenziali complessi» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti
DettagliPage 1. SisElnF1 12/21/01 MZ 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni F.
Ingegneria dell Informazione Modulo SISTEMI ELETTONII F E SEQUENZILI F1 rcuiti combinatori» Porte logiche combinatorie elementari» Modello interruttore-resistenza» rcuiti sequenziali base» Flip-Flop, egistri,
DettagliSisElnF3 17/12/2002. E CIRCUITI COMBINATORI E SEQUENZIALI E3 Circuti sequenziali complessi
Ingegneria dell Informazione Modulo SISTEMI EETTRONICI E CIRCUITI COMBINATORI E SEUENZIAI E3 Circuti sequenziali complessi» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti
DettagliIl Livello Logico-Digitale. I circuiti sequenziali
Il Livello Logico-Digitale I circuiti sequenziali 22 --25 ommario Circuiti sequenziali e elementi di memoria Bistabile asincrono Temporizzazione e clock Bistabili D e sincroni Flip-flop - 2 - Circuiti
DettagliCalcolatori Elettronici
Esercitazione 2 I Flip Flop 1. ual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano
DettagliPrima prova intercorso. Lezione 10 Logica Digitale (4) Dove siamo nel corso. Un quadro della situazione
Prima prova intercorso Lezione Logica Digitale (4) Vittorio carano Architettura Corso di Laurea in Informatica Università degli tudi di alerno Architettura (2324). Vi.ttorio carano Mercoledì 9 Novembre,
DettagliLivello logico digitale
Livello logico digitale circuiti combinatori di base e circuiti sequenziali Half Adder - Semisommatore Ingresso 2 bit, uscita 2 bit A+ B= ------ C S C=AB S=AB + AB=A B A B In Out HA A B C S S HA A C S
DettagliAB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND.
1 Elementi di memoria: flip-flop e registri Porte logiche elementari CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Livello fisico
DettagliLogica Sequenziale. Modulo 5
Logica Sequenziale Modulo 5 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Microelettronica e Bioingegneria (EOLAB) Logica sequenziale Un blocco di logica sequenziale
DettagliPage 1. SisElnF1 1/7/2003 MZ 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E.
Ingegneria dell Informazione Modulo SISTEMI ELETTONII E E SEQUENZILI E1 rcuiti combinatori» Porte logiche combinatorie elementari» Modello interruttore-resistenza» rcuiti sequenziali base» Flip-Flop, egistri,
DettagliCampionamento e memoria. Sommario. Sommario. M. Favalli
Sommario Campionamento e memoria M. Favalli Engineering epartment in Ferrara 2 Latch di tipo 3 Sommario (ENIF) Analisiesintesideicircuitidigitali / 29 (ENIF) Analisiesintesideicircuitidigitali 2 / 29 2
Dettagli05EKL-Progetto di Circuiti Digitali. Richiami di Reti Logiche
5EKL-Progetto di Circuiti Digitali Tutore: Federico Quaglio federico.quaglio@polito.it -564 44 (44) Richiami di Reti Logiche Tutoraggio # Sommario Richiami di algebra booleana Mappe di Karnaugh Coperture
DettagliLABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 6. Prof. Rosario Cerbone
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 6 Prof. Rosario Cerbone rosario.cerbone@uniparthenope.it http://digilander.libero.it/rosario.cerbone a.a. 2008-2009 Circuiti Sequenziali In questa
DettagliElettronica dei Sistemi Digitali Registri di memoria CMOS e reti sequenziali
Elettronica dei Sistemi igitali Registri di memoria CMOS e reti sequenziali Valentino Liberali ipartimento di Tecnologie dell Informazione Università di Milano, 263 Crema e-mail: liberali@dti.unimi.it
DettagliLSS Reti Logiche: circuiti sequenziali
LSS 2016-17 Reti Logiche: circuiti sequenziali Piero Vicini A.A. 2017-2018 Circuiti combinatori vs sequenziali L output di un circuito combinatorio e solo funzione del valore combinatorio degli ingressi
DettagliCorso di Calcolatori Elettronici I Flip-flop
Corso di Calcolatori Elettronici I Flip-flop Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso di Laurea in Ingegneria Informatica
DettagliEsercitazione del 26/03/ Soluzioni
Esercitazione del 26/03/2009 - oluzioni 1. Bistabile asincrono C (detto anche R) C C ~ Tabella delle transizioni o stato prossimo: C * 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 X 1 1 1 X Configurazioni
DettagliCircuiti sequenziali. Gli elementi di memoria: i bistabili I registri. Circuiti sequenziali e bistabili. Bistabili: : classificazione
ircuiti sequenziali Gli elementi di memoria: i bistabili I registri Nei circuiti sequenziali il valore delle uscite in un determinato istante dipende sia dal valore degli ingressi in quello stesso istante
DettagliCircuiti sequenziali e latch
Circuiti sequenziali e latch Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento Patterson: sezioni C.7 & C.8. 1/32 Sommario
DettagliEsercitazione del 03/04/ Soluzioni
Esercitazione del 03/04/2008 - oluzioni 1. Bistabile asincrono (detto anche R) ~ * 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 X 1 1 1 X onfigurazioni vietate:il circuito per queste configurazioni
DettagliCalcolatori Elettronici Reti Sequenziali Asincrone
Calcolatori Elettronici eti equenziali Asincrone Ing. dell Automazione A.A. 2/2 Gabriele Cecchetti eti equenziali Asincrone ommario: Circuito sequenziale e bistabile Definizione di rete sequenziale asincrona
DettagliElementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:
I circuiti elettronici capaci di memorizzare un singolo bit sono essenzialmente di due tipi: LATCH FLIP-FLOP. Elementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:
DettagliElettronica Sistemi Digitali 09. Flip-Flop
Elettronica Sistemi igitali 09. Flip-Flop Roberto Roncella Flip-flop e loro applicazioni Reti sequenziali elementari (6) L'elemento bistabile Latch o flip-flop trasparenti Temporizzazione dei flip-flop
DettagliFONDAMENTI DI INFORMATICA Lezione n. 7. Esercizi di progetto di circuiti sequenziali
FONDAMENTI DI INFORMATICA Lezione n. 7 Esercizi di progetto di circuiti sequenziali 1 / 17 RIEPILOGO TEORICO CIRCUITI SEQUENZIALI: le uscite dipendono non solo dagli ingressi, ma anche dallo stato interno
DettagliElettronica Digitale. 1. Sistema binario 2. Rappresentazione di numeri 3. Algebra Booleana 4. Assiomi A. Booleana 5. Porte Logiche OR AND NOT
Elettronica Digitale. Sistema binario 2. Rappresentazione di numeri 3. Algebra Booleana 4. Assiomi A. Booleana 5. Porte Logiche OR AND NOT Paragrafi del Millman Cap. 6 6.- 6.4 M. De Vincenzi AA 9- Sistema
DettagliQ1 D. CK Qn CK Q1. E3x - Presentazione della lezione E3
E3x - Presentazione della lezione E3 1/1- Obiettivi» ivisori di frequenza e contatori asincroni» Contatori sincroni» Shift register e convertitori SIPO e PISO» Concetto elementare di macchina a stati finiti
DettagliCircuiti sequenziali. Circuiti sequenziali e applicazioni
Circuiti sequenziali Circuiti sequenziali e applicazioni Circuiti sequenziali Prima di poter parlare delle memorie è utile dare un accenno ai circuiti sequenziali. Per circuiti sequenziali intendiamo tutti
DettagliAXO Architettura dei Calcolatori e Sistemi Operativi. reti sequenziali
AXO Architettura dei Calcolatori e Sistemi Operativi reti sequenziali Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock Bistabili D e SR sincroni Flip-flop
Dettagli05EKL-Progetto di Circuiti Digitali
5EKL-Progetto di Circuiti Digitali Tutore: Federico Quaglio federico.quaglio@polito.it -564 44 (44( 44) Introduzione alle Reti Logiche Sommario Richiami di algebra booleana Mappe di Karnaugh Coperture
DettagliCircuiti sequenziali
Circuiti sequenziali - I circuiti sequenziali sono caratterizzati dal fatto che, in un dato istante tn+1 le uscite dipendono dai livelli logici di ingresso nell'istante tn+1 ma anche dagli stati assunti
DettagliI bistabili ed il register file
I bistabili ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/32 Sommario I problemi dei latch trasparenti sincroni
DettagliLOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita
LOGICA SEQUENZIALE Logica combinatoria Un blocco di logica puramente combinatoria è un blocco con N variabili di ingresso e M variabili di uscita che sono funzione (booleana) degli ingressi in un certo
DettagliFlip-flop e loro applicazioni
Flip-flop e loro applicazioni Reti sequenziali elementari (6) L'elemento bistabile Latch o flip-flop trasparenti Temporizzazione dei flip-flop trasparenti Architettura master-slave Flip-flop non trasparenti
DettagliPage 1. SisElnE1bis 1/10/ DDC 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E
Ingegneria dell Informazione Modulo SISTEMI ELETTRONICI E - LCIDI COMPLEMENTRI SEDE DI IVRE - 2002-03 E1 - Circuiti logici combinatori - porte logiche elementari - modelli R-SW e SW-SW - ritardi - consumo
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Elementi di memoria
Reti Logiche 1 Prof. B. Buttarazzi A.A. 2009/2010 Elementi di memoria Sommario Elementi di memoria LATCH FLIP-FLOP 25/06/2010 Corso di Reti Logiche 2009/10 2 Elementi di memoria I circuiti elettronici
DettagliSISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E. Circuiti combinatori. Circuiti sequenziali.
Ingegneria dell Informazione Modulo SISTEMI ELETTRONICI E - LUCIDI COMPLEMENTARI SEDE DI IVREA - AA 2002-03 E1 - Circuiti logici combinatori - porte logiche elementari - modelli R-SW e SW-SW - ritardi
DettagliESPERIMENTAZIONI DI FISICA 3. Traccia delle lezioni di Elettronica digitale M. De Vincenzi A.A:
ESPERIMENTZIONI DI FISIC 3 Traccia delle lezioni di Elettronica digitale M. De Vincenzi.: 22-23 Contenuto. Sistemi elettrici a 2 livelli 2. lgebra di oole Definizione Sistemi funzionali completi Leggi
DettagliIntroduzione. Gli elementi di memoria: i bistabili I registri. Bistabili: classificazione
Introduzione Gli elementi di memoria: i bistabili I registri Introduzione Bistabili Asincroni Bistabili incroni: Latch e versione del 21/11/02 Nei circuiti sequenziali il valore delle uscite in un determinato
DettagliCircuiti Sequenziali
Circuiti Sequenziali 1 Ingresso Circuito combinatorio Uscita Memoria L uscita al tempo t di un circuito sequenziale dipende dagli ingressi al tempo (t) e dall uscita al tempo (t- t ) Circuiti sequenziali
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliReti logiche sequenziali
eti logiche sequenziali eti logiche sequenziali ono quelle reti logiche nelle quali il valore delle uscite in un determinato istante t i dipende: sia dalla condizione di partenza della rete sia dal valore
DettagliReti logiche sequenziali
eti logiche sequenziali eti logiche sequenziali ono quelle reti logiche nelle quali il valore delle uscite in un determinato istante t i dipende: sia dalla condizione di partenza della rete sia dal valore
DettagliIngegneria dell Informazione SISTEMI ELETTRONICI
Ingegneria dell Informazione Modulo SISTEMI ELETTRONICI E - LUCIDI COMPLEMENTARI SEDE DI IVREA - AA 2002-03 E1 - Circuiti logici combinatori - porte logiche elementari - modelli R-SW e SW-SW - ritardi
DettagliCalcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone
Calcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone Ing. Gestionale e delle Telecomunicazioni A.A. 2007/08 Gabriele Cecchetti Reti Sequenziali Asincrone Sommario: Definizione Condizioni di pilotaggio
DettagliI Bistabili. Maurizio Palesi. Maurizio Palesi 1
I Bistabili Maurizio Palesi Maurizio Palesi 1 Sistemi digitali Si possono distinguere due classi di sistemi digitali Sistemi combinatori Il valore delle uscite al generico istante t* dipende solo dal valore
DettagliUniversità degli Studi di Cassino
di assino orso di alcolatori Elettronici I Elementi di memoria e registri Anno Accademico 27/28 Francesco Tortorella Elementi di memoria Nella realizzazione di un sistema digitale è necessario utilizzare
DettagliI flip-flop ed il register file. Sommario
I flip-flop ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: Sezioni C.9 e C.11 1/35
DettagliGli elementi di memoria: i bistabili I registri. Mariagiovanna Sami Corso di reti Logiche 8 Anno
Gli elementi di memoria: i bistabili I registri Mariagiovanna Sami Corso di reti Logiche 8 Anno 2007-08 08 Circuiti sequenziali Nei circuiti sequenziali il valore delle uscite in un dato istante dipende
DettagliMacchine Sequenziali
Macchine Sequenziali CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Tassonomia dei circuiti digitali Circuiti combinatori» Il valore
DettagliFlip flop: tempificazione latch ed edge-triggered
Corso di Calcolatori Elettronici I A.A. 2010-2011 Flip flop: tempificazione latch ed edge-triggered Lezione 23-26 Università degli Studi di Napoli Federico II Facoltà di Ingegneria I flip flop - 1 Generalità
DettagliY(s) X(s) Per errore statico si intende lo scostamento, a regime, della variabile controllata Y(s) dal valore desiderato.
1 1 H G H G G H Y H E RET E Y G G H H Alimentazione di potenza ERRORE STATICO ERRORE STATICO 1 Pe eoe tatico i intende lo cotamento, a egime, della vaiabile contollata Y dal valoe deideato. Tale cotamento
DettagliPage 1. ElapB3 21/09/ DDC 1 ELETTRONICA APPLICATA E MISURE. Lezione B3: circuiti sequenziali. Ingegneria dell Informazione
Ingegneria dell Informazione ezione B3: circuiti sequenziali EETTRONICA APPICATA E MISURE ante E CORSO B3 CIRCUITI SEUENZIAI» Circuiti sincroni» Contatori» Altri circuiti sequenziali» Cadenza massima clock
DettagliMemorie e dispositivi sequenziali
Memorie e dispositivi sequenziali Fondamenti di elettronica digitale, A. Flammini, AA2014-2015 Modello, dispositivi combinatori e sequenziali Funzione logica Funzione logica F combinatoria: Può essere
DettagliCORSO DI LAUREA: Ingegneria Informatica e dell Automazione
FACOLTA : INGEGNERIA CORSO DI LAUREA: Ingegneria Informatica e dell Automazione INSEGNAMENTO: Elettronica dei Sistemi Digitali CFU: 9 NOME DOCENTE: Mauro Ballicchia SEDE DI AFFERENZA DEL DOCENTE: Novedrate
DettagliCenni alle reti logiche. Luigi Palopoli
Cenni alle reti logiche Luigi Palopoli Reti con reazione e memoria Le funzioni logiche e le relative reti di implementazione visto fino ad ora sono note come reti combinatorie Le reti combinatorie non
Dettagli(competenze digitali) CIRCUITI SEQUENZIALI
LICEO Scientifico LICEO Scientifico Tecnologico LICEO delle Scienze Umane ITIS (Meccanica, Meccatronica e Energia- Elettronica ed Elettrotecnica Informatica e Telecomunicazioni) ITIS Serale (Meccanica,
DettagliLogica sequenziale: implementazione verilog
Logica sequenziale: implementazione verilog Lucidi del Corso di Elettronica Digitale Modulo 10 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB)
DettagliI CONTATORI. Definizioni
I CONTATORI Definizioni. I contatori sono dispositivi costituiti da uno o più flip-flop collegati fra loro in modo da effettuare il conteggio di impulsi applicati in ingresso. In pratica, i flip-flop,
DettagliLATCH E FLIP-FLOP PREMESSA
LATCH E FLIP-FLOP PREMESSA I latch e i flip flop sono circuiti digitali sequenziali che hanno il compito di memorizzare un bit. Un circuito digitale si dice sequenziale se l'uscita dipende dagli ingressi
Dettagli2. Un motore sincrono da 100 hp, 440 V, cos = 0.8 ant, ha una resistenza di armatura di 0.22 ed una
PEZ - UETÀ D OM CO D LUE MGTL in GEGE ELETTC ed EEGETC MCCHE E ZOMET ELETTC MCCHE ELETTCHE PO CTT DEL 18 FEBBO 015 1. Due tafomatoi monofae uguali (T e T B ) della potenza nominale di 5 k, con tenioni
DettagliTecniche di Progettazione Digitale Elementi di memoria CMOS e reti sequenziali p. 2
Tecniche di Progettazione igitale Elementi di memoria CMOS e reti sequenziali Valentino Liberali ipartimento di Tecnologie dell Informazione Università di Milano, 263 Crema e-mail: liberali@dti.unimi.it
DettagliSISTEMI ELETTRONICI (Ing Telecomunicazioni, AA )
SISTEMI ELETTRONICI (Ing Telecomunicazioni, AA 2005-06) Lezione A0: Introduzione Organizzazione del modulo, obiettivi, materiale didattico, Scomposizione di un sistema complesso in moduli funzionali, Diversi
DettagliSeconda esercitazione
Seconda esercitazione progetto e simulazione di registri e contatori Obiettivi analisi del costrutto «process» analisi di reti sequenziali a.a. 2-2 VHDL : Processi 2 un processo rappresenta uno statement
DettagliLATCH E FLIP-FLOP PREMESSA
LATCH E FLIP-FLOP PREMESSA I latch e i flip flop sono circuiti digitali sequenziali che hanno il compito di memorizzare un bit. Un circuito digitale si dice sequenziale se l'uscita dipende dagli ingressi
DettagliElementi di memoria. Ing. Ivan Blunno 21 aprile 2005
Elementi di memoria Ing. Ivan Blunno 21 aprile 2005 1 Introduzione In questa dispensa verrà introdotta una particolare categoria di circuiti digitali: i circuiti sequenziali o circuiti con memoria. A differenza
DettagliModuli logici. Interfacciamento di dispositivi logici. Parametri statici e dinamici. Circuiti logici combinatori Circuiti logici sequenziali
Moduli logici Moduli logici Interfacciamento di dispositivi logici Parametri statici e dinamici Circuiti logici combinatori Circuiti logici sequenziali Esempi e misure su circuiti digitali Esempi ed esercizi
DettagliPORTE LOGICHE. Si effettua su due o più variabili, l uscita assume lo stato logico 1 se almeno una variabile di ingresso è allo stato logico 1.
PORTE LOGICHE Premessa Le principali parti elettroniche dei computer sono costituite da circuiti digitali che, come è noto, elaborano segnali logici basati sullo 0 e sull 1. I mattoni fondamentali dei
DettagliEsercizi Logica Digitale,Circuiti e Bus
Esercizi Logica Digitale,Circuiti e Bus Alessandro A. Nacci alessandro.nacci@polimi.it ACSO 214/214 1 2 Esercizio 1 Si consideri la funzione booleana di 3 variabili G(a,b, c) espressa dall equazione seguente:
DettagliELETTRONICA APPLICATA E MISURE
Ingegneria dell Informazione Esercitazione Be: parte B - ELETTRONIC PPLICT E MISURE Dante DEL CORSO Be Esercizi parte B ()» Interfacciamento statico» Ritardi» Diagrammi temporali» Massima cadenza clock
DettagliUn quadro della situazione. Lezione 9 Logica Digitale (3) Dove siamo nel corso. Organizzazione della lezione. Dove siamo. Dove stiamo andando..
Un quadro della situazione Lezione 9 Logica Digitale (3) Vittorio carano Architettura Corso di Laurea in Informatica Università degli tudi di alerno Architettura (2324). Vi.ttorio carano Input/Output Memoria
DettagliClock. Corso di Architettura degli Elaboratori. Architetture degli Elaboratori. Circuiti combinatori e sequenziali.
Corso di Architettura degli Elaboratori Il livello logico digitale: Memoria Clock: un circuito che emette una serie di impulsi con una specifica larghezza e intermittenza Tempo di ciclo di clock: intervallo
DettagliFlip-flop Macchine sequenziali
Flip-flop Macchine sequenziali Introduzione I circuiti digitali possono essere così classificati Circuiti combinatori Il valore delle uscite ad un determinato istante dipende unicamente dal valore degli
DettagliLatch in verilog. Logica sequenziale: implementazione verilog. Latch SR verilog: strutturale. Latch SR verilog
Latch in verilog Logica sequenziale: implementazione verilog Lucidi del Corso di Elettronica igitale Modulo 11 Università di Cagliari ipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica
DettagliLogica sequenziale: implementazione verilog
Logica sequenziale: implementazione verilog Lucidi del Corso di Elettronica igitale Modulo 11 Università di Cagliari ipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB)
DettagliSommario. Modellizzazione Sintassi Classi di Oggetti Tipi di Dati e Operatori Package e Librerie Processi Esempi di codice VHDL VHDL Testbenches
Fondamenti di VHDL Sommario VHDL: premessa e introduzione Modellizzazione Sintassi Classi di Oggetti Tipi di Dati e Operatori Package e Librerie Processi Esempi di codice VHDL VHDL Testbenches Premessa
DettagliCircuiti sincroni circuiti sequenziali:bistabili e latch
Architettura degli Elaboratori e delle Reti Lezione 8 Circuiti sincroni circuiti sequenziali:bistabili e latch Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli
DettagliCircuiti sequenziali e elementi di memoria
Il Livello Logicoigitale I circuiti sequenziali Corso ACSO prof. Cristina SILVANO Politecnico di Milano Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock
DettagliClock. Corso di Architettura degli Elaboratori. Latch di tipo SR. Circuiti combinatori e sequenziali. Il livello logico digitale: Memoria
Corso di Architettura degli Elaboratori Il livello logico digitale: Memoria Matteo Baldoni Dipartimento di Informatica Università degli Studi di Torino C.so Svizzera, 85 I-49 Torino baldoni@di.unito.it
DettagliSCHEDA PROGRAMMA SVOLTO CLASSE III A ELETTROTECNICA, ELETTRONICA, AUTOMAZIONE
ISO 9001: 2015 Cert. N IT279107 Settori EA di attività Valid. 16.02.2018 15.02.2021 I S T I T U T O D I Rev. N.01 del 16.02.2018 I S T R U Z I O N E S U P E R I O R E B U C C AR I M AR C O N I Sede Buccari:
DettagliPSPICE Circuiti sequenziali principali
PSPICE Circuiti sequenziali principali Davide Piccolo Riccardo de Asmundis Elaboratori 1 Circuiti Sequenziali Tutti i circuiti visti fino ad ora erano circuiti combinatori, ossia circuiti in cui lo stato
DettagliPOLITECNICO DI MILANO
POLITECNICO DI MILANO CENTO PE LO VILUPPO DEL POLO DI CEMONA Corso di Laurea Ingegneria INFOMATICA LABOATOIO DI FONDAMENTI DI ELETTONICA 2 Anno --- 1 emestre Esercitazione n 3 2ª parte i consideri la struttura
Dettagli