Somma 3-bit. somma 3-bit con I/O sequenziale. somma 3-bit con I/O sequenziale. Osservazione
|
|
- Celia Farina
- 5 anni fa
- Visualizzazioni
Transcript
1 RETI COMBINATORIE In una rete combinatoria l uscita è funzione dei soli ingressi u = f () ADDIZIONATORE PARALLELO Addizionatore parallelo (a propagazione di riporto - ripple carry) per numeri binari di 4 bit, ottenuto dalla connessione di 4 moduli X Y BIT FULLADDER Z X Y BIT FULLADDER Z X2 Y2 BIT FULLADDER Z2 X3 Y3 BIT FULLADDER Z3 Z4 Osservazione Somma 3-bit Nell addizionatore a propagazione di riporto il tempo di assestamento del risultato cresce linearmente al crescere del numero di bit addendi Il tempo di assestamento per la cifra più significativa sarà n volte più grande di quello per la cifra meno significativa Proviamo a calcolare la somma di 2 numeri rappresentati su 3 bit utilizzando un solo X = Y = (,, ) + (y 2, y, y ) = (,, z, z ) + = y 2 y y z r X+Y = y 2 y y z z r X+Y =
2 y 2 y y z z r X+Y = y 2 y y z z r X+Y = X+Y = (,, z, z ) = y 2 y y z z r corretto sbagliato X+Y = Somme sequenziali Questo problema non può essere risolto da una Rete Combinatoria Occorre una rete capace di dare risposte non solo in funzione dell'ingresso corrente, ma anche del suo (della sua memoria interna),,, y 2,y,y, RC,z,z, y 2,y,y, Occorre la memorizzazione del riporto! Occorre la memorizzazione del riporto! Occorre introdurre un ciclo! y 2 y y z z r X+Y = y 2 y y z z r X+Y = 2
3 Addizionatore Seriale Rete Sequenziale ingresso presente y Rete Combinatoria Full Adder y futuro uscita Reti sequenziali: Le uscite dipendono oltre che dall'ingresso all'istante t anche dalla sequenza di ingressi precedentemente applicati L addizione è ottenuta mandando in ingresso al Full Adder il riporto calcolato al passo precedente Un modello di Rete Sequenziale Rete Sequenziale ingresso n presente y y k Rete Combinatoria y k y z z m futuro uscita Per lo studio delle reti sequenziali è necessario introdurre il concetto di Stato del Sistema Gli stati diversi in cui può trovarsi un sistema reale sono in numero finito (Automa a stati finiti) Rete Sequenziale Dette: le variabili di ingresso z le variabili di uscita y le variabili che rappresentano lo attuale, y le variabili che rappresentano lo successivo le relazioni che rappresentano la rete sono: y = G(,y) z = F(,y) L output z prodotto dal sistema dipende dal valore dei segnali in ingresso () e dallo (y) in cui si trova il sistema Il nuovo y dipende dal valore dei segnali in ingresso () e dal precedente (y) y = G (, y) z = F (, y) funzione di transizione di funzione di uscita Le funzioni F e G sono dette funzioni di transizione 3
4 Nel caso più generale un sistema sequenziale è caratterizzato da n linee di ingresso, m linee di uscita e k elementi di memoria Strumenti utilizzati per l analisi e la sintesi delle Poiché il valore di K dipende dal numero dei diversi stati in cui potrà trovarsi il sistema, nel caso binario (un elemento di memo ria memorizza bit) con k =n è possibile rappresentare 2 n stati distinti Reti Combinatorie - Algebra di Boole - Mappe di Karnaugh Macchina sequenziale: le uscite in ogni istante dipendono non solo dai valori ingressi nello stesso istante, ma anche dalla "storia" del sistema, specificata dagli elementi di memoria Reti Sequenziali - Automi a Stati Finiti Automi a stati finiti Automa : dispositivo che, sulla base di stimoli od ordini ricevuti, esegue in modo autonomo un particolare compito Automa a Stati Finiti Punto di vista puramente matematico: un automa rappresenta il modello astratto di un sistema con input ed output discreti, che può trovarsi in uno fra n stati distinti Stato: condizione in cui il si trova il sistema, determinata dagli input precedentemente ricevuti Esempi di automi: lavatrice, distributore automatico di bibite, Un automa stabilisce il suo comportamento, passando in un nuovo ed eventualmente fornendo un output, in funzione dello in cui si trova e dell input che riceve Quando si descrive un automa si compie un procedimento di astrazione preoccupandosi del solo comportamento logico funzionale dell'automa e non della sua realizzazione pratica (fisica) Descrivere un automa significa dare una descrizione delle modalità di funzionamento dell automa (cosa fa l'automa) Il comportamento di un automa A a stati finiti (ASF) è descritto dalla quintupla A = < I, O, Q,???? >?I finito di simboli di input?o finito di simboli di output?q finito di stati interni (q? Q è lo iniziale)?????funzioni di transizione che specificano il comportamento dell automa?? : I? Q? Q funzione di transizione di che ha per dominio I? Q e per codominio Q, specifica il nuovo raggiunto dall automa;?? : I? Q? O funzione di uscita, specifica il simbolo di uscita prodotto dall automa 4
5 Poiché esistono automi dove l uscita è funzione del solo (la funzione di uscita? dipende solo da Q e non da QI), gli automi si distinguono in: Automi di Mealy (funzione di uscita? ) Automi di Moore (funzione di uscita? ) Automa proprio o di Moore : l output al tempo t dipende esclusivamente dai valori assunti dallo : z t =? (q t ) Automa improprio o di Mealy: l output al tempo t, oltre che dallo, dipende anche dagli ingressi nello stesso istante: z t =? ( t, q t ) E sempre possibile trasformare un automa di Mealy nel corrispondente automa di Moore e viceversa Reti Sequenziali -Esempi di Automi di Mealy Rete sequenziale: y = G(,y) z = F(,y) Automa a strati finiti: A = <I, O, Q,???? > I?, (variabili di ingresso) O? z (variabili di uscita) Q? y, y ( attuale, successivo)?? G y = G (, y)?? F z = F (, y) Rappresentazioni per ASF Rappresentazioni equivalenti di un ASF: Grafo o diagramma stati: i nodi rappresentano gli stati possibili dell automa; gli archi rappresentano i passaggi di che vengono effettuati in funzione dei particolari input Matrice o tabella di flusso : le righe rappresentano gli stati mentre le colonne rappresentano le configurazioni di ingresso Nelle celle corrispondenti all incrocio riga colonna viene indicato futuro / simbolo d'uscita Diagramma stati nell ASF di MEALY Nel diagramma stati dell Automa di Mealy ogni nodo rappresenta uno Ad ogni arco che collega due nodi (stati) q q 2 è associata una coppia /z, dove è l ingresso che provoca il cambiamento dallo q allo q 2 e z è l uscita che ne deriva Diagramma stati nell ASF di MEALY Il generico arco che collega la coppia di nodi (stati) q, q 2 è etichettato da una coppia di valori,z tali che q 2 =??(, q ) z =??(, q ) / z q q 2 /??, q? q? (, q ) Stato q Stato q 2 5
6 Diagramma stati nell ASF di MOORE Nell Automa di Moore ogni nodo rappresenta uno, ad ogni arco (che collega due nodi generici q e q 2 ) è associato l ingresso che provoca il cambiamento dallo q allo q 2 Ogni è rappresentato da una coppia q/z, ove q denota il particolare e z è l uscita ad esso associata q /z q 2 / Diagramma stati nell ASF di MOORE Il generico arco che collega la coppia di nodi (q, q 2 ) è etichettato da q 2 =??(, q ) q /??q?? (, q ) Stato q Stato q 2 Tabella di flusso di un ASF di MEALY Tabella di flusso di un ASF di MEALY stati i i 2 i n- i n ingressi s s 2 stati s s 2 ingresso i i 2 i i i n- i n ingressi s k presente s j s k s p/ z p futuro/ uscita Tabella di flusso di un ASF di MOORE Tabella di flusso di un ASF di MOORE stati i i 2 i n z s s 2 ingressi uscite stati s s 2 ingresso i i 2 u i i i n s k presente s j s k s p u j uscita futuro 6
7 Tabella di flusso di un ASF di MOORE Ogni riga della tabella rappresenta uno dell'automa Ogni colonna rappresenta una configurazione in ingresso L ultima colonna rappresenta l output corrispondente a ciascuna riga () In ogni incrocio riga colonna è rappresentato solo lo futuro, in quanto il simbolo d'uscita è sull ultima colonna Un Automa di Mealy è un ASF A =<I, O, Q,?,??>?I finito di simboli di input?o di valori di output?q finito di stati interni di cui si assume q? Q di partenza?? : I?Q? Q funzione di transizione che ha per dominio I?Q ( il prodotto cartesiano, ovvero l' delle coppie,q ) e per codominio Q, serve a specificare il nuovo raggiunto dall automa;?? : I?Q? O funzione di uscita, serve a specificare il simbolo di uscita prodotto dall automa dove l uscita al tempo t, oltre che dallo, dipende anche dagli ingressi nello stesso istante: z t =? ( t,q t ) Un Automa di Moore è un ASF A 2 =<I, O, Q,?,? >?I finito di simboli di input?o di valori di output?q finito di stati interni di cui si assume q? Q di partenza?? : I?Q? Q funzione di transizione che ha per dominio I?Q ( il prodotto cartesiano, ovvero l' delle coppie,q ) e per codominio Q, serve a specificare il nuovo raggiunto dall automa;?? : Q? O funzione di uscita, serve a specificare il simbolo di uscita prodotto dall automa dove le uscite al tempo t dipendono esclusivamente dai valori assunti dallo : z t =? (q t ) Automa di MOORE: L'uscita della rete dipende dallo interno: z=? (q) Il nodo ha due etichette (q/? (q)) che rappresentano rispettivamente il nome dello ed il simbolo d'uscita corrispondente Sugli archi vi è solo un etichetta ( ) la configurazione di ingresso che determina il passaggio da uno all'altro Automa di MEALY: L'uscita della rete dipende dagli ingressi e dagli stati interni : z=? (,q) Il nodo contiene solo il nome dello (q) Sugli archi ci sono 2 etichette (/? (X,q) che rappresentano la configurazione di ingresso che determina il passaggio da uno all'altro e il simbolo d'uscita Riassumendo: Diagrammi stati Mealy /??, q? Mealy Riassumendo: Tabella di Flusso q? (,q) /? (,q) Moore q? (, q)? (, q) q/??q? Moore q? (,q)? (q) 7
8 Esercizio Dato il diagramma stati del seguente Automa di che tipo di Automa si tratta? B/ A/ q q B/ A/ Soluzione Dal momento che ciascun nodo contiene solo il nome dello (q) e sugli archi ci sono 2 etichette (/z) che rappresentano la configurazione di ingresso che determina il passaggio da uno all'altro e il valore dell'uscita per tale configurazione si tratta di un Automa di MEALY? L'uscita della rete dipende dagli ingressi e dagli stati interni : z=w(,q) B/ A/ q q B/ A/ Esercizio Dato il diagramma stati del seguente Automa determinare la corrispondente Tabella di Flusso B/ Soluzione Si tratta di un automa di Mealy a 2 stati (q,q) e a ingresso (che assume i 2 valori A,B) B/ A/ q q B/ A/ A/ q q B/ A/ Soluzione Si tratta di un automa di Mealy a 2 stati (q,q) e a ingresso (che assume i 2 valori A,B) B/ A/ q q B/ Homework Dato il diagramma stati del seguente Automa determinare la corrispondente Tabella di Flusso Quindi la Tabella di flusso è A/ A B q q / q / q q / q / / / / q / / q / / / 8
9 Homework Dato il diagramma stati del seguente Automa determinare la corrispondente Tabella di Flusso Homework Data la seguente Tabella di Flusso determinare il corrispondente diagramma stati q / q / q q/ q/ q q/ q/ 9
Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010 ASF
Reti Logiche 1 Prof. B. Buttarazzi A.A. 2009/2010 ASF Sommario Introduzione alle reti sequnziali La definizione di ASF ASF di Mealy e Moore Diagrammi di stato e Tabelle di flusso Automi equivalenti Minimizzazione
DettagliAUTOMA A STATI FINITI
Gli Automi Un Automa è un dispositivo, o un suo modello in forma di macchina sequenziale, creato per eseguire un particolare compito, che può trovarsi in diverse configurazioni più o meno complesse caratterizzate
DettagliAutoma a Stati Finiti (ASF)
Automa a Stati Finiti (ASF) E una prima astrazione di macchina dotata di memoria che esegue algoritmi Introduce il concetto fondamentale di STATO che informalmente può essere definito come una particolare
DettagliMacchine Sequenziali
Macchine Sequenziali CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Tassonomia dei circuiti digitali Circuiti combinatori» Il valore
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Reti Sequenziali
Reti Logiche Prof. B. Buttarazzi A.A. 29/2 Reti Sequenziali Sommario Analisi di Reti Sequenziali Sintesi di Reti Sequenziali Esercizi 3/6/2 Corso di Reti Logiche 29/ 2 Analisi di Reti Sequenziali Passare
DettagliMacchine sequenziali. Automa a Stati Finiti (ASF)
Corso di Calcolatori Elettronici I Macchine sequenziali Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso
DettagliSintesi di Reti sequenziali Sincrone
Sintesi di Reti sequenziali Sincrone Sintesi di Reti Sequenziali Sincrone Una macchina sequenziale è definita dalla quintupla I è l insieme finito dei simboli d ingresso U è l insieme finito dei simboli
DettagliContatore avanti-indietro Modulo 4
Contatore avanti-indietro Modulo 4 Un contatore avanti-indietro modulo 4 è un dispositivo a due uscite, che genera su queste la sequenza dei numeri binari da 0 a 4 cioè: 00->01->10->11 Il sistema dispone
DettagliAnalisi e Sintesi di circuiti sequenziali
Analisi e Sintesi di circuiti sequenziali Definizione Uscite combinatorie Porte logiche combinatorie Uscite di memoria Elementi di memoria Una macchina sequenziale è un sistema nel quale, detto I(t) l'insieme
DettagliSintesi di Reti Sequenziali Sincrone
Sintesi di Reti Sequenziali Sincrone Maurizio Palesi Maurizio Palesi 1 Macchina Sequenziale Una macchina sequenziale è definita dalla quintupla (I,U,S,δ,λ ) dove: I è l insieme finito dei simboli d ingresso
DettagliMacchine sequenziali
Macchine sequenziali Dal circuito combinatorio al sequenziale (effetto di una retroazione) x z x j Y i, Rete Comb. Y i-, z h Y i,k M Y i-,k abilitazione a memorizzare M memorizza lo stato La nozione di
DettagliSintesi di Reti sequenziali Sincrone
Sintesi di Reti sequenziali Sincrone alcolatori ElettroniciIngegneria Telematica Sintesi di Reti Sequenziali Sincrone na macchina sequenziale è definita dalla quintupla δ, λ) dove: I è l insieme finito
DettagliCalcolatori Elettronici Gli Automi
Calcolatori Elettronici Gli Automi Prof. Emiliano Casalicchio Agenda Automi fini: Metodi e modelli di descrizione Sintesi (Cenni) Ridondanza ed equivalenza (cenni) Modelli fisici re: sincrone Realizzazione
DettagliIntroduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone di Macchine Senza Processo di Ottimizzate a Livello Comportamentale Sintesi comportamentale e architettura generale Diagramma
DettagliELEMENTI DI PROGRAMMAZIONE a.a. 2012/13 MACCHINE, ALGORITMI, PROGRAMMI
ELEMENTI DI PROGRAMMAZIONE a.a. 22/3 MACCHINE, ALGORITMI, PROGRAMMI Andrea Prevete, UNINA2 23 UNA GERARCHIA DI MACCHINE macchine combinatorie macchine sequenziali (automi a stati finiti)... macchine di
DettagliUniversità degli Studi dell Insubria Dipartimento di Scienze Teoriche e Applicate. Architettura degli elaboratori Bistabili e Clock
Università degli tudi dell Insubria Dipartimento di cienze Teoriche e Applicate Architettura degli elaboratori Bistabili e Clock Marco Tarini Dipartimento di cienze Teoriche e Applicate marco.tarini@uninsubria.it
DettagliSintesi Sequenziale Sincrona
Sintesi Sequenziale Sincrona Sintesi comportamentale di reti sequenziali sincrone senza processo di ottimizzazione Sintesi comportamentale e architettura generale Diagramma degli stati Tabella degli stati
DettagliCapitolo 4 Reti Sequenziali. Reti Logiche T
Capitolo 4 Reti Sequenziali Reti Logiche T Rete sequenziale Es riconoscitore di sequenza: z=1 se e solo se la sequenza degli ingressi (x0,x1) è nell ordine: (0,0)-(0,1) (1,1) (x0,x1)=(1,1) z=??? Gli ingressi
DettagliELEMENTI DI PROGRAMMAZIONE a.a. 2013/14 UNA GERARCHIA DI MACCHINE
ELEMENTI DI PROGRAMMAZIONE a.a. 23/4 UNA GERARCHIA DI MACCHINE Andrea Prevete, UNINA2 24 UNA GERARCHIA DI MACCHINE macchine combinatorie macchine sequenziali (automi a numero finito di stati)... macchine
DettagliProva d esame di Reti Logiche T 13 Luglio 2016
Prova d esame di Reti Logiche T 13 Luglio 2016 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliANALISI E PROGETTO DI CIRCUITI SEQUENZIALI
ANALISI E PROGETTO DI CIRCUITI SEQUENZIALI 1 Classificazione dei circuiti logici Un circuito è detto combinatorio se le sue uscite (O i ) sono determinate univocamente dagli ingressi (I i ) In pratica
DettagliMichele Angelaccio / Berta Buttarazzi. Reti logiche. PARTE SECONDA Reti sequenziali
A09 37 Michele Angelaccio / Berta Buttarazzi Reti logiche PARTE SECONDA Reti sequenziali Copyright MMIV ARACNE EDITRICE S.r.l. www.aracneeditrice.it info@aracneeditrice.it 00173 Roma via Raffaele Garofalo,
DettagliReti Logiche Combinatorie
Reti Logiche Combinatorie Modulo 4 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Microelettronica e Bioingegneria (EOLAB) Logica combinatoria Un blocco di logica
Dettagliun insieme finito di segnali d uscita U (nell ascensore U={stare fermo, salire, scendere})
Automi Il termine automa viene usato nel linguaggio corrente per indicare un dispositivo in grado di svolgere un attività senza l intervento dell uomo. Nella quotidianità siamo letteralmente circondati
DettagliIntroduzione - Modello. Introduzione - progetto e strumenti
intesi equenziale incrona intesi Comportamentale di reti equenziali incrone di Macchine enza Processo di Ottimizzate a Livello Comportamentale Introduzione intesi comportamentale e architettura generale
DettagliReti Logiche T. Esercizi reti sequenziali sincrone
Reti Logiche T Esercizi reti sequenziali sincrone ESERCIZIO N. Si esegua la sintesi di una rete sequenziale sincrona caratterizzata da un unico segnale di ingresso (X) e da un unico segnale di uscita (Z),
DettagliEsercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA.
a Esercizio 1. Sintetizzare un circuito sequenziale sincrono in base alle specifiche temporali riportate nel seguito. Il circuito riceve in input solo il segnale di temporizzazione (CK) e produce tre uscite,
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Circuiti Addizionatori
Reti Logiche 1 Prof. B. Buttarazzi A.A. 2009/2010 Circuiti Addizionatori Sommario Circuiti addizionatori Half-Adder Full-Adder CLA (Carry Look Ahead) 21/06/2010 Corso di Reti Logiche 2009/10 2 Addizionatori
DettagliAutomi a stati finiti
1. Automi a stati finiti: introduzione Automi a stati finiti Supponiamo di avere un sistema che si può trovare in uno stato appartenente ad un insieme finito di stati possibili. Ex: Immaginiamo un incrocio
DettagliSintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone Il problema dell assegnamento degli stati versione del 9/1/03 Sintesi: Assegnamento degli stati La riduzione del numero
DettagliLaboratorio di Programmazione Laurea in Ingegneria Civile e Ambientale
Dipartimento di Ingegneria dell Informazione Università degli Studi di Parma Laboratorio di Laurea in Ingegneria Civile e Ambientale Algoritmi e Algebra di Boole Stefano Cagnoni Il problema di fondo Descrizione
DettagliCalcolatori Elettronici
Calcolatori Elettronici RETI LOGICHE: RETI SEQUENZIALI Massimiliano Giacomin 1 LIMITI DELLE RETI COMBINATORIE Nelle reti combinatorie le uscite dipendono solo dall ingresso Þ impossibile far dipendere
DettagliCapitolo 6. Reti asincrone. Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie
apitolo 6 Reti asincrone Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie Reti sequenziali asincrone (comportamento) Elaborazione asincrona - Ogni nuovo ingresso determina: una
DettagliFondamenti di informatica II 1. Sintesi di reti logiche sequenziali
Titolo lezione Fondamenti di informatica II 1 Sintesi di reti logiche sequenziali Reti combinatorie e sequenziali Fondamenti di informatica II 2 Due sono le tipologie di reti logiche che studiamo Reti
Dettagli1. Automi a stati finiti: introduzione
1. Automi a stati finiti: introduzione Supponiamo di avere un sistema che si può trovare in uno stato appartenente ad un insieme finito di stati possibili. Ex: Immaginiamo un incrocio tra due strade regolate
DettagliProva d esame di Reti Logiche T 10 Giugno 2016
Prova d esame di Reti Logiche T 10 Giugno 2016 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliFunzioni, espressioni e schemi logici
Funzioni, espressioni e schemi logici Il modello strutturale delle reti logiche Configurazioni di n bit che codificano i simboli di un insieme I i i n F: I S U u u m Configurazioni di m bit che codificano
DettagliReti Logiche Combinatorie
Testo di riferimento: [Congiu] - 2.4 (pagg. 37 57) Reti Logiche Combinatorie 00.b Analisi Minimizzazione booleana Sintesi Rete logica combinatoria: definizione 2 Una rete logica combinatoria èuna rete
DettagliCorso di Laurea in FISICA Dispositivi di calcolo II
Corso di Laurea in FISICA Dispositivi di calcolo II Prof. Luca Gammaitoni Corso di Laurea in FISICA Compu&ng device Laurea Specialistica in Informatica input output model input à output à Numerical data
DettagliDalla tabella alla funzione canonica
Dalla tabella alla funzione canonica La funzione canonica è la funzione logica associata alla tabella di verità del circuito che si vuole progettare. Essa è costituita da una somma di MinTerm con variabili
DettagliAlgebra di Boole X Y Z V. Algebra di Boole
L algebra dei calcolatori L algebra booleana è un particolare tipo di algebra in cui le variabili e le funzioni possono solo avere valori 0 e 1. Deriva il suo nome dal matematico inglese George Boole che
DettagliMinimizzazione di reti/funzioni logiche con le Mappe di Karnaugh. 12 ottobre 2015
Minimizzazione di reti/funzioni logiche con le Mappe di Karnaugh ottobre 5 Punto della situazione Stiamo studiando le reti logiche costruite a partire dalle porte logiche AND, OR, NOT per progettare l
DettagliMacchine sequenziali
Corso di Calcolatori Elettronici I A.A. 2010-2011 Macchine sequenziali Lezione 14 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Automa a Stati Finiti (ASF) E una prima astrazione di
DettagliReti Logiche T. Esercizi reti sequenziali asincrone
Reti Logiche T Esercizi reti sequenziali asincrone ESERCIZIO N. 1 Una rete sequenziale asincrona è caratterizzata da due segnali d ingresso A e C e da un segnale di uscita Z. I segnali d ingresso non possono
DettagliLivello logico digitale
Livello logico digitale circuiti combinatori di base e circuiti sequenziali Half Adder - Semisommatore Ingresso 2 bit, uscita 2 bit A+ B= ------ C S C=AB S=AB + AB=A B A B In Out HA A B C S S HA A C S
Dettagli2 Introduzione È più semplice comprendere i sistemi hardware digitali considerando le modalità con cui vengono descritti, che possono essere distinte
1 Introduzione L evoluzione dei sistemi hardware digitali negli ultimi cinquant anni è stata caratterizzata da miglioramenti in termini di funzionalità, costi e prestazioni mai visti in altri settori tecnologici.
DettagliAlgebra di Boole Algebra di Boole
1 L algebra dei calcolatori L algebra booleana è un particolare tipo di algebra in cui le variabili e le funzioni possono solo avere valori 0 e 1. Deriva il suo nome dal matematico inglese George Boole
DettagliAppello di Progettazione di Sistemi Digitali 16 Settembre Docenti: Proff. Gorla e Massini
Appello di Progettazione di Sistemi Digitali 16 Settembre 2013 - Docenti: Proff. Gorla e Massini Esercizio 1 (3 punti): Convertire in base 4 con rappresentazione in virgola fissa il numero decimale 214,1362
DettagliLOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita
LOGICA SEQUENZIALE Logica combinatoria Un blocco di logica puramente combinatoria è un blocco con N variabili di ingresso e M variabili di uscita che sono funzione (booleana) degli ingressi in un certo
DettagliArchitetture aritmetiche
Architetture aritmetiche Sommatori: : Full Adder, Ripple Carry Sommatori: Carry Look-Ahead Ahead, Carry Save, Add/Subtract Moltiplicatori: Combinatori, Wallace,, Sequenziali Circuiti per aritmetica in
DettagliCOMPITO A. Esercizio 1 (17 punti)
Esercizio (7 punti) COMPITO A Si hanno a disposizione due registri sorgente S e S da 6 bit che contengono reali memorizzati in rappresentazione a virgola mobile normalizzata : il primo bit (b ) rappresenta
DettagliEsercizi sulle Reti Sequenziali Sincronizzate
Esercizi sulle Reti Sequenziali Sincronizzate Corso di Laurea di Ing. Gestionale e di Ing. delle Telecomunicazioni A.A. 27-28 1. Disegnare il grafo di stato di una RSS di Moore avente tre ingressi A, B,
Dettaglix y z F x y z F
Esercitazione di Calcolatori Elettronici Prof. Fabio Roli Corso di Laurea in Ingegneria Elettronica Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie Analisi e sintesi di reti sequenziali
DettagliAritmetica dei Calcolatori 2
Laboratorio di Architettura 1 aprile 2011 1 Operazioni bit a bit 2 Rappresentazione binaria con segno 3 Esercitazione Operazioni logiche bit a bit AND OR XOR NOT IN OUT A B A AND B 0 0 0 0 1 0 1 0 0 1
DettagliNOME e COGNOME (stampatello): Compito A. Esercizio 1 (8 punti) Minimizzare l automa in tabella e disegnare l automa minimo.
NOME e COGNOME (stampatello): Compito A Esercizio 1 (8 punti) Minimizzare l automa in tabella e disegnare l automa minimo. 0 1 S1 S7/01 S2/11 S2 S2/10 S3/11 S3 S0 S2/01 S4 S0 S5/01 S5 S6/10 S4/11 S6 S5/10
DettagliFlip-flop, registri, la macchina a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Flip-flop, registri, la macchina a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di
DettagliCircuiti sequenziali: macchine a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Circuiti sequenziali: macchine a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di Milano
DettagliTutorato architettura degli elaboratori modulo I (lezione 4)
Tutorato architettura degli elaboratori modulo I (lezione 4) Moretto Tommaso 7 December 27 Automa di Moore Un automa di Moore può essere definito come una quintupla (S, Σ, G,, T) costituita da: un insieme
DettagliCONTENUTI - automi a stati finiti; - descrizione formale di un automa per mezzo di matrici e grafi di uscita e di transizione.
PIANO NAZIONALE PER L'INTRODUZIONE DELL'INFORMATICA NELLE SCUOLE SECONDARIE SUPERIORI - POLO DI UDINE - A.S. 1988 / '89 L.Bernetti G.Filippozzi F.Petrossi S.Riggio U.D. 10 - AUTOMI DETERMINISTICI CODICE:
DettagliTutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata. Corso di Laurea in Ingegneria Elettronica
Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata Corso di Laurea in Ingegneria Elettronica Mappe di Karnaugh Reti Logiche Latch e Flip-Flop Reti Sequenziali Tutorato di Calcolatori
DettagliModelli per le macchine digitali
Reti sequenziali Modelli per le macchine digitali Ingressi Uscite i(t 0 ) i(t n ) MACCHINA DIGITALE u(t 0 ) u(t n ) TEMPO In generale l uscita di una macchina in un certo istante temporale dipenderà dalla
DettagliAritmetica binaria e circuiti aritmetici
Aritmetica binaria e circuiti aritmetici Architetture dei Calcolatori (lettere A-I) Addizioni binarie Le addizioni fra numerali si effettuano cifra a cifra (come in decimale) portando il riporto alla cifra
DettagliSintesi di reti sequenziali 1/2
Fondamenti di Informatica II Ingegneria Informatica e Biomedica I anno, II semestre A.A. 2005/2006 Sintesi di reti sequenziali 1/2 Prof. Mario Cannataro Università degli Studi Magna Graecia di Catanzaro
DettagliI Indice. Prefazione. Capitolo 1 Introduzione 1
I Indice Prefazione xi Capitolo 1 Introduzione 1 Capitolo 2 Algebra di Boole e di commutazione 7 2.1 Algebra di Boole.......................... 7 2.1.1 Proprietà dell algebra.................... 9 2.2
DettagliRETI LOGICHE T Ingegneria Informatica. Esercitazione 3 Reti Sequenziali Sincrone
RETI LOGICHE T Ingegneria Informatica Esercitazione 3 Reti Sequenziali Sincrone Marco Lippi (marco.lippi3@unibo.it) [Lucidi realizzati da Samuele Salti] Esercizio Sintesi RSS Si vuole progettare una rete
DettagliAlgoritmi e Complessità
Algoritmi e Complessità Università di Camerino Corso di Laurea in Informatica (tecnologie informatiche) III periodo didattico Docente: Emanuela Merelli Email:emanuela.merelli@unicam.it a.a. 2002-03 e.merelli
DettagliReti combinatorie. Reti combinatorie (segue)
Reti combinatorie Sommatore Sottrattore Reti sequenziali Generatore di sequenze Riconoscitore di sequenze Reti combinatorie PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà
DettagliEsercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. S 7
Compito A Esercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. S 3 1/1 0/0 S 6 S 7 S 1 S 2 S 4 S 5 0/0 1/1 Esercizio 2 (15 punti) Progettare un
DettagliAutomi a stati finiti
Automi a stati finiti Una classe importante di sistemi dinamici è quella costituita dagli automi ed in particolare dagli automi a stati finiti. Tali sistemi si rilevano adatti a descrivere un gran numero
DettagliUNA GERARCHIA DI MACCHINE
ELEMENTI DI PROGRAMMAZIONE a.a. 2015/16 UNA GERARCHIA DI MACCHINE UNA GERARCHIA DI MACCHINE macchine combinatorie macchine sequenziali (automi a numero finito di stati)... macchine di Turing Macchine di
DettagliAlgebra di Boole e reti logiche
Algebra di Boole e reti logiche Fulvio Ferroni fulvioferroni@teletu.it 2006.12.30 II Indice generale 1 Algebra di Boole................................................................. 1 1.1 Operatori
DettagliReti Logiche: Combinatorie e Sequenziali
Reti Logiche: Combinatorie e Sequenziali Fabrizio Baiardi f.baiardi@unipi.it 1 Livello Elettronico -Hardware In questa parte del corso vedremo come si costruiscono dei componenti elettronici che possono
DettagliMacchine a stati finiti. Sommario. Sommario. M. Favalli. 5th June 2007
Sommario Macchine a stati finiti M. Favalli 5th June 27 4 Sommario () 5th June 27 / 35 () 5th June 27 2 / 35 4 Le macchine a stati si utilizzano per modellare di sistemi fisici caratterizzabili mediante:
DettagliTutorato di Calcolatori Elettronici. Corso di laurea in Ingegneria Biomedica Elettrica, Elettronica e Informatica
Tutorato di Ing. Roberto Casula Ing. Rita Delussu casula.roberto103@hotmail.it rita.delussu2016@gmail.com Corso di laurea in Ingegneria Biomedica Elettrica, Elettronica e Informatica Progettare un riconoscitore
DettagliMacchine a stati finiti. Sommario. Sommario. M. Favalli. Le macchine a stati si utilizzano per modellare di sistemi fisici caratterizzabili mediante:
Sommario Macchine a stati finiti M. Favalli Engineering Department in Ferrara 4 Sommario (ENDIF) Analisiesintesideicircuitidigitali / 35 (ENDIF) Analisiesintesideicircuitidigitali 2 / 35 4 Le macchine
DettagliElementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:
I circuiti elettronici capaci di memorizzare un singolo bit sono essenzialmente di due tipi: LATCH FLIP-FLOP. Elementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:
DettagliReti Combinatorie: sintesi
Reti Combinatorie: sintesi Sintesi di reti combinatorie Una rete combinatoria realizza una funzione di commutazione Data una tabella di verità è possibile ricavare più espressioni equivalenti che la rappresentano.
DettagliCalcolatori Elettronici
Calcolatori Elettronici RETI SEQUENZIALI : ESERCIZI Massimiliano Giacomin 1 Implementazione di contatori Un contatore è un dispositivo sequenziale che aggiorna periodicamente il suo stato secondo una regola
DettagliFSM: Macchine a Stati Finiti
FSM: Macchine a Stati Finiti Introduzione Automi di Mealy Automi di Moore Esempi Sommario Introduzione Automi di Mealy Automi di Moore Esempi Sommario Introduzione Metodo per descrivere macchine di tipo
DettagliCompito A. Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati
Compito A Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati stato/input x=0 x=1 A B/0 A/0 B C/0 A/0 C B/0 D/1 D B/0 E/0 E B/0 D/1 Esercizio 2. (17 punti) Realizzare
DettagliCircuiti sequenziali
Circuiti sequenziali - I circuiti sequenziali sono caratterizzati dal fatto che, in un dato istante tn+1 le uscite dipendono dai livelli logici di ingresso nell'istante tn+1 ma anche dagli stati assunti
DettagliMicroelettronica Corso introduttivo di progettazione di sistemi embedded
Microelettronica Corso introduttivo di progettazione di sistemi embedded Richiami di elettronica digitale per i sistemi a microprocessore Dentro la CPU: registri e macchine sequenziali prof. Stefano Salvatori
DettagliCapitolo 3. Modelli. Macchine combinatorie Macchine sequenziali asincrone sincrone
Capitolo 3 Modelli Macchine combinatorie Macchine sequenziali asincrone sincrone Il modello del blocco o scatola nera i I: alfabeto di ingresso u U: alfabeto di uscita ingresso dei dati i F u uscita dei
DettagliMultiplexer. Multiplexer 2 a 1 (a 1 bit) e sua implementazione. Multiplexer 2 a 1 (a 32 bit) e sua implementazione
Decoder Circuito combinatorio con n input e 2 n output Traduce gli n bit di input nell equivalente valore binario, e abilita a 1 l uscita corrispondente, mentre le altre uscite sono disabilitate a 0 Esiste
DettagliEsercitazioni di Reti Logiche. Lezione 3
Esercitazioni di Reti Logiche Lezione 3 Semplificazione & Porte NAND/NOR Zeynep KIZILTAN zkiziltan@deis.unibo.it Argomenti Semplificazione con l uso delle mappe di Karnaugh a 3 variabili a 4 variabili
DettagliAlgebra di Boole e reti logiche. 6 ottobre 2017
Algebra di Boole e reti logiche 6 ottobre 2017 Punto della situazione Abbiamo visto le varie rappresentazioni dei numeri in binario e in altre basi e la loro aritmetica Adesso vedremo la logica digitale
DettagliReti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori
Reti Sequenziali Reti Sequenziali Corso di Architetture degli Elaboratori Caratteristiche 1 Caratteristiche delle reti sequenziali Reti combinatorie: il valore in uscita è funzione (con il ritardo indotto
DettagliPrefazione del Prof. Filippo Sorbello... VII. Prefazione del Prof. Mauro Olivieri... Prefazione degli autori...
Indice Prefazione del Prof. Filippo Sorbello........................... VII Prefazione del Prof. Mauro Olivieri............................ Prefazione degli autori.........................................
DettagliESAME DI ARCHITETTURA degli ELABORATORI I. Martedì 29 Gennaio 2002, ore 14 FILA A
ESAME DI ARCHITETTURA degli ELABORATORI I Martedì 29 Gennaio 22, ore 4 Nota: orale e/o consegna prova CIRCUIT-MAKER (solo canale Velardi) mercoledì 6 febbraio aula alfa (via Salaria ) ore. FILA A Esercizio
DettagliMicroelettronica Corso introduttivo di progettazione di sistemi embedded
Microelettronica Corso introduttivo di progettazione di sistemi embedded Richiami di elettronica digitale per i sistemi a microprocessore Dentro la CPU: registri e macchine sequenziali prof. Stefano Salvatori
DettagliRichiami di Algebra di Commutazione
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n Prof. Rosario Cerbone rosario.cerbone@libero.it http://digilander.libero.it/rosario.cerbone a.a. 6-7 Richiami di Algebra di Commutazione In questa
DettagliLaboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
DettagliSecondo esonero di Architetture degli Elaboratori I Canale P-Z 22 Gennaio 2007
Compito A Secondo esonero di Architetture degli Elaboratori I Canale P-Z 22 Gennaio 27 Esercizio (4 punti) Progettare una rete sequenziale con 2 linee di ingresso e y e una linea di uscita z tale che:
DettagliLaboratorio di Programmazione Laurea in Ingegneria Civile e Ambientale
Dipartimento di Ingegneria dell Informazione Università degli Studi di Parma Laboratorio di Programmazione Laurea in Ingegneria Civile e Ambientale Algebra di Boole Stefano Cagnoni Algebra di Boole L algebra
DettagliEsercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo.
Compito A Esercizio (2 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. S / S 2 / S 3 / S 4 / S 5 / Esercizio 2 (5 punti) Progettare un circuito il cui output
Dettagli