Sintesi di circuiti sequenziali
|
|
- Giacinta Castaldo
- 6 anni fa
- Visualizzazioni
Transcript
1 Corso di Lezione 2 Sintesi di circuiti sequenziali Federico Pedersini Laboratorio di Dipartimento di nformatica Università degli Studi di Milano Riferimenti bibliografici: F. Fummi, M. Sami, C. Silvano, Progettazione Digitale, McGraw-Hill, capp. 6,7 L 2 1 Circuiti sequenziali! Circuiti combinatori = circuiti senza memoria " Gli output al tempo t dipendono unicamente dagli input al tempo t Uscita = f ( ngresso )! Per consentire ad un dispositivo di mantenere le informazioni, sono necessari circuiti con memoria " Esempio: distributore automatico! Deve ricordare quante e quali monete sono state inserite! Deve comportarsi tenendo conto non solo delle monete inserite attualmente (ingresso) ma anche di quelle inserite in precedenza (storia passata)! Circuiti sequenziali = circuiti con memoria (stato) " La memoria contiene lo stato del sistema Uscita = f ( ngresso, Stato ) L 2 2
2 Macchine sequenziali! Macchina combinatoria: U = f ( ) " senza memoria, uscita dipende solo dagli ingressi! Macchina sequenziale: X* = f ( X, ) U = g( X ) " 2 funzioni: uscita e stato prossimo " esiste la memoria: lo STATO U U X combinatoria sequenziale L 2 3 Macchine sequenziali! Elemento necessario di ogni macchina sequenziale è la retroazione " Uscita riportata in ingresso " Bistabile: (macchina sequenziale elem.): 2 porte NOR +retroazione macchina sequenziale rete combinatoria retroazione Macchina sequenziale sincrona mpiega bistabili sincroni Es: Flip-Flop tipo DT CLK D T U L 2 4
3 Latch & Bistabili! Elemento cardine dei circuiti sequenziali è lo stato " Lo stato riassume il funzionamento negli istanti precedenti e deve essere immagazzinato (memorizzato) " Necessità della memoria (bistabili! registri! memorie)! Elemento base della memoria è il bistabile " dispositivo in grado di mantenere indefinitamente il valore di input " l suo valore di uscita coincide con lo stato " Memoria: insieme di bistabili (bistabili! registri! memorie)! Tipologie di bistabile " Bistabili non temporizzati (asincroni) / temporizzati (sincroni). " Bistabili (sincroni) che commutano sul livello (latch) o sul fronte (flip-flop) L 2 5 Latch Set-Clear (Set-Reset) asincrono Latch SC! Funzionamento: " Set: C = 0, S! 1! 1 (~! 0) " Reset: S = 0, C! 1! 0 (~! 1) " Comportamenti anomali: " S = 1, C: 0!1 =~=0 (anomalia) L 2 6
4 Tabella delle transizioni! Tabella delle transizioni: * = f(,) = f(,s,c) " : valore dell uscita attuale: stato corrente " *: uscita al tempo successivo: stato prossimo * SC = 00 SC = 01 SC = 11 SC = X X 1 S C * X * = Clear / Reset SET X L 2 7 Latch SR sincrono LATCH S-R sincrono:! Latch SR + Porte AND tra il clock e gli ingressi. " Solo quando il clock è alto i cancelli (porte AND) fanno passare gli input! LATCH L 2 8
5 Sintesi della funzione logica T S R * X X X X Tabella delle transizioni: *= f(s,r,t,) T SR = 00 SR = 01 SR = 11 SR = X X X X 1 * = TSR + TSR + TSR + TSR + TSR + TSR + ( = +TSR + TSR) = = TR + TR + TR + TS = ( ) = T + T R + S clock alto! * = ~R + ~S clock basso! * = (status quo) L 2 9 Latch D sincrono! LATCH D sincrono: " Memorizza il valore presente all ingresso dati quando il clock è alto! Clock BASSO: if CLK = 1 then *=D else *= " L uscita rimane bloccata sull ultimo valore assunto! Clock ALTO: " L uscita insegue l ingresso D (con 3Δτ di ritardo) D-Latch L 2 10
6 La struttura del latch D CLK D CLK D _ CLK basso CLK alto 2!"!" L 2 11 Tabella delle transizioni! Dalla tabella delle transizioni * = f(t,,d) calcolo la corrispondente funzione logica: Tabella delle transizioni T D * = T + TD Funzione logica: * = TD + TD + TD + TD Clock T alto:! * = D (input) Clock T basso! * = (status quo) = L 2 12
7 Latch: Bistabili level-sensitive! latch sono dispositivi trasparenti: " Per tutto il tempo in cui il clock è attivo (alto), il valore di D viene riportato in uscita: = D : uscita collegata all ingresso! A noi interessa memorizzare l informazione in un determinato istante if CLK = 1 then *=D else *= L 2 13 Bistabili edge sensitive : i Flip-Flop! Dispositivi attivi sul fronte del clock (edge sensitive): " il loro stato (uscita) può commutare solo in corrispondenza del fronte di salita o di discesa del clock. Bistabile tipo DT Configurazione Master-Slave D D master Master master = D slave Slave slave master CLK Flip-Flop tipo DT L 2 14
8 Flip-flop: struttura master slave! FLP (clock ALTO): L ingresso D viene memorizzato nel latch MASTER " L ingresso è aperto, ma l uscita è bloccata! FLOP (clock BASSO): l uscita stabile del latch MASTER viene propagato al latch SLAVE " L ingresso è bloccato, l uscita è stabile. CLK m = D s D m D m = D s D m CLK L 2 15 Funzionamento: FLP CLK = 1 m = D s D m D D m Flip m = D s CLK m m CLK D D CLK t L 2 16
9 Funzionamento: FLOP CLK = 0 m = D s D m D D m m = D s CLK Flop CLK m m CLK t L 2 17 Registri Registro a N bit: N Flip-flop tipo DT SCRTTURA: " L impulso di CLK memorizza i dati sugli ingressi D LETTURA: " dati memorizzati sono presenti sulle uscite Registro a scorrimento (shift register) L impulso di CLK fa scorrere i dati di una posizione lungo il registro = D 2 2 = D 1 1 = D 0 0 = U CLK L 2 18
10 Circuiti sincroni e asincroni! Architettura sincrona: le fasi di elaborazione e propagazione dei segnali sono scandite da un orologio comune a tutto il circuito (clock) " l Clock regola l attività dei cancelli " l circuito ha il tempo di stabilizzarsi (transitori critici) fino al successivo impulso di Clock! Architettura asincrona: l elaborazione e propagazione dei segnali avviene in modo incontrollato, secondo le velocità di reazione dei circuiti " Non ci sono cancelli " Non devo mai aspettare l impulso di clock massima velocità! Progettazione sincrona " il controllo dei transitori/cammini critici è limitato alla parte di circuito tra due cancelli (porte di sincronizzazione)! Progettazione asincrona " Devo progettare il circuito in modo che nessun transitorio/cammino critico causi problemi analisi di tutti i transitori critici possibili L 2 19 Struttura di un circuito sincrono D flip-flop T Logica combinatoria D flip-flop T Out Cancello! Circuito combinatorio! Cancello! Sincronizzazione: la logica combinatoria deve terminare la propria commutazione in tempo utile L 2 20
11 Sincronizzazione mediante flip-flop! cancelli devono disaccoppiare i diversi sottosistemi logici " raccogliere i segnali, senza farli passare, e rilanciarli ad un determinato istante " Cancello doppio: ingresso e uscita " Mai aperti contemporaneamente! Cancelli = registri costituiti da gruppi di flip-flop L 2 21 Macchina a Stati Finiti! Una Macchina a Stati Finiti (MSF) è definita dalla quintupla: < X,, Y, f( ), g( ) > X: insieme degli stati (in numero finito). : alfabeto di ingresso: l insieme dei simboli che si possono presentare in ingresso. Con n ingressi, avremo 2 n possibili configurazioni. Y: alfabeto di uscita: l insieme dei simboli che si possono generare in uscita. Con m uscite, avremo 2 m possibili configurazioni. f( ): funzione stato prossimo: X* = f( X, ) Definisce l evoluzione della macchina nel tempo, in modo deterministico g( ): funzione di uscita: Y= g( X ) (macchina di Moore) Y= g( X, ) (macchina di Mealy) " Per il buon funzionamento della macchina è previsto uno stato iniziale, al quale la macchina può essere portata mediante un comando di reset. L 2 22
12 State Transition Table (STT) - Macchina di MOORE! STT: State Transition Table (Tabella delle transizioni di stato) " Per ogni coppia: <stato attuale, ingresso> definisco uscita y e stato prossimo x* (x i X, i j )! y(x i ) ; x*( x i, i j ) " Esempio: M stati (log2m bit di stato), N ingressi (log2m bit d ingresso): i 1 i 2 i N Y x 1 x*(x 1, i 1 ) x*(x 1, i 2 ) x*(x 1, i N ) y(x 1 ) x 2 x*(x 2, i 1 ) x*(x 2, i 2 ) x*(x 2, i N ) y(x 2 ) x M x*(x M, i 1 ) x*(x M, i 2 ) x*(x M, i N ) y(x M ) L 2 23 State Transition Table (STT) - Macchina di MEALY! STT: State Transition Table (Tabella delle transizioni di stato) " Per ogni coppia: <stato attuale, ingresso> definisco uscita y e stato prossimo x* (x i X, i j )! y(x i ) ; x*( x i, i j ) " Esempio: M stati (log2m bit di stato), N ingressi (log2m bit d ingresso): i 1 /Y i 2 /Y i N /Y x 1 x*(x 1, i 1 )/y 11 x*(x 1, i 2 )/y 12 x*(x 1, i N )/y 1N x 2 x*(x 2, i 1 )/y 21 x*(x 2, i 2 )/y 22 x*(x 2, i N )/y 2N x M x*(x M, i 1 )/y M1 x*(x M, i 2 )/y M2 x*(x M, i N )/y MN L 2 24
13 Macchina di MOORE: State Transition Graph (STG)! STG: State Transition Graph (Diagramma degli Stati o Grafo delle transizioni) " Ad ogni nodo è associato uno stato: x i X... ed un valore della funzione d uscita: y i Y, y i =g(x i ) " Un arco orientato da uno stato x i ad uno stato x j, contrassegnato da un simbolo (di ingresso) i K, rappresenta una transizione che si verifica quando la macchina, essendo nello stato x i, riceve come ingresso i K i K x X x J X x y = g(x ) J = f(x,i K ) y J = g(x J ) L 2 25 Macchina di MEALY: State Transition Graph (STG)! STG: State Transition Graph (Diagramma degli Stati o Grafo delle transizioni) " Ad ogni nodo è associato uno stato: x i X... ed un valore della funzione d uscita: y i Y, y i =g(x i ) " Un arco orientato da uno stato x i ad uno stato x j, contrassegnato da un simbolo (di ingresso) i K, rappresenta una transizione che si verifica quando la macchina, essendo nello stato x i, riceve come ingresso i K y J = g(x,i K ) i K x X x * J = f(x,i K ) x J X L 2 26
14 La macchina sequenziale di Huffman - sincrona i o i 1 i M x 1 " x* 1 y o y 1 y N ngressi x K x* K Uscite Stato Stato prossimo L 2 27 Progetto con macchina di Moore Esempio: controllore di un semaforo auto NS sì / no SEMAFORO:! ncrocio tra 2 strade: nord-sud (NS) ed est-ovest (EO) controllate da un semaforo " per semplicità consideriamo solamente rosso e verde! l semaforo può commutare ogni 30 secondi " Macchina sincrona, clock con frequenza =? auto EO sì / no! E presente un sensore in grado di leggere, per ogni direttrice, se esiste almeno un auto in attesa, oppure un auto che si accinga ad attraversare (condizioni trattate allo stesso modo).! l semaforo deve cambiare colore, da rosso a verde, quando esiste un auto in attesa sulla sua direttrice.! Se ci sono auto in attesa sulle entrambe le direttrici il semaforo deve cambiare colore (al termine del tempo di commutazione) L 2 28
15 SEMAFORO: Stato, ngresso, Uscita STATO " Semaforo NS VERDE, semaforo EO ROSSO " Semaforo NS ROSSO, semaforo EO VERDE 1 bit di STATO (1 flip-flop) NGRESS " Auto NS presente / non presente! AutoNS=1/0 " Auto EO presente / non presente! AutoEO = 1/0 4 configurazioni di NGRESSO 2 bit USCTE: = STATO " LuceEO verde (LuceNS rossa) " LuceNS verde (LuceEO rossa) 2 configurazioni d uscita 1 bit auto NS sì / no auto EO sì / no L 2 29 STG State Transition Graph! Funzione stato prossimo: VerdeNS* = VerdeNS ~autoeo + VerdeEO autons VerdeEO* = VerdeEO ~autons + VerdeNS autoeo! Funzione uscita: Y = X AutoNS = 0 AutoEO = 1 AutoEO = 0 VerdeEO VerdeNS LuceVerde EO AutoNS = 1 LuceVerde NS L 2 30
16 STT State Transition Table! È una rappresentazione equivalente allo STG X ~autoeo ~autons ~autoeo autons autoeo ~autons autoeo autons Uscita VerdeNS VerdeNS VerdeNS VerdeEO VerdeEO Luce VerdeNS VerdeEO VerdeEO VerdeNS VerdeEO VerdeNS Luce VerdeEO Funzione stato prossimo: X* = f(x, ) Funzione uscita: Y = g(x) L 2 31 STT del semaforo: CODFCA binaria! Stato: " (VerdeNS/RossoEO, RossoNS/VerdeEO) (0, 1)! ngresso: " 2 Variabili: AutoNS, AutoEO 1 = presente, 0 = assente " 4 Configurazioni: (00, 01, 10, 11)! Uscita: " (Luce_VerdeNS, Luce_VerdeEO) (0, 1) X Uscita Y L 2 32
17 Sintesi della MSF del semaforo! Mediante la STT codificata in binario, posso esprimere X* e Y come somma di prodotti: " cerco i mintermini: X* = X X 0 + X X 0 11 = = X 0 + X 1 Y = X X Y L 2 33 MSF del semaforo: sintesi del circuito X* = X X 0 + X X 0 11 = = X 0 + X 1 i 0 i 1 2 reti combinatorie: X* = f (X,) Y = g (X ) Y Y = X rete combinatoria Y X X* D T Clock i 0 i 1 X X* T CLK = 30 sec L 2 34
18 Esercizi: sintesi di macchine sequenziali! Contatore modulo 4 di impulsi " Si sintetizzi una macchina a stati finiti (di Moore) che realizza un contatore modulo 4 così strutturato:! L ingresso è costituito da una linea di 1 bit che viene osservata ogni millisecondo.! L uscita è costituita da 4 linee, che rappresentano i 4 valori assumibili dal contatore: ciascuna uscita va a 1 solo quando il contatore contiene il valore da essa rappresentato.! l contatore incrementa il proprio valore in corrispondenza di ogni fronte di salita dell ingresso. " = { 0, 1 } " Y = { 1000 (0), 0100 (1), 0010 (2), 0001 (3) } " X = { 0, 1, 2, 3 } (è un contatore...) L 2 35 Esercizi: sintesi di macchine sequenziali! Tastiera a combinazione " Si sintetizzi una macchina a stati finiti che gestisce una tastiera a combinazione segreta. La macchina genera un segnale di apertura soltanto soltanto quando si premono in sequenza i tasti: 1,2,3. (suggerimento: si consideri una sola linea d ingresso per tutti i tasti diversi da 1,2,3) " Semplificazione: non considero il tempo... " = { nessun tasto, 1, 2, 3, altri tasti } " Y = { 0, 1 (apertura) } L 2 36
19 Esercizio: sintesi di macchine sequenziali! Riconoscitore sequenza " Progettare e sintetizzare una macchina che accetti in ingresso un carattere binario (0 o 1) e sia caratterizzata da tre uscite, di cui:! la prima si porta a 1 quando gli ultimi 3 bit della sequenza in ingresso siano stati: 110,! la seconda si porta a 1 quand essi abbiano assunto il valore: 011,! la terza si porta a 1 quand essi abbiano assunto il valore: 111. L 2 37 Macchina a Stati Finiti! Una Macchina a Stati Finiti (MSF) è definita dalla quintupla: < X,, Y, f( ), g( ) > X: insieme degli stati (in numero finito). : alfabeto di ingresso: l insieme dei simboli che si possono presentare in ingresso. Con n ingressi, avremo 2 n possibili configurazioni. Y: alfabeto di uscita: l insieme dei simboli che si possono generare in uscita. Con m uscite, avremo 2 m possibili configurazioni. f( ): funzione stato prossimo: X* = f( X, ) Definisce l evoluzione della macchina nel tempo, in modo deterministico g( ): funzione di uscita: Y= g( X ) (macchina di Moore) Y= g( X, ) (macchina di Mealy) " Per il buon funzionamento della macchina è previsto uno stato iniziale, al quale la macchina può essere portata mediante un comando di reset. L 2 38
20 Macchine sincrone Minimizzazione degli stati! Date 2 macchine sincrone: M 1 = <X 1, 1,Y 1,f 1,g 1 > M 2 = <X 2, 2,Y 2,f 2,g 2 >! M 1 e M 2 sono equivalenti sse:!x a " X 1, #x b " X 2 tale che: ponendo al tempo t=0: M 1 in x a e M 2 in x b ed applicando una qualsiasi sequenza di ingresso (t) a entrambe le macchine, $ Y 1 (t) = Y 2 (t),!t>0! Due stati sono equivalenti o indistinguibili x i ~ x j sse: " partendo da x i o da x j, per ogni sequenza d ingresso, le uscite sono uguali " Proprietà riflessiva, simmetrica, transitiva # partizione su X! Macchina M è minima sse: " x i,x j # X x i ~ x j se, cioè, non esistono stati equivalenti in M. " Si dimostra che la macchina minima M è unica L 2 39 Minimizzazione degli stati - Algoritmo di Paull-Unger! Algoritmo di Paull-Unger: " metodo operativo per l identificazione di stati equivalenti: " x i ~ x j se e solo se: MEALY: #i a $, f(x i,i a ) = f(x j,i a ); g(x i,i a ) = g(x j,i a ) MOORE: #i a $, f(x i,i a ) = f(x j,i a ); g(x i ) = g(x j ) " Definizione recursiva di equivalenza: si rimanda all equivalenza degli stati prossimi " Se: N= X # devo effettuare N 2 confronti (su tutti gli ingressi) " rifl. + simm. # mi bastano: N(N 1) / 2 confronti! Tabella delle implicazioni: " Tabella triangolare: N 1 righe, N 1 colonne " Ogni cella rappresenta una coppia di stati distinti: < x i, x j >, i! j " n ogni cella scrivo: ~ se: x i ~ x j (i due stati sono EUVALENT) X se: ( x i ~ x j ) (i due stati sono DSTNGUBL) (x A, x B ) se: x A ~ x B! x i ~ x j (distinguibilità/equivalenza VNCOLATA) L 2 40
21 Algoritmo di Paull-Unger Esempio: N= X =5 s2 X... sn 1 X ~ sn ~ (sa,sb) s1 s2 X... sn 1 Analisi ricorsiva della tabella delle implicazioni 1. Riempio la tabella 2. Analizzo recursivamente ogni caso di vincolo 3. Dopo un n. finito di passi, arrivo ad una delle seguenti 3 soluzioni: " tutte le coppie sono state dichiarate equivalenti o distinguibili " Circolarità di vincolo: xa~ xb! xi ~ xj!...! xa ~ xb # tutte le coppie incluse L 2 41 Algoritmo di Paull-Unger Esempio: FSM di Mealy a 5 stati STT originaria (5 stati) Step : Equivalenti: Condizionati: (C,E) (A,B) # (B,C) (A,D) # (A,E) (B,D) # (A,E) e (C,B) Step : Condizionati: (B,C)=X # (A,B)=X (A,E)=X, (B,C)=X # (B,D)=X $ ne basta uno distinguibile Risultato: Mmin = { A, B, (C,E), D } Step Step STT minima (4 stati) L 2 42
22 Esempio minimizzazione stati! Segnapunti Tennis " Si progetti una FSM che memorizzi il punteggio di un game di una partita di tennis. " 2 linee d ingresso: punto A, punto B " 2 linee d uscita: game A, game B (a livelli) " Determinare la macchina minima. L 2 43 Sintesi di macchine sequenziali asincrone " macchine in modo impulsivo " macchine in modo fondamentale L 2 44
23 Macchine sequenziali asincrone Esistono 2 categorie di FSM asincrone:! FSM asincrone in modo impulsivo " reagiscono ad impulsi in ingresso " Uscite: a livelli (FSM asincrone di Moore) a impulsi (FSM asincrone di Mealy) " Memoria: bistabili asincroni (Latch SC, FF Toggle) " Per la sintesi di queste FSM si può ancora utilizzare il formalismo delle FSM sincrone, con opportune modifiche.! FSM asincrone in modo fondamentale " Reagiscono ai livelli in ingresso " Uscite: a livelli " Memoria: retroazione sui circuiti (non necessariamente bistabili) " metodi di sintesi di queste FSM sono differenti e più complessi. L 2 45 FSM asincrone ad impulsi bistabili asincroni Bistabile SET-CLEAR asincrono:! Un impulso su SET porta lo stato a 1! Un impulso su CLEAR porta lo stato a 0 V(t) S C t L 2 46
24 Bistabile TOGGLE Bistabile TOGGLE! Realizzato mediante un flip-flop tipo D retroazionato! Ogni impulso in ingresso commuta lo stato del bistabile FF tipo T FF D-T Master: store 1 V(t) T Slave: out 1 # =0 t L 2 47 FSM asincrone modo impulsivo Procedura di sintesi FSM asincrone in modo impulsivo: 1. Definizione della macchina Uscite a stati # MOORE Uscite impulsive # MEALY 2. Costruzione STG, STT esattamente come nel caso di FSM sincrone 3. Codifica binaria STT NON codifico gli ingressi non sono valori stazionari, ma impulsi (eventi): i(t) 4. Scelta bistabile (SC, T) e sintesi della tabella delle eccitazioni Tabella delle eccitazioni: E SC/T = h( ingresso, stato ) (dipende dal tipo di bistabile adottato) 5. Sintesi circuitale (Rete Combinatoria): funzione delle eccitazioni, funzione uscita. L 2 48
25 Tabella delle eccitazioni! Tabella delle transizioni: definisce il valore di ingresso ai bistabili sincroni STT : x * ik = f ( x i,i k ), "x i # X, i k # FSM sincrone: transizione comandata dal clock. È sufficiente presentare lo stato prossimo agli ingressi dei bistabili. FSM asincrone: manca un comando esplicito di transizione. È necessario generare segnali agli ingressi dei bistabili, che li portino allo stato prossimo. # eccitazioni! Tabella delle eccitazioni: definisce il valore in ingresso ai bistabili asincroni (eccitazione) " Dipende dal tipo di bistabile:! TOGGLE: ET(Toggle) : t * ik = f x i,i k ( ), "x i # X, i k #! SET-CLEAR: ( ) = x i t * ik =1 sse x * ik = f x i,i k ( ) ;c ik = f C ( x i,i k ), "x i # X, i k # ( ) =1 (, x ik = 0) ( ) = 0 (, x ik =1) ET(SC) : s ik = f S x i,i k $ & s ik =1, c ik = 0 sse x * ik = f x i,i k % '& c ik =1, s ik = 0 sse x * ik = f x i,i k L 2 49 Esempio di sintesi FSM impulsiva Esempio: Progetto FSM asincrona, con ingressi impulsivi, uscite a livelli.! Macchina con 2 ingressi A,B ed un uscita Z a livelli. " Z è 1 quando gli ingressi si alternano " Z è 0 quando arrivano 2 ingressi uguali " Stato iniziale: AA " ingressi impulsivi, uscite a livelli # MOORE "... L 2 50
26 Esempio di sintesi FSM impulsiva Esempio: Progetto FSM asincrona, ingressi e uscite a impulsi! Macchina con 2 ingressi impulsivi A,B ed un uscita impulsiva Z. " Z produce un impulso a partire dal 2º impulso consecutivo su A " per ogni nuovo impulso sugli ingressi, Z ha un impulso... "... finché non si presentano due impulsi consecutivi su B " ingressi impulsivi, uscite a impulsi # MEALY... L 2 51 Esempio di sintesi FSM impulsiva Esempio: Contatore asincrono di impulsi, modulo 8! ngresso a impulsi;! Uscita (valore del contatore) a livelli; " Macchina di Moore... L 2 52
Circuiti sequenziali: macchine a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Circuiti sequenziali: macchine a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di Milano
DettagliFlip-flop, registri, la macchina a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Flip-flop, registri, la macchina a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di
DettagliCircuiti sincroni Circuiti sequenziali: i bistabili
Architettura degli Elaboratori e delle Reti Lezione 8 Circuiti sincroni Circuiti sequenziali: i bistabili Proff. A. Borghese, F. Pedersini ipartimento di Scienze dell Informazione Università degli Studi
DettagliCircuiti sequenziali e latch
Circuiti sequenziali e latch Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano A.A. 23-24 /27 Sommario Circuiti sequenziali Latch asincroni
DettagliFlip-flop, registri, la macchina a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Flip-flop, registri, la macchina a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di
DettagliCalcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 RETI LOGICHE: RETI SEUENZIALI Massimiliano Giacomin 1 LIMITI DELLE RETI COMBINATORIE e RETI SEUENZIALI Le reti combinatorie sono senza retroazione: il segnale di
DettagliReti sequenziali. Nord
Reti sequenziali Nord Ovest Est Semaforo a due stati verde/rosso Sud Vogliamo definire un circuito di controllo per produrre due segnali NS ed EO in modo che: Se NS è on allora il semaforo è verde nella
DettagliIntroduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone di Macchine Senza Processo di Ottimizzate a Livello Comportamentale Sintesi comportamentale e architettura generale Diagramma
DettagliLivello logico digitale
Livello logico digitale circuiti combinatori di base e circuiti sequenziali Half Adder - Semisommatore Ingresso 2 bit, uscita 2 bit A+ B= ------ C S C=AB S=AB + AB=A B A B In Out HA A B C S S HA A C S
DettagliAB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND.
1 Elementi di memoria: flip-flop e registri Porte logiche elementari CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Livello fisico
DettagliSintesi di Reti Sequenziali Sincrone
Sintesi di Reti Sequenziali Sincrone Maurizio Palesi Maurizio Palesi 1 Macchina Sequenziale Una macchina sequenziale è definita dalla quintupla (I,U,S,δ,λ ) dove: I è l insieme finito dei simboli d ingresso
DettagliI bistabili ed il register file
I bistabili ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/32 Sommario I problemi dei latch trasparenti sincroni
DettagliMacchine Sequenziali
Macchine Sequenziali Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.net Limiti delle reti combinatorie Ogni funzione di n variabili
DettagliMinimizzazione degli stati di reti sequenziali asincrone (RSA) / sincrone (RSS)
Minimizzazione degli stati di reti sequenziali asincrone (RSA) / sincrone (RSS) Problema: Data una tabella di flusso (TdF) contraddistinta da un numero arbitrario N di stati s 1, s 2,, s N, individuare
DettagliAutomi a stati finiti
1. Automi a stati finiti: introduzione Automi a stati finiti Supponiamo di avere un sistema che si può trovare in uno stato appartenente ad un insieme finito di stati possibili. Ex: Immaginiamo un incrocio
Dettagli1. Automi a stati finiti: introduzione
1. Automi a stati finiti: introduzione Supponiamo di avere un sistema che si può trovare in uno stato appartenente ad un insieme finito di stati possibili. Ex: Immaginiamo un incrocio tra due strade regolate
DettagliEsercitazioni di Reti Logiche. Lezione 5
Esercitazioni di Reti Logiche Lezione 5 Circuiti Sequenziali Zeynep KIZILTAN zeynep@cs.unibo.it Argomenti Circuiti sequenziali Flip-flop D, JK Analisi dei circuiti sequenziali Progettazione dei circuiti
DettagliCircuiti sequenziali
Circuiti sequenziali Docente teoria: prof. Federico Pedersini (https://homes.di.unimi.it/pedersini/ae-inf.html) Docente laboratorio: Matteo Re (https://homes.di.unimi.it/re/arch1-lab-2015-201.html) Sito
DettagliEsercizi Logica Digitale,Circuiti e Bus
Esercizi Logica Digitale,Circuiti e Bus Alessandro A. Nacci alessandro.nacci@polimi.it ACSO 214/214 1 2 Esercizio 1 Si consideri la funzione booleana di 3 variabili G(a,b, c) espressa dall equazione seguente:
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Elementi di memoria
Reti Logiche 1 Prof. B. Buttarazzi A.A. 2009/2010 Elementi di memoria Sommario Elementi di memoria LATCH FLIP-FLOP 25/06/2010 Corso di Reti Logiche 2009/10 2 Elementi di memoria I circuiti elettronici
DettagliIntroduzione - Modello. Introduzione - progetto e strumenti
intesi equenziale incrona intesi Comportamentale di reti equenziali incrone di Macchine enza Processo di Ottimizzate a Livello Comportamentale Introduzione intesi comportamentale e architettura generale
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliCapitolo 6. Reti asincrone. Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie
apitolo 6 Reti asincrone Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie Reti sequenziali asincrone (comportamento) Elaborazione asincrona - Ogni nuovo ingresso determina: una
DettagliAutoma a Stati Finiti (ASF)
Automa a Stati Finiti (ASF) E una prima astrazione di macchina dotata di memoria che esegue algoritmi Introduce il concetto fondamentale di STATO che informalmente può essere definito come una particolare
DettagliI Indice. Prefazione. Capitolo 1 Introduzione 1
I Indice Prefazione xi Capitolo 1 Introduzione 1 Capitolo 2 Algebra di Boole e di commutazione 7 2.1 Algebra di Boole.......................... 7 2.1.1 Proprietà dell algebra.................... 9 2.2
DettagliSintesi di Reti sequenziali Sincrone
Sintesi di Reti sequenziali Sincrone alcolatori ElettroniciIngegneria Telematica Sintesi di Reti Sequenziali Sincrone na macchina sequenziale è definita dalla quintupla δ, λ) dove: I è l insieme finito
DettagliModelli per le macchine digitali
Reti sequenziali Modelli per le macchine digitali Ingressi Uscite i(t 0 ) i(t n ) MACCHINA DIGITALE u(t 0 ) u(t n ) TEMPO In generale l uscita di una macchina in un certo istante temporale dipenderà dalla
DettagliI Bistabili. Maurizio Palesi. Maurizio Palesi 1
I Bistabili Maurizio Palesi Maurizio Palesi 1 Sistemi digitali Si possono distinguere due classi di sistemi digitali Sistemi combinatori Il valore delle uscite al generico istante t* dipende solo dal valore
DettagliReti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori
Reti Sequenziali Reti Sequenziali Corso di Architetture degli Elaboratori Caratteristiche 1 Caratteristiche delle reti sequenziali Reti combinatorie: il valore in uscita è funzione (con il ritardo indotto
DettagliCircuiti sequenziali
Circuiti sequenziali - I circuiti sequenziali sono caratterizzati dal fatto che, in un dato istante tn+1 le uscite dipendono dai livelli logici di ingresso nell'istante tn+1 ma anche dagli stati assunti
DettagliFondamenti di informatica II 1. Sintesi di reti logiche sequenziali
Titolo lezione Fondamenti di informatica II 1 Sintesi di reti logiche sequenziali Reti combinatorie e sequenziali Fondamenti di informatica II 2 Due sono le tipologie di reti logiche che studiamo Reti
DettagliEs. 07 Bistabile asincrono SC, Latch. Flip Flop sincrono D. Hold Time e Set Time, Flip flop sincrono J K, Flip flop
Es. 07 Bistabile asincrono SC, Latch sincrono SC, Latch sincrono tipo D, Flip Flop sincrono D. Hold Time e Set Time, Flip flop sincrono J K, Flip flop sincrono T, Flip Flop Flop sincrono D Master Slave,
DettagliSintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone Il problema dell assegnamento degli stati versione del 9/1/03 Sintesi: Assegnamento degli stati La riduzione del numero
DettagliEsercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA.
a Esercizio 1. Sintetizzare un circuito sequenziale sincrono in base alle specifiche temporali riportate nel seguito. Il circuito riceve in input solo il segnale di temporizzazione (CK) e produce tre uscite,
DettagliMacchine sequenziali. Automa a Stati Finiti (ASF)
Corso di Calcolatori Elettronici I Macchine sequenziali Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso
DettagliSintesi Sequenziale Sincrona. Mariagiovanna Sami Corso di reti Logiche 8 Anno
Sintesi Sequenziale Sincrona Mariagiovanna Sami Corso di reti Logiche 8 Anno 2007-2007- Introduzione Le uscite di un circuito sequenziale in un dato istante di tempo t dipendono: Dalla condizione iniziale
DettagliUniversità degli Studi di Cassino
di assino orso di alcolatori Elettronici I Elementi di memoria e registri Anno Accademico 27/28 Francesco Tortorella Elementi di memoria Nella realizzazione di un sistema digitale è necessario utilizzare
DettagliCenni alle reti logiche. Luigi Palopoli
Cenni alle reti logiche Luigi Palopoli Reti con reazione e memoria Le funzioni logiche e le relative reti di implementazione visto fino ad ora sono note come reti combinatorie Le reti combinatorie non
DettagliFlip-flop Macchine sequenziali
Flip-flop Macchine sequenziali Introduzione I circuiti digitali possono essere così classificati Circuiti combinatori Il valore delle uscite ad un determinato istante dipende unicamente dal valore degli
DettagliCapitolo 3. Modelli. Macchine combinatorie Macchine sequenziali asincrone sincrone
Capitolo 3 Modelli Macchine combinatorie Macchine sequenziali asincrone sincrone Il modello del blocco o scatola nera i I: alfabeto di ingresso u U: alfabeto di uscita ingresso dei dati i F u uscita dei
DettagliCalcolatori Elettronici
Esercitazione 2 I Flip Flop 1. ual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano
DettagliCalcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone
Calcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone Ing. Gestionale e delle Telecomunicazioni A.A. 2007/08 Gabriele Cecchetti Reti Sequenziali Asincrone Sommario: Definizione Condizioni di pilotaggio
DettagliLOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita
LOGICA SEQUENZIALE Logica combinatoria Un blocco di logica puramente combinatoria è un blocco con N variabili di ingresso e M variabili di uscita che sono funzione (booleana) degli ingressi in un certo
DettagliGli elementi di memoria: i bistabili I registri. Mariagiovanna Sami Corso di reti Logiche 8 Anno
Gli elementi di memoria: i bistabili I registri Mariagiovanna Sami Corso di reti Logiche 8 Anno 2007-08 08 Circuiti sequenziali Nei circuiti sequenziali il valore delle uscite in un dato istante dipende
DettagliFlip flop: tempificazione latch ed edge-triggered
Corso di Calcolatori Elettronici I A.A. 2010-2011 Flip flop: tempificazione latch ed edge-triggered Lezione 23-26 Università degli Studi di Napoli Federico II Facoltà di Ingegneria I flip flop - 1 Generalità
DettagliUniversità degli Studi di Cassino e del Lazio Meridionale Corso di Calcolatori Elettronici Elementi di memoria e Registri
di assino e del Lazio Meridionale orso di alcolatori Elettronici Elementi di memoria e Registri Anno Accademico Francesco Tortorella Elementi di memoria Nella realizzazione di un sistema digitale è necessario
DettagliCorso di Calcolatori Elettronici I Elementi di memoria ing. Alessandro Cilardo
orso di alcolatori Elettronici I Elementi di memoria ing. Alessandro ilardo orso di Laurea in Ingegneria Biomedica Reti logiche con memoria In molte situazioni è necessario progettare reti logiche sequenziali,
DettagliCalcolatori Elettronici Prof. Ing. Fabio Roli
Calcolatori Elettronici Prof. Ing. Fabio Roli Corso di Laurea in Ingegneria Elettronica Capitolo 2 Reti Logiche Fonti principali: Appunti del Docente; Stallings, W., "Architettura e organizzazione dei
DettagliI CONTATORI. Definizioni
I CONTATORI Definizioni. I contatori sono dispositivi costituiti da uno o più flip-flop collegati fra loro in modo da effettuare il conteggio di impulsi applicati in ingresso. In pratica, i flip-flop,
DettagliProgetto di Contatori sincroni. Mariagiovanna Sami Corso di reti Logiche 8 Anno
Progetto di Contatori sincroni Mariagiovanna Sami Corso di reti Logiche 8 Anno 08 Introduzione Per le reti sequenziali esistono metodologie di progettazione generali, che partendo da una specifica a parole
DettagliMacchine a Stati finiti
Macchine a Stati finiti Prof. Alberto Borghese Dipartimento di Scienze dell nformazione borghese@di.unimi.it Università degli Studi di Milano Riferimento al Patterson: Sezione B.0 /3 Sommario Macchine
DettagliCampionamento e memoria. Sommario. Sommario. M. Favalli
Sommario Campionamento e memoria M. Favalli Engineering epartment in Ferrara 2 Latch di tipo 3 Sommario (ENIF) Analisiesintesideicircuitidigitali / 29 (ENIF) Analisiesintesideicircuitidigitali 2 / 29 2
DettagliReti Logiche T. Esercizi reti sequenziali sincrone
Reti Logiche T Esercizi reti sequenziali sincrone ESERCIZIO N. Si esegua la sintesi di una rete sequenziale sincrona caratterizzata da un unico segnale di ingresso (X) e da un unico segnale di uscita (Z),
DettagliCalcolatori Elettronici
Calcolatori Elettronici RETI SEQUENZIALI : ESERCIZI Massimiliano Giacomin 1 Implementazione di contatori Un contatore è un dispositivo sequenziale che aggiorna periodicamente il suo stato secondo una regola
DettagliAUTOMA A STATI FINITI
Gli Automi Un Automa è un dispositivo, o un suo modello in forma di macchina sequenziale, creato per eseguire un particolare compito, che può trovarsi in diverse configurazioni più o meno complesse caratterizzate
DettagliEsercitazioni di Reti Logiche
Esercitazioni di Reti Logiche Sintesi di Reti Sequenziali Zeynep KIZILTAN Dipartimento di Scienze dell Informazione Universita degli Studi di Bologna Anno Academico 2007/2008 Sintesi dei circuiti sequenziali
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Reti Sequenziali
Reti Logiche Prof. B. Buttarazzi A.A. 29/2 Reti Sequenziali Sommario Analisi di Reti Sequenziali Sintesi di Reti Sequenziali Esercizi 3/6/2 Corso di Reti Logiche 29/ 2 Analisi di Reti Sequenziali Passare
DettagliFONDAMENTI DI INFORMATICA Lezione n. 7. Esercizi di progetto di circuiti sequenziali
FONDAMENTI DI INFORMATICA Lezione n. 7 Esercizi di progetto di circuiti sequenziali 1 / 17 RIEPILOGO TEORICO CIRCUITI SEQUENZIALI: le uscite dipendono non solo dagli ingressi, ma anche dallo stato interno
DettagliCircuiti sequenziali. Circuiti sequenziali e applicazioni
Circuiti sequenziali Circuiti sequenziali e applicazioni Circuiti sequenziali Prima di poter parlare delle memorie è utile dare un accenno ai circuiti sequenziali. Per circuiti sequenziali intendiamo tutti
DettagliCalcolatori Elettronici Prof. Ing. Gian Luca Marcialis. Algebra booleana. Operatori logici di base P AND Q = P Q
Calcolatori Elettronici Prof. Ing. Gian Luca Marcialis Corso di Laurea in Ingegneria Elettronica Capitolo 2 Reti Logiche Fonti principali: Appunti del Docente; Stallings, W., "Architettura e organizzazione
DettagliCalcolatori Elettronici Parte III
Calcolatori Elettronici Parte III Macchine Sequenziali: definizioni fondamentali Macchine Asincrone e Sincrone Esempi: lip lop Esempi: lip lop Macchina a stati ridotti Progettazione Macchine sincrone Registri
DettagliLATCH E FLIP-FLOP PREMESSA
LATCH E FLIP-FLOP PREMESSA I latch e i flip flop sono circuiti digitali sequenziali che hanno il compito di memorizzare un bit. Un circuito digitale si dice sequenziale se l'uscita dipende dagli ingressi
DettagliEsercizi sulle Reti Sequenziali Sincronizzate
Esercizi sulle Reti Sequenziali Sincronizzate Corso di Laurea di Ing. Gestionale e di Ing. delle Telecomunicazioni A.A. 27-28 1. Disegnare il grafo di stato di una RSS di Moore avente tre ingressi A, B,
DettagliMacchine sincrone. In teoria. Solo un modello teorico NON ESISTE NELLA PRATICA
Macchine sincrone In teoria Sono macchine non asincrone (non per ogni variazione dell input si finisce in uno stato stabile) Variazioni dello stato e dell ingresso dovrebbero verificarsi in perfetto sincronismo
DettagliCompito A. Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati
Compito A Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati stato/input x=0 x=1 A B/0 A/0 B C/0 A/0 C B/0 D/1 D B/0 E/0 E B/0 D/1 Esercizio 2. (17 punti) Realizzare
DettagliPSPICE Circuiti sequenziali principali
PSPICE Circuiti sequenziali principali Davide Piccolo Riccardo de Asmundis Elaboratori 1 Circuiti Sequenziali Tutti i circuiti visti fino ad ora erano circuiti combinatori, ossia circuiti in cui lo stato
DettagliIndice. Prefazione. sommario.pdf 1 05/12/
Prefazione xi 1 Introduzione 1 1.1 Evoluzione della progettazione dei sistemi digitali 1 1.2 Flusso di progettazione dei sistemi digitali 2 1.3 Obiettivi del libro 6 1.4 Struttura ragionata del libro 7
DettagliFlip-flop e loro applicazioni
Flip-flop e loro applicazioni Reti sequenziali elementari (6) L'elemento bistabile Latch o flip-flop trasparenti Temporizzazione dei flip-flop trasparenti Architettura master-slave Flip-flop non trasparenti
DettagliMacchine sequenziali
Corso di Calcolatori Elettronici I A.A. 2010-2011 Macchine sequenziali Lezione 14 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Automa a Stati Finiti (ASF) E una prima astrazione di
DettagliLATCH E FLIP-FLOP PREMESSA
LATCH E FLIP-FLOP PREMESSA I latch e i flip flop sono circuiti digitali sequenziali che hanno il compito di memorizzare un bit. Un circuito digitale si dice sequenziale se l'uscita dipende dagli ingressi
DettagliCalcolatori Elettronici Reti Sequenziali Asincrone
Calcolatori Elettronici eti equenziali Asincrone Ing. dell Automazione A.A. 2/2 Gabriele Cecchetti eti equenziali Asincrone ommario: Circuito sequenziale e bistabile Definizione di rete sequenziale asincrona
DettagliEsercizio 4.3. Esercizio 4.4
4 Esercizio 4.3 La rete di Figura 4.1 del testo è un latch realizzato con porte NOR. Sostituendo le porte NOR con porte NAND si ottiene la rete di Figura 4.1. Figura 4.1 Rete dell Esercizio 4.3. Nella
DettagliRIDUZIONE DEL NUMERO DI STATI DI UN AUTOMA
RIDUZIONE DEL NUMERO DI STATI DI UN AUTOMA Il numero degli stati di un automa può risultare elevato, perché l insieme stesso degli stati può essere ridondante, in quanto vi possono essere più stati che
DettagliCircuiti sequenziali e elementi di memoria
Il Livello Logicoigitale I circuiti sequenziali Corso ACSO prof. Cristina SILVANO Politecnico di Milano Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock
DettagliReti sequenziali. Esempio di rete sequenziale: distributore automatico.
Reti sequenziali 1 Reti sequenziali Nelle RETI COMBINATORIE il valore logico delle variabili di uscita, in un dato istante, è funzione solo dei valori delle variabili di ingresso in quello stesso istante.
Dettagli21/10/14. Contatori. Registri: contatori. Sintesi del contatore modulo 8 (1) Sintesi del contatore modulo 8 (2) J 0 = K 0 = 1 J 1 = K 1 = y 0
//4 Contatori Un contatore è un registro usato per contare il numero di occorrenze di un determinato evento, sempre modulo un certo numero naturale. se formato da n FF, potrà contare fino a modulo n Tipicamente,
DettagliElettronica Sistemi Digitali 09. Flip-Flop
Elettronica Sistemi igitali 09. Flip-Flop Roberto Roncella Flip-flop e loro applicazioni Reti sequenziali elementari (6) L'elemento bistabile Latch o flip-flop trasparenti Temporizzazione dei flip-flop
DettagliModuli combinatori Barbara Masucci
Architettura degli Elaboratori Moduli combinatori Barbara Masucci Punto della situazione Ø Abbiamo studiato le reti logiche e la loro minimizzazione Ø Obiettivo di oggi: studio dei moduli combinatori di
DettagliCapitolo 3. Modelli. 3.1 La macchina a stati finiti 3.2 La macchina combinatoria 3.3 La macchina asincrona 3.4 La macchina sincrona
Capitolo 3 Modelli 3.1 La macchina a stati finiti 3.2 La macchina combinatoria 3.3 La macchina asincrona 3.4 La macchina sincrona Il modello del blocco o scatola nera Alfabeto d ingresso Alfabeto d uscita
DettagliElettronica dei Sistemi Digitali Registri di memoria CMOS e reti sequenziali
Elettronica dei Sistemi igitali Registri di memoria CMOS e reti sequenziali Valentino Liberali ipartimento di Tecnologie dell Informazione Università di Milano, 263 Crema e-mail: liberali@dti.unimi.it
DettagliLaboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
DettagliDESCRIZIONE DEL FUNZIONAMENTO
I FLIP FLOP 1.1. Flip Flop Set Reset In figura è rappresentato un f/f set reset con porte NAND. Si tratta del blocco fondamentale alla base di tutti i tipi di F/F. Tabella di verità del Flip Flop Set Reset
DettagliCOMPITO A Esercizio 1 (13 punti) Dato il seguente automa:
COMPITO A Esercizio 1 (13 punti) Dato il seguente automa: 1/0 q8 1/0 q3 q1 1/0 q4 1/0 q7 1/1 q2 1/1 q6 1/1 1/1 q5 - minimizzare l automa usando la tabella triangolare - disegnare l automa minimo - progettare
DettagliArchitetture Digitali
Corso di Lezione 3 Sintesi RTL Federico Pedersini Laboratorio di (DALab) Dipartimento di Scienze dell Informazione Università degli Studi di Milano Riferimenti bibliografici: [1] F. Fummi, M. Sami, C.
Dettagli(competenze digitali) CIRCUITI SEQUENZIALI
LICEO Scientifico LICEO Scientifico Tecnologico LICEO delle Scienze Umane ITIS (Meccanica, Meccatronica e Energia- Elettronica ed Elettrotecnica Informatica e Telecomunicazioni) ITIS Serale (Meccanica,
DettagliESAME DI ARCHITETTURA I COMPITO A
ESAME DI ARCHITETTURA I COMPITO A Esercizio (6 punti) Si consideri l automa di Mealy specificato dalla seguente tabella: S S/ S S S2/ S3/ S2 S2/ S3/ S3 S/ S/ S4 S/ S S5 S2/ S3/ ) Disegnare l automa. 2)
DettagliContatore avanti-indietro Modulo 4
Contatore avanti-indietro Modulo 4 Un contatore avanti-indietro modulo 4 è un dispositivo a due uscite, che genera su queste la sequenza dei numeri binari da 0 a 4 cioè: 00->01->10->11 Il sistema dispone
DettagliIntroduzione I contatori sono dispositivi fondamentali nell elettronica digitale e sono utilizzati per:
INTRODUZIONE AI CONTATORI Introduzione I contatori sono dispositivi fondamentali nell elettronica digitale e sono utilizzati per: o Conteggio di eventi o Divisione di frequenza o Temporizzazioni Principi
DettagliModuli logici. Interfacciamento di dispositivi logici. Parametri statici e dinamici. Circuiti logici combinatori Circuiti logici sequenziali
Moduli logici Moduli logici Interfacciamento di dispositivi logici Parametri statici e dinamici Circuiti logici combinatori Circuiti logici sequenziali Esempi e misure su circuiti digitali Esempi ed esercizi
DettagliReti Logiche T. Esercizi reti sequenziali asincrone
Reti Logiche T Esercizi reti sequenziali asincrone ESERCIZIO N. 1 Una rete sequenziale asincrona è caratterizzata da due segnali d ingresso A e C e da un segnale di uscita Z. I segnali d ingresso non possono
DettagliReti combinatorie. Reti combinatorie (segue)
Reti combinatorie Sommatore Sottrattore Reti sequenziali Generatore di sequenze Riconoscitore di sequenze Reti combinatorie PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà
DettagliElettronica Digitale. 1. Sistema binario 2. Rappresentazione di numeri 3. Algebra Booleana 4. Assiomi A. Booleana 5. Porte Logiche OR AND NOT
Elettronica Digitale. Sistema binario 2. Rappresentazione di numeri 3. Algebra Booleana 4. Assiomi A. Booleana 5. Porte Logiche OR AND NOT Paragrafi del Millman Cap. 6 6.- 6.4 M. De Vincenzi AA 9- Sistema
DettagliCalcolatori Elettronici T. Complementi ed Esercizi di Reti Logiche
Calcolatori Elettronici T Complementi ed Esercizi di Reti Logiche Introduzione Reti Logiche: sintesi mediante approccio formale Specifiche del Problema Grafo degli Stati Tabella di Flusso Tabella delle
DettagliESPERIMENTAZIONI DI FISICA 3. Traccia delle lezioni di Elettronica digitale M. De Vincenzi A.A:
ESPERIMENTZIONI DI FISIC 3 Traccia delle lezioni di Elettronica digitale M. De Vincenzi.: 22-23 Contenuto. Sistemi elettrici a 2 livelli 2. lgebra di oole Definizione Sistemi funzionali completi Leggi
DettagliAutomi a stati finiti
Automi a stati finiti Una classe importante di sistemi dinamici è quella costituita dagli automi ed in particolare dagli automi a stati finiti. Tali sistemi si rilevano adatti a descrivere un gran numero
DettagliEsercizio 4.3. Esercizio 4.4
4 Esercizio 4.3 La rete di Figura 4.1 del testo è un latch realizzato con porte NOR. Sostituendo le porte NOR con porte NAND si ottiene la rete di Figura 4.1. Figura 4.1 Rete dell Esercizio 4.3. Nella
DettagliLaboratorio di Architettura degli Elaboratori
Laboratorio di Architettura degli Elaboratori Graziano Pravadelli, Davide Quaglia Dipartimento di Informatica Università di Verona Modellazione e minimizzazione di Circuiti Sequenziali In questa lezione
Dettagli2 storage mechanisms positive feedback charge-based
Sequential Logic Inputs Current State COMBINATIONAL LOGIC Registers Outputs Next state CLK 2 storage mechanisms positive feedback charge-based Positive Feedback: Bi-Stability V i V o = V i 2 V o2 V o2
DettagliCircuiti sequenziali. Gli elementi di memoria: i bistabili I registri. Circuiti sequenziali e bistabili. Bistabili: : classificazione
ircuiti sequenziali Gli elementi di memoria: i bistabili I registri Nei circuiti sequenziali il valore delle uscite in un determinato istante dipende sia dal valore degli ingressi in quello stesso istante
DettagliI circuiti digitali: dalle funzioni logiche ai circuiti (le SOP)
I circuiti digitali: dalle funzioni logiche ai circuiti (le SOP) Prof. Alberto Borghese Dipartimento di Informatica borghese@di.unimi.it Università degli Studi di Milano Riferimento al testo: Sezione C.3;
Dettagli