Sistemi Operativi II. Programmazione Concorrente: Concetti di Base

Transcript

1 Sistemi Operativi II Programmazione Concorrente: Concetti di Base

2 Programmi e Processi Programma: descrizione statica, ovvero che non cambia nel tempo, di un processo Processo: concetto dinamico, ovvero che evolve nel tempo un processo scaturisce con l esecuzione di un programma da parte di un esecutore ad un medesimo programma possono corrispondere molteplici processi Un processo per poter avanzare necessita di risorse, prima tra tutte, l esecutore

3 Risorse Servono per l avanzamento dei processi L esecutore è una di queste risorse, ma ne esistono di molti altri tipi Consideriamo, per concretezza, esempi di risorse hardware, ma ragionamenti analoghi si possono fare anche con altri tipi di risorse, ad esempio risorse software

4 Prerilasciabilità delle Risorse Prerilasciabili si possono sottrarre al processo che le sta usando senza causare il fallimento dell esecuzione in atto risorsa non seriale: molteplicità della risorsa > 1 es. memoria virtuale, processore virtuale Non Prerilasciabili se sottratte al processo che le sta usando, l esecuzione fallisce risorse seriali; molteplicità = 1 es. stampante, masterizzatore Molteplicità di una risorsa: numero massimo di processi che la possono usare concorrentemente

5 Risorse di Molteplicità Finita Per le risorse di molteplicità finita, affinché l utilizzo risulti costruttivo, è necessario che gli accessi alla risorsa siano controllati Si prevede Un gestore della Risorsa Un protocollo di accesso alla Risorsa richiesta ed ottenimento della risorsa utilizzo della risorsa rilascio della risorsa

6 Programmazione Sequenziale La programmazione è di solito insegnata con riferimento ad un esecutore sequenziale Un esecutore sequenziale svolge una sola azione alla volta sulla base di un programma sequenziale L esecuzione di un programma sequenziale origina un processo sequenziale che conferisce un ordinamento totale alle azioni eseguite La programmazione di un esecutore concorrente, ovvero in grado di eseguire più istruzioni contemporaneamente, sebbene più difficile di quella tradizionale, ha forti motivazioni didattiche e pratiche

7 Programmazione Concorrente: Motivazioni Migliorare la comprensione di un SO che regola diverse attività parallele Sfruttare le prestazioni ottenibili da architetture multi-processor un programma sequenziale non giova di una architettura parallela Migliorare la reattività delle applicazioni all input dell utente durante lunghe operazioni di I/O o di elaborazione La maggiore naturalezza con la quale si possono scrivere alcune tipologie di applicazioni (server, robotica, giochi, simulazioni di attività concorrenti)

8 Utilizzo dei Processori: Applicazione mono-thread

9 Utilizzo dei Processori: Applicazione multi-thread

10 Istruzione ed Area Memoria Per ragionare a vari livelli di granularità, consideriamo astrattamente i due concetti di istruzione ed area di memoria Istruzione; alcune possibili esemplificazioni: istruzione macchina istruzione firmware uno statement java un metodo di una classe java un intero programma una stored-procedure di un DBMS la scrittura di un blocco del gestore della concorrenza di un DBMS Area di Memoria; alcune possibili esemplificazioni: un bit, un byte, una parola macchina un campo di una struttura dati, una struttura dati intera un attributo, una tupla, una tabella, un intero db un blocco di un dispositivo di memoria secondaria

11 Processi Paralleli o Concorrenti Un processo sequenziale definisce un ordinamento totale sulle istruzioni Un processo parallelo definisce un ordinamento parziale sulle istruzioni su alcune istruzioni l esecutore è libero di scegliere quali iniziare prima e/o di eseguirle contemporaneamente Esempio: consideriamo un banale programma per calcolare e stampare le prime quattro potenze di un valore X. Si supponga di disporre di tre sole tipologie di istruzione: leggi <variabile> scrivi <variabile> <variabile> <variabile> * <variabile>

12 Diagramma delle Precedenze Algoritmo sequenziale begin 1. leggi X; 2. scrivi X; 3. X2 X * X; 4. scrivi X2; 5. X3 X2 * X; 6. scrivi X3; 7. X4 X2 * X2; 8. scrivi X4; end scrivi X leggi X X 2 X*X scrivi X 2 X 3 X 2 *X scrivi X 3 scrivi X 4 Algoritmo parallelo X 4 X 2 *X 2

13 Esercizi Esercizio: costruire un diagramma delle precedenze che esprima il massimo grado di parallelismo nel calcolo delle seguenti espressioni sullo stile dell esempio appena visto: a) (A+B)*(C+D) b) A*X^4+B*X^3+C*X^2+D*X+E c) ( -B-SQRT(B^2-4*A*C) )/(2*A)

14 Esecuzioni Sequenziale e Parallele Sia i una generica istruzione, in generale può essere divisibile in istruzioni più elementari Siano I i e F i gli eventi di inizio e fine esecuzione Date due istruzioni a e b consideriamo i 6 possibili ordinamenti in cui occorrono i quattro eventi I a,f a, I b, F b I a I b F a F b I a F a I b F b I b F b I a F a esecuzioni sequenziali I a I b F b F a I b I a F a F b I b I a F b F a esecuzioni parallele

15 Sequenze di Esecuzione Ammissibili Una sequenza di esecuzione ammissibile è una sequenza di questi eventi che rispetta i vincoli espressi dal diagramma delle precedenze Ad un certo diagramma delle precedenze corrispondono molteplici sequenze di esecuzione ammissibili Ad es., con riferimento al precedente diagramma: Ii 1 Fi 1 Ii 2 Ii 3 Fi 2 Fi 3 Ii 4 Ii 7 Ii 5 Fi 5 Fi 7 Fi 4 Ii 6 Fi 6 Ii 8 Fi 8

16 Sequenze di Interleaving Un caso speciale ma rilevante di sequenza di esecuzione ammissibile; consideriamo: un solo esecutore fisico istruzioni indivisibili due processi sequenziali A e B con istruzioni a 1 a 2 a 3 a 4 b 1 b 2 b 3 b 4 Diciamo sequenza di interleaving la sequenza scelta dall esecutore, ad esempio: a 1 b 1 b 2 a 2 b 3 a 3 a 4 b 4 Analogamente per tre o più processi

17 Processori Virtuali Nei sistemi operativi moderni, molteplici esecutori virtuali possono essere implementati con uno o più processori fisici attraverso tecniche di contextswitching In base al numero di processori fisici disponibili ed al numero di processi esistenti, risultano possibili varie situazioni per far avanzare concorrentemente i processi interleaving overlapping una combinazione di queste due

18 Overlapping ed Interleaving L esecutore può eseguire più istruzioni concorrentemente mediante overlapping P a P b CPU 0 CPU 1 t t interleaving CPU 0 CPU 0 P 0 0 a P b CPU 0 CPU 0 t t combinazione P a P b CPU 0 CPU 1 CPU 1 CPU 0 t t

19 Fork & Join Per esprimere attività concorrenti si possono usare diversi costrutti. Nella forma più semplice, bastano: process_id = fork <programma_id> crea un processo figlio di quello attuale mediante l attivazione del programma specificato. Restituisce l identificatore del processo figlio appena creato. Padre e figlio continuano indipendentemente il loro avanzamento. join process_id il processo corrente rimane bloccato sino a quando non termina il processo specificato In genere ciascun processo è dotato di proprie aree di memoria dati (record di attivazione) mentre il codice può essere condiviso. In questo caso si parla di programmi o procedure rientranti

20 Traduzione di un Diagramma delle Precedenze con fork & join P 1 P 3 P 2 P 4 concurrent Procedure P 1 begin <corpo di P 1 >; end concurrent Procedure P 2 begin <corpo di P 2 >; end begin P 1 ; fork P 2 ; fork P 3 ; join P 2 ; join P 3 ; P 4 ; end

21 Esercizi Esercizio: tradurre con fork e join il diagramma delle precedenze per il calcolo e la stampa delle prime quattro potenze di un dato numero. Esercizio: disegnare il diagramma delle precedenze per il calcolo e la stampa progressiva delle prime N potenze di un dato numero; tradurre con fork e join il diagramma delle precedenze trovato. Ragionare sulla presenza del ciclo di iterazione, come esprimerlo ed interpretarlo in un diagramma delle precedenze. Esercizio: disegnare il diagramma delle precedenze per il calcolo del prodotto di due matrici interi; tradurre con fork e join il diagramma delle precedenze trovato.

22 Esercizi Esercizio: tradurre con fork e join i diagrammi delle precedenze mostrati accanto. P 1 P 2 P 3 P 1 P 4 P 5 P 3 P 2 P 6 P 4

23 Fork & Join: Espressività Queste due primitive sono sufficienti a tradurre un qualsiasi diagramma delle precedenze Vantaggi: flessibilità espressività Svantaggi: basso livello di astrazione non impongono alcuna particolare struttura al programma concorrente

24 Altri Costrutti per Esprimere Programmi Concorrenti cobegin P 1 P 2 P n coend Esegue n istruzioni concorrentemente Non sono sufficientemente espressive da esprimere qualsiasi diagramma delle precedenze Risulteranno comode per esprimerne alcuni P 1 P 2 P n

25 Quando Eseguire Concorrentemente? Dato un programma sequenziale, non è difficile costruire un equivalente diagramma delle precedenze Tuttavia è opportuno stabilire un criterio generale per capire se due istruzioni possono essere eseguite concorrentemente o meno: per ottenere diagrammi delle precedenze che esprimono il massimo grado di parallelismo possibile per automatizzare il calcolo dei vincoli che esprimono Quando è lecito eseguire concorrentemente due istruzioni i a e i b?

26 Dominio e Rango Indichiamo con A, B, X, Y, un area di memoria Una istruzione i dipende da una o più aree di memoria che denotiamo domain(i), ovvero dominio di i altera il contenuto di una o più aree di memoria che denotiamo range(i) di i, ovvero rango di i Ad es. per la procedura P procedure P begin X A + X; Y A * B; end domain(p) = {A, B, X} range(p) = {X, Y}

27 Condizioni di Bernstein Quando è lecito eseguire concorrentemente due istruzioni i a e i b? se valgono le seguenti condizioni, dette Condizioni di Bernstein: 1. range(i a ) range(i b ) = Ø 2. range(i a ) domain(i b ) = Ø 3. domain(i a ) range(i b ) = Ø

28 Condizioni di Bernstein (2) Si osservi che non si impone alcuna condizione su domain(i a ) domain(i b ) Sono banalmente estendibili al caso di tre o più istruzioni Esempi di violazione per le due istruzioni: X Y + 1; X Y 1; (violano la 1.) X Y + 1; Y X - 1 ; (violano la 2. e la 3.) scrivi X; X X + Y; (violano la 3.)

29 Effetti delle Violazioni Quando un insieme di istruzioni soddisfa le condizioni di Bernstein, il loro esito complessivo sarà sempre lo stesso indipendentemente dall ordine e dalle velocità relative con cui vengono eseguite in altre parole, indipendentemente dalla particolare sequenza di esecuzione seguita dai processori ovvero, sarà sempre equivalente ad una loro esecuzione seriale Al contrario, in caso di violazione, gli errori dipendono dall ordine e dalle velocità relative generando il fenomeno dell interferenza

30 Esempio di Interferenza (1) La disponibilità di un volo di una compagnia aerea è memorizzata in POSTI=1. Due signori nel medesimo istante ma da due postazioni distinte, chiedono rispettivamente di prenotare l ultimo posto e di disdire la prenotazione già effettuata Le due richieste vengono tradotte in queste sequenze di istruzioni elementari indivisibili: procedure Prenota begin R a POSTI - 1; POSTI R a ; end procedure Disdici begin R b POSTI + 1; POSTI R b ; end

31 Esempio di Interferenza (2) L esecuzione concorrente da luogo ad una qualsiasi delle possibili sequenze di interleaving. Consideriamo un campione di tre sequenze: R a POSTI - 1; R b POSTI + 1; POSTI R b ; POSTI R a ; (POSTI=0) R a POSTI - 1; POSTI R a ; R b POSTI + 1; POSTI R b ; (POSTI=1) R b POSTI + 1; R a POSTI - 1; POSTI R a ; POSTI R b ; (POSTI=2) esecuzione sequenziale

32 Interferenza Si ha interferenza in presenza di due o più flussi di esecuzione almeno un flusso di esecuzione eseguente scritture Perché un flusso esegue un cambio di stato dell area di memoria in maniera non atomica gli stati transienti che intercorrono tra quello iniziale a quello finale sono visibili a flussi di esecuzione diversi da quello che li sta producendo

33 Origine dei Fenomeni di Interferenza stato consistente iniziale flusso di esecuzione stato transiente stato transiente stato transiente stato consistente finale flusso di esecuzione scrittore

34 Errori Dipendenti dal Tempo L interferenza causa errori particolarmente temibili perché dipendenti dalla sequenza di interleaving effettivamente eseguita Questi errori sono particolarmente temibili perché ciascuna sequenza di esecuzione può produrre effetti diversi la scelta della particolare sequenza adottata è (dal punto di vista del programmatore) casuale

35 Caratteristiche degli Errori Dipendenti dal Tempo irriproducibili: possono verificarsi con alcune sequenze e non con altre indeterminati: esito ed effetti dipendono dalla sequenza latenti: possono presentarsi solo con sequenze rare difficili da verificare, e testare: perché le tecniche di verifica e testing si basano sulla riproducibilità del comportamento

36 Il Programmatore e gli Errori Dipendenti dal Tempo Il programmatore non può fare alcuna assunzione: sulla particolare sequenza di interleaving eseguita, ovvero sulle velocità relative dei vari processori virtuali su un qualsiasi altro tipo di sincronismo legato alla specifica implementazione dei processori virtuali Un programma che implicitamente od esplicitamente basa la propria correttezza su ipotesi circa la velocità relativa dei vari processori, è scorretto Esiste una sola assunzione che possono fare i programmatori sulla velocità dei processori virtuali

37 Assunzione di Progresso Finito Tutti i processori virtuali hanno una velocità finita non nulla Questa assunzione è l unica che si può fare sui processori virtuali e sulle loro velocità relative

38 Starvation & Deadlock Esistono due diverse situazioni che possono invalidare l assunzione di progresso finito starvation: quando un processo rimane in attesa di un evento che pure si verifica infinite volte un sistema di processi che garantisce contro questa evenienza si dice che gode della proprietà di fainess deadlock (o stallo): quando due o più processi rimangono in attesa di eventi che non potranno mai verificarsi a causa di condizioni cicliche nel possesso e nella richiesta di risorse esempio classico: un processo P a possiede una risorsa R 1 e richiede una risorsa R 2 già posseduta da un altro processo P b ; quest ultimo a sua volta richiede l uso di R 1

39 Interazione tra Processi Concorrenti Due processi possono essere: disgiunti interagenti competizione: due o più processi chiedono l uso di una risorsa comune riusabile e di molteplicità finita cooperazione: due o più processi cooperano per raggiungere un obiettivo comune

40 Competizione La competizione occorre ogni qualvolta che c è una risorsa riusabile condivisa e di molteplicità finita (spesso seriale) incrocio stradale sportellista alle poste stampante dipartimentale rete ethernet In presenza di competizione è necessario gestire i possibili fenomeni di interferenza

41 Caratteristiche Rilevanti dell Esecutore Quale strategia risulta più opportuna per gestire l interferenza dipende largamente dalla tollerabilità degli effetti dalla rilevabilità dei fenomeni di interferenza dalla recuperabilità degli effetti eventualmente cancellando, ripetendo e disfacendo alcune operazioni Ad esempio i DBMS moderni possiedono interi sotto-sistemi unicamente dedicati alla gestione della concorrenza con diverse politiche

42 Strategie per Gestire l Interferenza Conseguenze inaccettabili ad es. incrocio stradale trascurabili applicazioni non critiche rilevabili e controllabili ad es. iteratori rilevabili e recuperabili ad es. rete ethernet Strategie... evitare qls interferenza conservatrici ignorare rilevare ed evitare fail-fast rilevare e ripetere ottimistiche

43 Metodi per la Gestione dell Interferenza immutabilità delle aree di memoria confinamento degli aggiornamenti per flusso di esecuzione per aree di memoria esclusione delle sequenze di interleaving politiche basate sullo stato ottimistiche; try-and-see conservative; check-and-act

44 Programmazione Concorrente ed Architetture degli Elaboratori Architetture più diffuse SMP data-flow, per il calcolo vettoriale cluster Scenario più comune: processi sequenziali debolmente connessi