Architettura del computer (C.Busso) Il computer nacque quando fu possibile costruire circuiti abbastanza complessi in logica programmata da una parte e, dall altra, pensare, ( questo è dovuto a Von Neumann) che i dati e i programmi potessero essere conservati in una memoria, separata dall unità operativa. Logica cablata e logica programmata. Un circuito è in logica cablata quando, fissata la funzione che il circuito deve svolgere, si costruiscono i collegamenti hardware ( i cavi, i fili, le piste in rame) tra i diversi integrati e la relazione che collega l ingresso con l uscita è fissata una volta per tutte. Il circuito in figura è in logica cablata: A B C A B Y Y Y Y4 Y=( A+B)*C Nella logica programmata, invece, il circuito possiede anche degli ingressi di controllo e, a seconda del valore di questi ingressi, cambia la funzione svolta dal circuito. Y Vcc=+5V R Y M= aperto Y=A+B Y=A*B Y=(A+B)* Y4= (A*B)*0=0 Y=Y+Y4= A+B M=0 chiuso Y=A+B Y=A*B Y=(A+B)*0=0 Y4= (A*B)* Y=Y+Y4=A*B M In questo caso, con solo ingresso di controllo è possibile scegliere tra due funzioni; se gli ingressi di controllo sono m si può scegliere tra m funzioni differenti. Il Computer Con un circuito di logica di controllo si può passare da una funzione all altra con una tempistica scandita dal clock, un temporizzatore che permette di controllare la velocità della sequenza delle operazioni. La sequenza delle operazioni è il programma. Ciascuna istruzione del programma che fa svolgere una determinata funzione è costituita da due parti: l insieme dei dati (le variabili D,D, Dn nel circuito in figura) e il codice operativo, cioè la combinazione degli ingressi di controllo (C,C, Cm) utili per svolgere quella determinata operazione.
Dati D D Unità operativa U U Uscite Uk Dn C C Cm CK Logica di controllo Codice operativo In realtà a questo schema occorre ancora aggiungere una piccola memoria che viene chiamata registro, che conserva i dati di ingresso e di uscita su cui ristanno svolgendo le operazioni. L insieme della logica di controllo, dei registri e dell unità operativa (detta ALU arithmetic-logic unit) è la CPU o microprocessore. CPU CK Registri ALU Logica di controllo Nel computer non esiste solo la CPU, ma anche le memorie e i circuiti che permettono di interagire (interfacce) con le periferiche di ingresso e di uscita. I collegamenti tra queste parti non sono punto a punto, ma a busses. In un collegamento punto a punto tra 4 blocchi A, B, C, D ciascun blocco è collegato agli altri con un filo dedicato (fig.).la comunicazione è veloce, ma il numero di fili è grande.. A B A B C D C fig. D Dati fig. Bus
Con il bus (fig.) il collegamento è unico per i 4 blocchi, ma, se comunicano A e C, gli altri blocchi devono aspettare la fine della comunicazione per prendere il controllo del bus: il numero di fili diminuisce drasticamente, ma diminuisce anche la velocità. Nel Computer i busses sono tre : dati, controlli, indirizzi. Ciascun blocco deve aver un codice (un indirizzo) per poter essere riconosciuto e devono inoltre essere trasmessi i giusti comandi ( i controlli) per le operazioni da svolgere. Input CPU memorie Output Dati Bus Indirizzi Controlli Memorie Una memoria è un dispositivo che può immagazzinare una grande quantità di informazioni. L elemento base della memoria è la cella che può conservare un solo bit ( può essere un latch, o un condensatore). Si chiama invece locazione l insieme di più celle a cui si può accedere contemporaneamente. Il numero di celle di una locazione varia da memoria a memoria (, 4, 8, 6, bit) e dipende da quanto è lunga la parola (l unità di informazione elementare) da immagazzinare. Le operazioni che si possono effettuare su una memoria sono due: lettura e scrittura e le procedure necessarie ( cioè la sequenza di operazioni da svolgere per realizzare tali operazioni) sono dette cicli di lettura e di scrittura. Le memorie possono essere classificate a seconda del tipo di accesso ( del modo in cui si riesce a raggiungere il dato) : diretto o casuale o ramdom: è possibile accedere alla singola locazione direttamente sequenziale: si accede ad una cella scorrendo gli altri dati per rendere quello voluto accessibile implicito: il dato in ingresso sposta il dato precedente in una locazione vicina e poi si sposta ancora con un successivo inserimento ( strutture a pila FIFO o LIFO).
Le memorie ad accesso casuale si possono classificare rispetto alle operazioni che è possibile svolgere su di esse di lettura, scrittura o lettura scrittura. Oltre che dal tipo di accesso e dalle operazioni possibili, le memorie sono caratterizzate dalla capacità (il numero di celle di memoria presenti) e dall organizzazione (il modo in cui le 4
Oltre che dal tipo di accesso e dalle operazioni possibili, le memorie sono caratterizzate dalla capacità (il numero di celle di memoria presenti) e dall organizzazione (il modo in cui le singole celle elementari sono aggregate fra di loro).proprio per queste due caratteristiche la capacità delle memorie non viene generalmente indicata con il numero di bits presenti (celle), ma dal numero di parole (locazioni) x la lunghezza della parole (numero di celle).avremo così memorie di 04x, kx4, kx8 (o kbyte). Come precedentemente scritto, le singole celle possono essere o latch o capacità. In figura è rappresentata la singola cella, in questo caso un latch di tipo D e la sua tavola di verità. Ad essa arriva un segnale di selezione, il tipo di operazione e il dato da immagazzinare, se deve essere scritta. Il simbolo in uscita dal latch indica un buffer, cioè un circuito che non cambia il valore logico del dato, ma può conservarlo o variare il valore di corrente o di resistenza dell uscita. In questo caso il buffer viene detto -state o alta impedenza (HZ), in quanto fa si che la cella di memoria metta in uscita il dato, quando è richiesta la lettura, altrimenti la cella vista dall uscita presenta un alta impedenza (il che vuol dire che può essere pensata come un circuito staccato dal bus). I pin delle memorie si possono suddividere a seconda del tipo di funzione svolta: indirizzi, dati in ingresso o in uscita, controlli. In figura sono forniti gli schemi di una memoria ROM e di due tipi differenti di RAM ( e le relative tabelle funzionali) 5
I pin indicati con A (address) sono gli indirizzi, quelli con D (data) gli ingressi e quelli con Q (come i latch) le uscite, mentre CS (chip select) e R W (Read/Write) i pin di controllo. Come si vede nelle RAM gli ingressi e le uscite possono essere separati o ci sono dei pin bidirezionali. Il CS può essere attivo alto o basso. Nelle RAM (ma è vero anche per le ROM e le EPROM) la capacità viene fornita indicando il numero di locazioni e il numero di celle di ciascuna locazione( 04x4). Si dice che nelle memorie ad accesso casuale è possibile accedere direttamente a qualsiasi cella di memoria, indipendentemente dalla posizione. Le locazioni sono disposte in una struttura a matrice e la posizione di una locazione è individuata dalla riga e dalla colonna corrispondente. Esistono dei decodificatori di riga e di colonna che trasformano il numero binario dell indirizzo (es 0) nell attivazione della riga o colonna corrispondente (5).In figura sono rappresentate due memorie una con locazione da bit e l atra con locazione da 4 bit. Per quanto riguarda la temporizzazione dei segnali (di controllo, dati indirizzi) ogni categoria ha i propri diagrammi temporali che vedremo in seguito Ma esistono due valori comuni a tutte le memorie : t il tempo di accesso che è l intervallo che intercorre tra l istante in cui viene applicato un certo a( A) indirizzo e l istante in cui il dato è disponibile in uscita tc = f c il tempo di ciclo che è il reciproco della frequenza con cui possono essere variati gli indirizzi e quindi specifica la frequenza massima a cui possono lavorare le memorie. 6
In figura si può vedere il diagramma temporale con i due parametri. Sia gli indirizzi che i dati non sono un unica linea perché generalmente sono costituiti da gruppi di bit. Importanti sono i diagrammi temporali delle operazioni di lettura e scrittura. Nella figura è rappresentato il diagramma temporale del ciclo di lettura di una ROM. La sequenza delle operazioni è: scrittura indirizzo sul bus, abilitazione del chip, dati validi sul bus dati. Bisogna notare che se viene cambiato l indirizzo bisogna aspettare un certo tempo dato da t v( A) prima che i nuovi dati siano sul bus. Nella figura successiva si vede il diagramma di temporizzazione della scrittura di un dato nella EPROM 7c56 della Semiconductor. La memoria si scrive mandando alto il pin p V ( circa,5v) Da notare che CS diventa CE (chip enable) e c è un piedino anche per l abilitazione dell uscita (OE) Comunque ogni EPROM ha sequenze operative specifiche, il che vuol dire che bisogna scrivere sul programmatore di Eprom quale memoria stiamo usando. 7
Le memorie SRAM (RAM statiche) sono memorie veloci (t accesso dell ordine delle decine di ns ) costituite da transistor bipolari o MOS, ma costose. Ogni memoria ha un suo diagramma di temporizzazione; in figura è riportato il diagramma per la scrittura di un dato in una SRAM con ingressi e uscite separati: si abilitano gli indirizzi, il chip, poi si inseriscono i dati sul bus, infine si manda a 0 il segnale R / W.Il segnale di scrittura deve rimanere basso almeno per il tempo t w 8
Nelle memorie DRAM (RAM dinamiche) la cella elementare è costituita da un condensatore, che permette una più alta densità di integrazione ( fino a volte maggiore), ma, essendo i condensatori molto piccoli, non possono mantenere indefinitamente la carica e quindi conservare il bit. Occorre quindi accedere alla cella periodicamente per reintegrare la carica. L operazione si chiama rinfresco e rallenta ulteriormente la memoria. Dato che le memorie raggiungono valori di capacità molto alti ( ordine dei Mbyte; si fa riferimento a memorie da usare in laboratorio, non alle memorie RAM dei PC), la struttura classica è quella a matrice con decodificatori di riga con due segnali di abilitazione di rige e di colonna, RAS (Row Address Strobe) e CAS (Column Address Strobe) per ridurre drasticamente i terminali. Nel diagramma temporale in figura si vede il ciclo di lettura di una DRAM: il segnale RAS, che funziona anche da abilitazione del chip, abilita le righe, viene scritto l indirizzo di riga sul bus degli indirizzi, poi viene mandato basso il CAS e il relativo indirizzo di colonna è scritto sul bus. Solo a questo punto viene abilitato R W per la lettura e i dati si presentano sulle uscite. 9