Verificare il funzionamento delle memorie RAM Saper effettuare misure di collaudo. Dip switch Pulsante n.a. Octal tri-state buffer IC2 = MM 2114

Transcript

1 SCH 31 Scrittura/lettura RAM Obiettivi Strumenti e componenti Verificare il funzionamento delle memorie RAM Saper effettuare misure di collaudo S1 S5 P1 IC1 = 74LS244 Dip switch Pulsante n.a. Octal tri-state buffer IC2 = MM K x 4 NMOS RAM memory IC3 = 74LS93 Binary counter IC4 IC5 = TIL 311 Exadecimal display with logic R1 = 470Ω; R2 R6 = 10 KΩ; C1 = 100 nf VCC = 5 V Il circuito Fig Il circuito consente di scrivere e leggere dati a 4 bit in una RAM.

2 Funzionamento Il circuito rappresentato in Fig consente di effettuare operazioni di scrittura e lettura su una memoria RAM di tipo statico. La memoria utilizzata è la MM 2114, una RAM NMOS con una capacità di 4 Kbit (1024 x 4). Questa memoria possiede 10 ingressi di indirizzo e 4 ingressi dati, connessi questi ultimi su una linea unica con le uscite (I/O1 I/O4). Sono inoltre presenti gli ingressi: CHIP SELECT ingresso di abilitazione, attivo basso; READ/WRITE ingresso di selezione scrittura/lettura. Gli ingressi di indirizzo (ADDRESS) sono 10 (A0 A9); poiché di questi, nella prova che viene proposta, se ne prevede di utilizzarne solo 4, quelli non utilizzati sono collegati a massa in modo da avere valore logico 0. I 4 ingressi di indirizzo utilizzati, A0 A3, sono collegati alle uscite del contatore binario IC3 che, comandato dal generatore di clock, fa scorrere sequenzialmente le prime 16 locazioni di memoria, da 0000 a L ingresso CS (CHIP SELECT) è tenuto a massa, quindi la memoria risulta sempre abilitata. Poiché la memoria ha i pin ingresso/uscita su una linea comune, è necessario inserire dei BUFFERS di tipo tri-state per isolare i dip-switch di ingresso dal resto del circuito, durante la fase di lettura. L ingresso WE (WRITE ENABLE) della memoria viene comandato dal dip-switch S5, collegato anche all abilitazione 1G dei BUFFERS. Quando S5 è chiuso, viene applicato un livello 0 all ingresso, la memoria è in condizione di scrittura e i BUFFERS sono abilitati, quindi i dati applicati attraverso gli switch S1-S4 vengono scritti nella memoria. Con S5 aperto, la memoria è abilitata alla lettura, i BUFFERS sono in condizione HI -Z ed isolano gli ingressi, i dati presenti all indirizzo selezionato vengono letti sul display esadecimale TIL 311 IC4. Su un secondo display dello stesso tipo, IC5, è possibile leggere l indirizzo selezionato attraverso il contatore.

3 I componenti 74LS244 Contiene otto buffer tri-state con due distinti ingressi di abilitazione attivi LOW, 1G e 2G, ognuno dei quali controlla un gruppo di quattro degli 8 buffer complessivi. Le caratteristiche sono riportate nelle tabelle seguenti. MM 2114 È una memoria RAM di tipo statico con tecnologia N-MOS. 74LS93

4 TIL 311 Questo dispositivo della Texas Instruments è un display esadecimale che contiene al suo interno uno stadio latch a 4 bit, lo stadio di decodifica da BCD a esadecimale, il driver di uscita, 20 LED per la riproduzione dei caratteri alfanumerici più due LED pilotati dall esterno per i punti decimali. Lo schema interno, tratto Optoelettronics Databook della Texas Instruments, è il seguente: Schema interno del display TIL 311 (da Texas Instruments data book) Sono previste alimentazioni separate per il circuito logico e per i LED; normalmente si collegano esternamente alla stessa sorgente di alimentazione. I catodi dei LED per i punti decimali, se utilizzati, devono essere collegati a massa attraverso una resistenza di limitazione della corrente. I due ingressi di abilitazione funzionano nel seguente modo: LATCH STROBE INPUT (pin 5) quando è a livello low rende trasparente il latch interno ed in uscita appare il simbolo corrispondente al dato esadecimale applicato agli ingressi. A livello high memorizza l ultimo dato. BLANKING INPUT (pin 8), quando è a livello high mantiene spento il display, indipendentemente dal valore degli altri ingressi. A livello low in uscita appare il simbolo corrispondente al dato esadecimale applicato agli ingressi.

5 Realizzazione e collaudo La verifica del funzionamento del circuito consiste nello scrivere una sequenza di dati, ad esempio i numeri esadecimali da 0 a F, nelle 16 locazioni iniziali della memoria e successivamente leggerli sul display IC4. Procedimento 1. Realizzare il circuito su breadboard. Disporre gli switch e il pulsante P1 in modo tale da renderne agevole la loro utilizzazione. Alimentarlo con VCC = 5 V. 2. Effettuare una verifica preliminare del circuito misurando i livelli degli ingressi di abilitazione sui diversi dispositivi. 3. Azzerare il contatore attraverso il pulsante S5, selezionando in tal modo l indirizzo (gli ingressi di indirizzo A4 A9 sono collegati direttamente a massa e quindi sono fissi al livello logico 0 ) 4. Aprire lo switch S5. Lo stato 1 su S5 predispone la memoria in scrittura e contemporaneamente abilita le porte tri-state di IC1 5. Scrivere, attraverso gli switch di ingresso S1-S4 il dato 0000 ; Se il circuito funziona correttamente, appare 0 sul display degli indirizzi e 0 sul display dei dati. Se si desidera che il dato di ingresso non appaia in uscita durante la scrittura, occorre disabilitare il display durante questa operazione attraverso l ingresso Latch Strobe Input (pin n 5), attivo a livello alto. Per scrivere i dati nelle altre locazioni di memoria, si fa avanzare il contatore con un clock a frequenza molto bassa (es. 0,1 Hz), mantenendo S5 in posizione scrittura. Terminata la fase di scrittura, per leggere sequenzialmente sul display i dati memorizzati si azzera il contatore attraverso il pulsante P1, si commuta S5 il posizione di lettura e si fa avanzare il contatore come in precedenza. In caso di mancato funzionamento, procedere ad una Ricerca guasti sistematica secondo il procedimento descritto in altra parte di questo CD.