Fig. 1. Cella SRAM a 4 transistori.
|
|
- Sebastiano Castellani
- 8 anni fa
- Visualizzazioni
Transcript
1 NOTE SULLE MEMORIE. Dimensionamento della cella SRAM 4T La Fig. 1 mostra lo schema di una memoria SRAM a 4 transistori (4T). L elemento di memoria è realizzato con una coppia di invertitori NMOS con carico resistivo. Come è noto, il progetto di porte logiche NMOS con carico resistivo prevede la necessità di realizzare un compromesso fra la potenza dissipata dal circuito, che diminuisce al crescere di R, ed il tempo di propagazione basso-alto che, vicevera, aumenta con l aumentare della resistenza di carico. Nel caso delle memorie SRAM la priorità fondamentale è la massima riduzione della potenza dissipata; il valore delle resistenza di carico viene pertanto scelto quanto più alto possibile. Il limite superiore al valore delle resistenze R è legato alla necessità di compensare le correnti parassite (leakage) dei dispositivi NMOS. Poichè le correnti di leakage possono essere dell ordine di grandezza di A per cella, valori di resistenze di carico dell ordine di Ω non sono inusuali. Ad esempio, si consideri una memoria SRAM 4T di 1Mbit ( celle), con resistenze di carico di Ω, alimentata a V DD =3.3V. In ogni cella di memoria, indipendentemente dal valore logico immagazinato, uno soltanto dei due transistori M1 o M2 sarà in conduzione. La potenza dissipata da ogni cella sarà pertanto: Pc= V DD 2 /R W e la potenza totale dissipata dalla memoria è pari a: P =10µW. Per realizzare resistenze di valore estremamente elevato senza penalizzare l occupazione di area del circuito, viene utilizzato polisilicio non drogato, con resistenze di strato dell ordine di Ω/. Il problema legato al tempo di propagazione basso-alto degli invertitori che costituiscono la cella di memoria viene risolto utilizzando una tecnica di lettuta basata sulla precarica delle bitlines B e. Come evidenzia la Fig. 1, per ogni coppia di bitlines è prevista la presenza di una coppia di PMOS. L operazione di lettura si effettua nel modo seguente. Dapprima si abbassa il segnale di precarica y; i due PMOS entrano in conduzione e precaricano le capacità parassite C0 e delle due bitlines. Completata la fase di precarica, i due PMOS vengono portati in interdizione ed in seguito si effettua la lettura vera e propria della cella attivando la wordline w. In questo modo, una sola delle due capacità C0 o si scarica attraverso i transistori della cella di memoria ed è possibile individuare il dato immagazinato nella cella. y C0 B T1 Q Q1 M1 M2 w Fig. 1. Cella SRAM a 4 transistori.
2 2 B C0 V(0)= T1 Q M1 Q1 M2 V(0)= Fig. 2. Lettura della cella SRAM a 4 transistori. Il corretto funzionamento della cella 4T richiede un accurato dimensionamento dei dispositivi MOS che la compongono. Consideriamo, ad esempio, il caso mostrato in Fig. 2. Le capacità C0 e sono precaricate a V DD. Prima dell attivazione della word line, M2 è in conduzione mentre M1 è interdetto. Il potenziale del nodo Q è quindi a livello logico alto (V DD ) mentre Q1 è a livello basso. Dopo l attivazione della word line, i due transistori T1 e entrano in conduzione: la capacità si scarica attraverso la serie di M2 e, mentre la capacità C0 resta carica a V DD. Per quanto riguarda il lato della cella costituito da ed M2 si ha la situazione mostrata in Fig. 3, in cui la resistenza di carico è stata senz altro trascurata. Il passaggio di corrente legato alla scarica di comporta un aumento del potenziale del nodo Q1. Per evitare di alterare lo stato della cella di memoria, è necessario che risulti V(Q1) V T (1) in modo da garantire che il transistore M1 resti in interdizione. Il dimensionamento dei due transistori ed M2 può essere realizzato considerando la condizione limite: V(Q1) = V T (2) ed ipotizzando inoltre che il potenziale della bitline rimanga costante e pari a V DD nella fase iniziale del transitorio. Quest ultima ipotesi è giustificata dall elevato valore delle capacità delle bitlines. Q1 M2 V(0)= Fig. 3. Scarica della capacità della bitline attraverso la cella SRAM a 4 transistori. 2
3 3 Se la condizione (2) è verificata risulta: V DS (M2) = V T ; V GS (M2) = V DD ; (3) Pertanto si ha: V DS (M2)<V GS (M2)-V T ed il transistore M2 è in regione di triodo. Per quanto riguarda il transistore abbiamo: V DS () = V DD -V T ; V GS () = V DD -V T ; (4) Poichè V DS ()=V GS () il MOSFET è in pinch-off. Le correnti che attraversano i due dispositivi sono: I D (M2) = K M2 [2(V GS - V T ) V DS - V DS 2 ] = K M2 [2(V DD - V T ) V T - V T 2 ] (5) I D () = K (V GS - V T ) 2 = K (V DD - 2V T ) 2 (6) Eguagliando le due correnti si ottiene: (W/L) M2 [2(V DD - V T ) V T - V T 2 ] = (W/L) (V DD - 2V T ) 2 (7) Supponendo, ad esempio, che V DD sia pari a 5 V T si ha: ovvero: (W/L) M2 (7 V T 2 ) = (W/L) (3V T ) 2 (8) (W/L) = (7/9) (W/L) M2 (9) La (9) è una condizione limite, dovendo garantire la (1) deve essere: (W/L) (7/9) (W/L) M2 (10) Ad esempio, scegliendo di progettare M2 a dimensioni minime (W=L=2λ), la (10) può essere soddisfatta scegliendo per il transistore : W=2λ ed L=3λ. 3
4 4 B V(B)=0 T1 Q Q1 V()= M1 M2 Fig. 4. Scrittura nella cella SRAM a 4 transistori. L operazione di scrittura nella cella 4T non comporta alcuna difficoltà. Si consideri, infatti, la condizione mostrata in Fig. 4. All inizio della fase di scrittura, la bitline B è stata portata a livello basso e la bitline a livello logico alto. Dopo l attivazione della wordline, il transistore T1 è in conduzione e, grazie all elevato valore della resistenza di carica, porta rapidamente il potenziale del nodo Q a livello basso. In questo modo, il transistore M2 si interdice ed il MOSFET porta il potenziale del nodo Q1 a livello logico alto. Il MOS M1 entra pertanto in conduzione, completando la commutazione della cella di memoria. Dimensionamento della cella SRAM 6T Nelle celle SRAM a sei transistori (6T) l elemento di memoria è realizzato con una coppia di invertitori CMOS, vedi Fig. 5. Ciò consente di avere una dissipazione di potenza statica trascurabile (le correnti assorbite staticamente sono dovute al leakage). La cella 6T è inoltre più robusta rispetto a quella a quattro transistori ed il suo dimensionamento è meno critico. Questi vantaggi sono pagati con una maggiore occupazione di area, necessaria per accomodare i due transistori PMOS presenti in ogni cella. Anche nelle memorie SRAM 6T, l operazione di lettura viene spesso realizzata dopo la precarica a livello logico alto delle due bitlines. y C0 B Mp1 Mp2 T1 Mn1 Mn2 w Fig. 5. Cella SRAM a 6 transistori. 4
5 5 B0 Mp1 C0 V(0)= T1 Q0 Q1 Mn2 V(0)= Fig. 6. Lettura della cella SRAM a 6 transistori. Q1 Mn2 V(0)= Fig. 7. Scarica della capacità della bitline attraverso la cella SRAM a 6 transistori. Per illustrare il dimensionamento della cella 6T consideriamo dapprima la fase di lettura, mostrata in Fig. 6. Le capacità C0 e sono precaricate a V DD. Prima dell attivazione della word line, Q0 è a livello logico alto (V DD ) mentre Q1 è a livello basso. Dopo l attivazione della word line, i due transistori T1 e entrano in conduzione: la capacità si scarica attraverso la serie di Mn2 e di, mentre la capacità C0 resta carica a V DD. Per quanto riguarda il lato della cella costituito da ed Mn2 si ha la situazione mostrata in Fig. 7, del tutto analoga a quella di Fig. 3. A differenza della cella 4T, peraltro, la condizione da verificare per evitare di alterare lo stato della cella di memoria è: V(Q1) V DD /2 (11) in questo modo, infatti, si garantisce che il potenziale del nodo Q1 sia inferiore rispetto alla soglia logica dell invertitore costituito da Mn1 ed Mp1, evitando così che la cella di memoria possa cambiare stato. Il dimensionamento dei due transistori ed M2 può essere realizzato considerando la condizione limite: V(Q1) = V DD /2 (12) ed ipotizzando inoltre che il potenziale della bitline rimanga costante e pari a V DD nella fase iniziale del transitorio. Quest ultima ipotesi è giustificata dall elevato valore delle capacità delle bitlines. Se la condizione (12) è verificata risulta: V DS (M2) = V DD /2; V GS (M2) = V DD ; (13) 5
6 Pertanto si ha: V DS (M2)<V GS (M2)-V T ed il transistore M2 è in regione di triodo. Per quanto riguarda il transistore abbiamo: 6 V DS () = V DD /2; V GS () = V DD /2; (14) Poichè V DS ()=V GS () il MOSFET è in pinch-off. Le correnti che attraversano i due dispositivi sono: I D (M2) = K M2 [2(V GS - V T ) V DS - V DS 2 ] = K M2 [2(V DD - V T ) (V DD /2) - (V DD /2) 2 ] (15) I D () = K (V GS - V T ) 2 = K (V DD /2 - V T ) 2 (16) Eguagliando le due correnti si ottiene: (W/L) M2 [2(V DD - V T ) (V DD /2) - (V DD /2) 2 ] = (W/L) (V DD /2 - V T ) 2 (17) Supponendo, ad esempio, che V DD sia pari a 5 V T si ha: (W/L) M2 (55/4) V T 2 = (W/L) (9/4) V T 2 (18) ovvero: (W/L) = (55/9) (W/L) M2 (19) La (19) è una condizione limite, dovendo garantire la (11) deve essere: (W/L) (55/9) (W/L) M2 (20) Si noti che la (20) è molto meno restrittiva della condizione individuata per la cella 4T (equazione (10)), ed è ampiamente soddisfatta progettando sia M2 che con dimensioni minime. A differenza della cella 4T, l operazione di scrittura nella cella 6T richiede un opportuno dimensionamento del circuito. Si consideri, infatti, la condizione mostrata in Fig. 8. 6
7 7 B0 Mp1 V(B0)=0 T1 Q0 Q1 V()= Mn2 Fig. 8. Scrittura nella cella SRAM a 6 transistori. All inizio della fase di scrittura, la bitline B è stata portata a livello basso e la bitline a livello logico alto. Dopo l attivazione della wordline entrano in conduzione sia il transistore T1 (che tende ad abbassare il potenziale del nodo Q0), sia il transistore (che tende a portare a livello logico alto il potenziale del nodo Q1). Per assicurare che il bistabile della cella di memoria possa cambiare stato è sufficiente che almeno uno dei due nodi Q0 oppure Q1 cambi il proprio livello logico. In formule, è sufficiente che si verifichi almeno una delle due condizioni seguenti: V(Q1) V DD /2 (21) V(Q0) V DD /2 (22) E immediato osservare che la condizione (21) non sarà mai soddisfatta. Infatti, per garantire una corretta operazione di lettura, il circuito è stato dimensionato in modo tale da soddisfare la condizione (11) che evidentemente è in contrasto con la (21). In definitiva la cella 6T deve essere progettata in modo tale da soddisfare la condizione (22). Per il dimensionamento dei dispositivi consideriamo il circuito semplificato di Fig. 9. in cui si impone la condizione limite: V(Q0) = V DD /2 (23) Mp1 T1 Q0 Fig. 9. Dimensionamento della SRAM 6T per consentire l operazione di scritturi. 7
8 8 Se la condizione (23) è verificata risulta: V DS (T1) = V DD /2; V GS (T1) = V DD ; (24) Pertanto si ha: V DS (T1)<V GS (T1)-V T ed il transistore T1 è in regione di triodo. Per quanto riguarda il transistore Mp1 abbiamo: V SD (Mp1) = V DD /2; V SG (Mp2) = V DD ; (25) Anche il MOS Mp2 risulta pertanto in regione di triodo. Le correnti che attraversano i due dispositivi sono: I D (T1) = K T1 [2(V GS - V T ) V DS - V DS 2 ] = K T1 [2(V DD - V T ) (V DD /2) - (V DD /2) 2 ] (26) I D (Mp1) = K Mp1 [2(V SG - V T ) V SD - V SD 2 ] = K Mp1 [2(V DD - V T ) (V DD /2) - (V DD /2) 2 ] (27) Dove si è ipotizzato che le tensioni di soglia dei due dispositivi siano uguali in modulo. Eguagliando le due correnti si ottiene: µn (W/L) T1 = µp (W/L) Mp1 (28) La (28) è una condizione limite, dovendo garantire la (22) deve essere: (W/L) T1 (µp/µn) (W/L) Mp1 (29) Si noti che la (29) non è una condizione molto restrittiva che può essere facilmente soddisfatta progettando sia T1 che Mp1 con dimensioni minime. Amplificatore di lettura per la cella DRAM 1T Come è noto, l operazione di lettura di una cella DRAM a singolo transistore (1T) è particolarmente delicata. Infatti, la determinazione del bit immagazinato nella cella di memoria è legata all individuazione di una piccola variazione di tensione della bit-line. Inoltre, l operazione di lettura è di tipo distruttivo poichè comporta la modifica dello stato di carica della capacità della cella di memoria. Per ovviare a queste limitazioni è necessario l utilizzo di un particolare amplificatore di lettura. 8
9 9 EN Mp3 Mp1 Mp2 B B" Mn1 Mn2 EN Mn3 Mn4 EQ Fig. 10. Amplificatore di lettura per DRAM 1T. EN EQ W B /2 equalizzazione e precarica 0 B" lettura rigenerazione Fig. 11. Temporizzazione dell amplificatore di lettura. W è il segnale di comando della wordline. Si consideri il circuito di Fig. 10. Le due coppie di transistori Mn1-Mp2 e Mn2-Mp2 costituiscono un circuito bistabile CMOS, che può essere attivato tramite i transistori Mn3 ed Mp3, portando il segnale di abilitazione (EN) a livello logico alto. Per operare come amplificatore di lettura, il bistabile viene attivato e portato inizialmente nel punto di equilibrio metastabile. A tal fine, come evidenzia la Fig. 11, viene sfruttato il il segnale di equalizzazione (EQ) che consente di precaricare i due nodi Q e Q allo stesso valore (pari a V DD /2, se il circuito è perfettamente simmetrico). Completata la fase di equalizzazione e precarica inizia la fase di lettura, durante la quale la differenza di potenziale fra le due linee B e B si modifica in funzione del dato immagazinato nella cella di memoria indirizzata. Si ha quindi la fase di rigenerazione in cui si attiva nuovamente il segnale di enable. Il latch commuta portandosi in uno dei due stati stabili, a seconda del segno della differenza di potenziale fra B e B. 9
10 10 W1 B W2 Amplificatore di lettura Wn B" Fig. 12. Architettura a bitline aperta. L amplificatore di Fig. 10 prevede l utilizzo di un ungresso differenziale (segnali B e B ), mentre le celle di memoria DRAM 1T sono caratterizzate dalla presenza di una sola bitline. Per poter utilizzare l amplificatore di Fig. 10 nelle DRAM 1T è qundi necessario utilizzare una particolare architettura detta a bitline aperta (open bitline). Come mostra la Fig. 12, la matrice di memoria viene suddivisa in due metà, con l amplificatore di lettura di posto nel mezzo. Come osservato in precedenza, l amplificatore di lettura effettua, oltre alle operazioni di amplificazione e di rigenerazione, anche quella di precarica delle bitlines. Si noti, infine, che l utilizzo dell architettura open-bitline offre il vantaggio addizionale di dimezzare le capacità su ognuna delle due bitlines B e B. 10
Elaborato di Elettronica Digitale C.d.L. in Ingegneria Elettronica Anno accademico 02/ 03
Elaborato di Elettronica Digitale C.d.L. in Ingegneria Elettronica Anno accademico 0/ 03 Alfredo Caferra 58/463 OGGETTO DELL ELABORATO Per una SRAM con celle di memoria NMOS a 4 transistori con bit lines
DettagliConsumo di Potenza nell inverter CMOS. Courtesy of Massimo Barbaro
Consumo di Potenza nell inverter CMOS Potenza dissipata Le componenti del consumo di potenza sono 3: Potenza statica: è quella dissipata quando l inverter ha ingresso costante, in condizioni di stabilità
DettagliLATCH E FLIP-FLOP. Fig. 1 D-latch trasparente per ck=1
LATCH E FLIPFLOP. I latch ed i flipflop sono gli elementi fondamentali per la realizzazione di sistemi sequenziali. In entrambi i circuiti la temporizzazione è affidata ad un opportuno segnale di cadenza
DettagliMercato delle memorie non-volatili
Memory TREE Mercato delle memorie non-volatili Organizzazione della memoria Row Address 1 2 M Row D e c o d e r M 2 rows 1 Bitline One Storage ell ell Array Wordline Row Decoder 2 M 1 2 N Sense Amplifiers
DettagliElettronica I Potenza dissipata dalle porte logiche CMOS
Elettronica I Potenza dissipata dalle porte logiche MOS Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 rema e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/
DettagliCONTROLLO IN TENSIONE DI LED
Applicazioni Ver. 1.1 INTRODUZIONE CONTROLLO IN TENSIONE DI LED In questo documento vengono fornite delle informazioni circa la possibilità di pilotare diodi led tramite una sorgente in tensione. La trattazione
DettagliAmplificatori Audio di Potenza
Amplificatori Audio di Potenza Un amplificatore, semplificando al massimo, può essere visto come un oggetto in grado di aumentare il livello di un segnale. Ha quindi, generalmente, due porte: un ingresso
DettagliLaboratorio 3: Celle di memoria RAM
Laboratorio 3: Celle di memoria RAM Ing. Ivan Blunno 21 aprile 2005 1 Cella RAM statica a 4 transistor Realizzare il circuito di figura 1 rappresentante una cella di RAM statica a 4 transistor. Assegnare
DettagliEsercitazione n 1: Circuiti di polarizzazione (1/2)
Esercitazione n 1: Circuiti di polarizzazione (1/2) 1) Per il circuito in Fig. 1 determinare il valore delle resistenze R B ed R C affinché: = 3 ma - V CE = 7 V. Siano noti: = 15 V; β = 120; V BE = 0,7
DettagliFamiglie logiche. Abbiamo visto come, diversi anni fa, venivano realizzate in concreto le funzioni
Famiglie logiche I parametri delle famiglie logiche Livelli di tensione TTL Le correnti di source e di sink Velocità di una famiglia logica Vcc Il consumo Fan-in La densità di integrazione I parametri
DettagliV= R*I. LEGGE DI OHM Dopo aver illustrato le principali grandezze elettriche è necessario analizzare i legami che vi sono tra di loro.
LEGGE DI OHM Dopo aver illustrato le principali grandezze elettriche è necessario analizzare i legami che vi sono tra di loro. PREMESSA: Anche intuitivamente dovrebbe a questo punto essere ormai chiaro
DettagliMemory TREE. Luigi Zeni DII-SUN Fondamenti di Elettronica Digitale
Memory TREE Mercato delle memorie non-volatili Organizzazione della memoria Row Address 1 2 M Row D e c o d e r M 2 rows 1 Bitline One Storage Cell Cell Array Wordline Row Decoder 2 M 1 2 N Sense Amplifiers
DettagliCollegamento a terra degli impianti elettrici
Collegamento a terra degli impianti elettrici E noto che il passaggio di corrente nel corpo umano provoca dei danni che possono essere irreversibili se il contatto dura troppo a lungo. Studi medici approfonditi
DettagliTransitori del primo ordine
Università di Ferrara Corso di Elettrotecnica Transitori del primo ordine Si consideri il circuito in figura, composto da un generatore ideale di tensione, una resistenza ed una capacità. I tre bipoli
DettagliCircuito di pilotaggio ON OFF con operazionale
PREMESSA Circuito di pilotaggio ON OFF con operazionale A cura del Prof. Marco Chirizzi www.marcochirizzi.it Si supponga di dovere progettare un circuito di pilotaggio ON OFF in grado di mantenere un fluido
DettagliLa memoria - generalità
Calcolatori Elettronici La memoria gerarchica Introduzione La memoria - generalità n Funzioni: Supporto alla CPU: deve fornire dati ed istruzioni il più rapidamente possibile Archiviazione: deve consentire
DettagliTECNICA DELLE COSTRUZIONI: PROGETTO DI STRUTTURE LE FONDAZIONI
LE FONDAZIONI Generalità sulle fondazioni Fondazioni dirette Plinti isolati Trave rovescia Esecutivi di strutture di fondazione Generalità Le opere di fondazione hanno il compito di trasferire le sollecitazioni
Dettagli5. Coppie differenziali di transistori bipolari
5. Coppie differenziali di transistori bipolari Vediamo ora una semplice struttura adatta a realizzare amplificatori di tensione differenziali. Ci preoccupiamo in questo paragrafo di dare alcune definizioni
DettagliCorso di Elettronica di Potenza (12 CFU) ed Elettronica Industriale (6 CFU) Convertitori c.c.-c.c. 2/83
I convertitori c.c.-c.c. monodirezionali sono impiegati per produrre in uscita un livello di tensione diverso da quello previsto per la sorgente. Verranno presi in considerazione due tipi di convertitori
Dettagli"Elettronica di Millman 4/ed" Jacob Millman, Arvin Grabel, Pierangelo Terreni Copyright 2008 The McGraw-Hill Companies srl. 16 to 1 MUX.
Copyright 008 The McGraw-Hill Companies srl Esercizi Cap 6 6 Disegnare lo schema a blocchi di una OM 04 x 4 bit con un indirizzamento bidimensionale a) Quante porte NAND sono necessarie? b) Quanti transistori
DettagliELETTRONICA. L amplificatore Operazionale
ELETTRONICA L amplificatore Operazionale Amplificatore operazionale Un amplificatore operazionale è un amplificatore differenziale, accoppiato in continua e ad elevato guadagno (teoricamente infinito).
DettagliPer lo svolgimento del corso risulta particolarmente utile considerare l insieme
1. L insieme R. Per lo svolgimento del corso risulta particolarmente utile considerare l insieme R = R {, + }, detto anche retta reale estesa, che si ottiene aggiungendo all insieme dei numeri reali R
DettagliCome visto precedentemente l equazione integro differenziale rappresentativa dell equilibrio elettrico di un circuito RLC è la seguente: 1 = (1)
Transitori Analisi nel dominio del tempo Ricordiamo che si definisce transitorio il periodo di tempo che intercorre nel passaggio, di un sistema, da uno stato energetico ad un altro, non è comunque sempre
DettagliAppendice Circuiti con amplificatori operazionali
Appendice Circuiti con amplificatori operazionali - Appendice Circuiti con amplificatori operazionali - L amplificatore operazionale Il componente ideale L amplificatore operazionale è un dispositivo che
DettagliSistemi Operativi. 5 Gestione della memoria
Gestione della memoria Compiti del gestore della memoria: Tenere traccia di quali parti della memoria sono libere e quali occupate. Allocare memoria ai processi che ne hanno bisogno. Deallocare la memoria
DettagliCalcolatori: Algebra Booleana e Reti Logiche
Calcolatori: Algebra Booleana e Reti Logiche 1 Algebra Booleana e Variabili Logiche I fondamenti dell Algebra Booleana (o Algebra di Boole) furono delineati dal matematico George Boole, in un lavoro pubblicato
DettagliREATTANZE INDUTTIVE DI LINEA Filtri elettrici di potenza per l automazione industriale
INDUCTIVE COMPONENTS Tensione di rete Corrente di linea Tensione di rete Corrente di linea REATTANZE INDUTTIVE DI LINEA Filtri elettrici di potenza per l automazione industriale Reattanze induttive per
DettagliEsercitazione N. 1 Misurazione di resistenza con metodo volt-amperometrico
Esercitazione N. 1 Misurazione di resistenza con metodo volt-amperometrico 1.1 Lo schema di misurazione Le principali grandezze elettriche che caratterizzano un bipolo in corrente continua, quali per esempio
DettagliArchitettura del computer (C.Busso)
Architettura del computer (C.Busso) Il computer nacque quando fu possibile costruire circuiti abbastanza complessi in logica programmata da una parte e, dall altra, pensare, ( questo è dovuto a Von Neumann)
DettagliVisione d insieme DOMANDE E RISPOSTE SULL UNITÀ
Visione d insieme DOMANDE E RISPOSTE SULL UNITÀ Che cos è la corrente elettrica? Nei conduttori metallici la corrente è un flusso di elettroni. L intensità della corrente è il rapporto tra la quantità
Dettaglia b c Figura 1 Generatori ideali di tensione
Generatori di tensione e di corrente 1. La tensione ideale e generatori di corrente Un generatore ideale è quel dispositivo (bipolo) che fornisce una quantità di energia praticamente infinita (generatore
DettagliELETTRONICA II. Prof. Dante Del Corso Prof. Pierluigi Civera Esercitazioni e laboratorio: Ing. Claudio Sansoe. Politecnico di Torino
ELETTRONICA II Lezioni: Prof. Dante Del Corso Prof. Pierluigi Civera Esercitazioni e laboratorio: Ing. Claudio Sansoe Politecnico di Torino Lezioni Gruppo B rev 7 Elettronica II - Dante Del Corso - Gruppo
DettagliLABORATORIO DI SISTEMI
ALUNNO: Fratto Claudio CLASSE: IV B Informatico ESERCITAZIONE N : 1 LABORATORIO DI SISTEMI OGGETTO: Progettare e collaudare un circuito digitale capace di copiare le informazioni di una memoria PROM in
DettagliLatch pseudo-statico. Caratteristiche:
Facoltà di gegneria q Caratteristiche: - circuiti più semplici rispetto a quelli di tipo statico - carica (dato) immagazzinata soggetta a leakage necessità di refresh periodico - dispositivi ad alta impedenza
DettagliLEZIONE 23. Esempio 23.1.3. Si consideri la matrice (si veda l Esempio 22.2.5) A = 1 2 2 3 3 0
LEZIONE 23 231 Diagonalizzazione di matrici Abbiamo visto nella precedente lezione che, in generale, non è immediato che, data una matrice A k n,n con k = R, C, esista sempre una base costituita da suoi
DettagliLA CORRENTE ELETTRICA CONTINUA
LA CORRENTE ELETTRICA CONTINUA (Fenomeno, indipendente dal tempo, che si osserva nei corpi conduttori quando le cariche elettriche fluiscono in essi.) Un conduttore metallico è in equilibrio elettrostatico
DettagliCircuiti di condizionamento per sensori resistivi
Perché non è possibile utilizzare direttamente un partitore di tensione per condizionare uno strain gage? isposta: Per problemi di risoluzione: una d piccola provocherebbe una dout difficile da misurare;
DettagliTRANSITORI BJT visto dal basso
TRANSITORI BJT visto dal basso Il transistore BJT viene indicato con il simbolo in alto a sinistra, mentre nella figura a destra abbiamo riportato la vista dal basso e laterale di un dispositivo reale.
DettagliIP CONTROLLER IPC-3008/ IPC-3108 IPC-3002 / IPC-3102
MANUALE SEMPLIFICATO DI PROGRAMMAZIONE IP CONTROLLER IPC-3008/ IPC-3108 IPC-3004 / IPC-3104 IPC-3002 / IPC-3102 NOTE Il seguente manuale è valido per tutti i modelli di moduli IP Controller, della serie
DettagliQUANTIZZAZIONE diverse fasi del processo di conversione da analogico a digitale quantizzazione
QUANTIZZAZIONE Di seguito lo schema che illustra le diverse fasi del processo di conversione da analogico a digitale. Dopo aver trattato la fase di campionamento, occupiamoci ora della quantizzazione.
DettagliCircuiti amplificatori
Circuiti amplificatori G. Traversi Strumentazione e Misure Elettroniche Corso Integrato di Elettrotecnica e Strumentazione e Misure Elettroniche 1 Amplificatori 2 Amplificatori Se A V è negativo, l amplificatore
DettagliIMPIANTI DI TERRA Appunti a cura dell Ing. Emanuela Pazzola Tutore del corso di Elettrotecnica per meccanici, chimici e biomedici A.A.
IMPIANTI DI TERRA Appunti a cura dell Ing. Emanuela Pazzola Tutore del corso di Elettrotecnica per meccanici, chimici e biomedici A.A. 2005/2006 Facoltà d Ingegneria dell Università degli Studi di Cagliari
Dettagli24 - Strutture simmetriche ed antisimmetriche
24 - Strutture simmetriche ed antisimmetriche ü [.a. 2011-2012 : ultima revisione 1 maggio 2012] In questo capitolo si studiano strutture piane che presentano proprieta' di simmetria ed antisimmetria sia
DettagliPiù processori uguale più velocità?
Più processori uguale più velocità? e un processore impiega per eseguire un programma un tempo T, un sistema formato da P processori dello stesso tipo esegue lo stesso programma in un tempo TP T / P? In
DettagliCapitolo 2 Tecnologie dei circuiti integrati 33
Indice Prefazione XIII Capitolo 1 Circuiti digitali 1 1.1 Introduzione 1 1.2 Discretizzazione dei segnali 4 1.3 L invertitore ideale 6 1.4 Porte logiche elementari 6 1.4.1 Porte elementari come combinazioni
DettagliTX Figura 1: collegamento tra due antenne nello spazio libero.
Collegamenti Supponiamo di avere due antenne, una trasmittente X e una ricevente X e consideriamo il collegamento tra queste due antenne distanti X X Figura : collegamento tra due antenne nello spazio
DettagliCALCOLO ELETTRICO DELLE LINEE ELETTRICHE
CALCOLO ELETTRICO DELLE LINEE ELETTRICHE Appunti a cura dell Ing. Stefano Usai Tutore del corso di ELETTROTECNICA per meccanici e chimici A. A. 2001/ 2002 e 2002/2003 Calcolo elettrico delle linee elettriche
DettagliIl neutro, un conduttore molto "attivo" (3)
1 Il neutro, un conduttore molto "attivo" (3) 3. I sistemi elettrici in relazione al modo di collegamento a terra del neutro e delle masse In funzione della messa a terra del neutro e delle masse, un sistema
DettagliCONVERTITORI DIGITALE/ANALOGICO (DAC)
CONVERTITORI DIGITALE/ANALOGICO (DAC) Un convertitore digitale/analogico (DAC: digital to analog converter) è un circuito che fornisce in uscita una grandezza analogica proporzionale alla parola di n bit
DettagliRETI DI TELECOMUNICAZIONE
RETI DI TELECOMUNICAZIONE SISTEMI M/G/1 e M/D/1 Sistemi M/G/1 Nei sistemi M/G/1: i clienti arrivano secondo un processo di Poisson con parametro λ i tempi di servizio hanno una distribuzione generale della
DettagliCONTROLLO SCALARE V/Hz DEL MOTORE ASINCRONO. Prof. Silvio Stasi Dott. Ing. Nadia Salvatore Dott. Ing. Michele Debenedictis
CONTROLLO SCALARE V/Hz DEL MOTORE ASINCRONO SCHEMA DELL AZIONAMENTO A CATENA APERTA AZIONAMENTO L azionamento a catena aperta comprende il motore asincrono e il relativo convertitore statico che riceve
DettagliDIMENSIONAMENTO DEI CAVI
FEDELE ing. Domenico Antonio PROGETTAZIONE DI IMPIANTI Viale Barlaam da Seminara, 16/D 88100 CATANZARO E-mail: mimmofed@alice.it PEC: domenicoantonio.fedele@ingpec.eu Web: www.ingfedele.it Dispense e appunti
Dettaglip atm 1. V B ; 2. T B ; 3. W A B 4. il calore specifico a volume costante c V
1 Esercizio (tratto dal Problema 13.4 del Mazzoldi 2) Un gas ideale compie un espansione adiabatica contro la pressione atmosferica, dallo stato A di coordinate, T A, p A (tutte note, con p A > ) allo
DettagliEffetto reddito ed effetto sostituzione.
. Indice.. 1 1. Effetto sostituzione di Slutsky. 3 2. Effetto reddito. 6 3. Effetto complessivo. 7 II . Si consideri un consumatore che può scegliere panieri (x 1 ; ) composti da due soli beni (il bene
DettagliComplementi di Analisi per Informatica *** Capitolo 2. Numeri Complessi. e Circuiti Elettrici. a Corrente Alternata. Sergio Benenti 7 settembre 2013
Complementi di Analisi per nformatica *** Capitolo 2 Numeri Complessi e Circuiti Elettrici a Corrente Alternata Sergio Benenti 7 settembre 2013? ndice 2 Circuiti elettrici a corrente alternata 1 21 Circuito
DettagliRegole della mano destra.
Regole della mano destra. Macchina in continua con una spira e collettore. Macchina in continua con due spire e collettore. Macchina in continua: schematizzazione di indotto. Macchina in continua. Schematizzazione
DettagliV DD R D. 15. Concetti di base sui circuiti digitali
+ Xtf=12.85 tf=10).end È stato inserito anche il modello del C109C, a scopo esemplificativo. Di solito non è necessario inserire il modello nella netlist, perché questo è già contenuto in una library fornita
DettagliStadio di uscita o finale
Stadio di uscita o finale È l'ultimo stadio di una cascata di stadi amplificatori e costituisce l'interfaccia con il carico quindi è generalmente un buffer con funzione di adattamento di impedenza. Considerato
DettagliIL TRASFORMATORE Prof. S. Giannitto Il trasformatore è una macchina in grado di operare solo in corrente alternata, perché sfrutta i principi dell'elettromagnetismo legati ai flussi variabili. Il trasformatore
DettagliINTEGRATORE E DERIVATORE REALI
INTEGRATORE E DERIVATORE REALI -Schemi elettrici: Integratore reale : C1 R2 vi (t) R1 vu (t) Derivatore reale : R2 vi (t) R1 C1 vu (t) Elenco componenti utilizzati : - 1 resistenza da 3,3kΩ - 1 resistenza
Dettagli( x) ( x) 0. Equazioni irrazionali
Equazioni irrazionali Definizione: si definisce equazione irrazionale un equazione in cui compaiono uno o più radicali contenenti l incognita. Esempio 7 Ricordiamo quanto visto sulle condizioni di esistenza
DettagliSISTEMI DI NUMERAZIONE E CODICI
SISTEMI DI NUMERAZIONE E CODICI Il Sistema di Numerazione Decimale Il sistema decimale o sistema di numerazione a base dieci usa dieci cifre, dette cifre decimali, da O a 9. Il sistema decimale è un sistema
DettagliFondamenti di macchine elettriche Corso SSIS 2006/07
9.13 Caratteristica meccanica del motore asincrono trifase Essa è un grafico cartesiano che rappresenta l andamento della coppia C sviluppata dal motore in funzione della sua velocità n. La coppia è legata
DettagliSistema GEFO. Guida all utilizzo Presentazione delle domande
Sistema GEFO Guida all utilizzo Presentazione delle domande INDICE 1 LA PRESENTAZIONE DELLA DOMANDA DI CONTRIBUTO...3 1.1 L AREA BANDI: INSERIMENTO DI UN NUOVO PROGETTO...3 1.1.1 Il modulo progetto...12
Dettagli4. Operazioni aritmetiche con i numeri binari
I Numeri Binari 4. Operazioni aritmetiche con i numeri binari Contare con i numeri binari Prima di vedere quali operazioni possiamo effettuare con i numeri binari, iniziamo ad imparare a contare in binario:
DettagliInflazione e Produzione. In questa lezione cercheremo di rispondere a domande come queste:
Inflazione e Produzione In questa lezione cercheremo di rispondere a domande come queste: Da cosa è determinata l Inflazione? Perché le autorità monetarie tendono a combatterla? Attraverso quali canali
DettagliCaratteristiche elettriche
RWR10 / RWR 20 REGOLATORE DI CARICA Regolatore di carica Caratteristiche Per batterie al piombo ermetiche,acido libero Auto riconoscimento tensione di batteria(12/24v) Max corrente di ricarica 10A (WR10)
DettagliSiamo così arrivati all aritmetica modulare, ma anche a individuare alcuni aspetti di come funziona l aritmetica del calcolatore come vedremo.
DALLE PESATE ALL ARITMETICA FINITA IN BASE 2 Si è trovato, partendo da un problema concreto, che con la base 2, utilizzando alcune potenze della base, operando con solo addizioni, posso ottenere tutti
Dettaglilogiche LE PORTE Nelle prime due lezioni del Corso di Elettronica Digitale (parte terza)
& imparare & approfondire di GIANLORENZO VALLE Corso di Elettronica Digitale (parte terza) LE PORTE logiche In questa puntata poniamo le prime basi per comprendere meglio il funzionamento delle porte logiche
DettagliREGOLATORE PWM. Rev.1 del 24/02/2012
Generalità REGOAORE PWM Rev.1 del 24/02/2012 Propongo questo semplice circuito per il controllo di un dispositivo di potenza mediante la modulazione PWM (Pulse Width Modulation) di una tensione continua.
DettagliRappresentazione grafica di un sistema retroazionato
appresentazione grafica di un sistema retroazionato La f.d.t. di un.o. ha generalmente alcune decine di poli Il costruttore compensa il dispositivo in maniera da dotarlo di un singolo polo (polo dominante).
DettagliTRASDUTTORI di TEMPERATURA
TASDUTTOI di TEMPEATUA Sono dispositivi in grado di trasformare la variazione di una temperatura nella variazione di un altra grandezza fisica (tensione, corrente,ecc.) I più utilizzati sono: Termoresistenze
DettagliFondamenti e didattica di Matematica Finanziaria
Fondamenti e didattica di Matematica Finanziaria Silvana Stefani Piazza dell Ateneo Nuovo 1-20126 MILANO U6-368 silvana.stefani@unimib.it 1 Unità 8 Ammortamenti a tasso costante Classificazione Ammortamento
Dettagli1. Scopo dell esperienza.
1. Scopo dell esperienza. Lo scopo di questa esperienza è ricavare la misura di tre resistenze il 4 cui ordine di grandezza varia tra i 10 e 10 Ohm utilizzando il metodo olt- Amperometrico. Tale misura
DettagliTeoria dei Giochi. Anna Torre
Teoria dei Giochi Anna Torre Almo Collegio Borromeo 9 marzo 2010 email: anna.torre@unipv.it sito web del corso:www-dimat.unipv.it/atorre/borromeo2010.html TEOREMI DI ESISTENZA TEOREMI DI ESISTENZA Teorema
DettagliLe Mappe di Karnaugh.
Le Mappe di Karnaugh. Introduzione Le mappe di Karnaugh rappresentano un metodo grafico-sistematico per la semplificazione di qualsiasi funzione booleana. Questo metodo si basa su poche regole e se applicate
DettagliRISONANZA. Introduzione. Risonanza Serie.
RISONANZA Introduzione. Sia data una rete elettrica passiva, con elementi resistivi e reattivi, alimentata con un generatore di tensione sinusoidale a frequenza variabile. La tensione di alimentazione
DettagliI processi di tempra sono condotti sul manufatto finito per generare sforzi residui di compressione in superficie. Vengono sfruttate allo scopo
I processi di tempra sono condotti sul manufatto finito per generare sforzi residui di compressione in superficie. Vengono sfruttate allo scopo diverse metodologie. 1 La tempra termica (o fisica) si basa
DettagliVerificare il funzionamento delle memorie RAM Saper effettuare misure di collaudo. Dip switch Pulsante n.a. Octal tri-state buffer IC2 = MM 2114
SCH 31 Scrittura/lettura RAM Obiettivi Strumenti e componenti Verificare il funzionamento delle memorie RAM Saper effettuare misure di collaudo S1 S5 P1 IC1 = 74LS244 Dip switch Pulsante n.a. Octal tri-state
DettagliCLASSE III A I.T.I. (ABACUS) SISTEMI DI ELABORAZIONE E TRASMISSIONE DEI DATI VERIFICA DI RECUPERO
CLASSE III A I.T.I. (ABACUS) SISTEMI DI ELABORAZIONE E TRASMISSIONE DEI DATI VERIFICA DI RECUPERO 1 Domanda [1 punto] Dato il formato in virgola mobile su 32 bit così definito (precisione singola): o 1
DettagliMODELLO MEDIO AD AMPI SEGNALI DI UN CONVERTITORE PWM REALE
MODELLO MEDIO AD AMPI SEGNALI DI UN CONVERTITORE PWM REALE Il modello medio di un convertitore PWM è necessario per capirne il comportamento dinamico e progettare un appropriato loop di controllo. MODELLO
DettagliDE e DTE: PROVA SCRITTA DEL 26 Gennaio 2015
DE e DTE: PROVA SCRITTA DEL 26 Gennaio 2015 ESERCIZIO 1 (DE,DTE) Un transistore bipolare n + pn con N Abase = N Dcollettore = 10 16 cm 3, µ n = 0.09 m 2 /Vs, µ p = 0.035 m 2 /Vs, τ n = τ p = 10 6 s, S=1
DettagliProduct note Migrazione da Emax ad Emax 2 mantenendo la certificazione in base alle norme serie IEC 61439 per i quadri di bassa tensione
Product note Migrazione da Emax ad Emax 2 mantenendo la certificazione in base alle norme serie IEC 61439 per i quadri di bassa tensione Generalità SACE Emax 2 è il nuovo interruttore aperto di ABB SACE
DettagliM049 - ESAME DI STATO DI ISTITUTO PROFESSIONALE. Indirizzo: TECNICO DELLE INDUSTRIE ELETTRONICHE CORSO DI ORDINAMENTO
M049 - ESAME DI STATO DI ISTITUTO PROFESSIONALE Indirizzo: TECNICO DELLE INDUSTRIE ELETTRONICHE CORSO DI ORDINAMENTO Tema di: ELETTRONICA, TELECOMUNICAZIONI E APPLICAZIONI Il candidato, formulando eventuali
DettagliEsercitazione di Laboratorio - Leve di 1-2 - 3 genere TITOLO ESERCITAZIONE: VERIFICA DELLE LEGGI DELLE LEVE
TITOLO ESERCITAZIONE: VERIFICA DELLE LEGGI DELLE LEVE PREREQUISITI RICHIESTI PER LO SVOLGIMENTO DELL ATTIVITÀ DI LABORATORIO L alunno deve conoscere la definizione di forza, la definizione di momento.
DettagliParte II Indice. Operazioni aritmetiche tra valori rappresentati in binario puro. Rappresentazione di numeri con segno
Parte II Indice Operazioni aritmetiche tra valori rappresentati in binario puro somma sottrazione Rappresentazione di numeri con segno modulo e segno complemento a 2 esercizi Operazioni aritmetiche tra
Dettagli5 Risparmio e investimento nel lungo periodo
5 Risparmio e investimento nel lungo periodo 5.1 Il ruolo del mercato finanziario Il ruolo macroeconomico del sistema finanziario è quello di far affluire i fondi risparmiati ai soggetti che li spendono.
DettagliMinistero dell Istruzione, dell Università e della Ricerca M334 ESAME DI STATO DI ISTITUTO TECNICO INDUSTRIALE
Ministero dell Istruzione, dell Università e della Ricerca M334 ESAME DI STATO DI ISTITUTO TECNICO INDUSTRIALE CORSO DI ORDINAMENTO Indirizzo: ELETTROTECNICA E AUTOMAZIONE Tema di: ELETTROTECNICA (Testo
Dettagliu 1 u k che rappresenta formalmente la somma degli infiniti numeri (14.1), ordinati al crescere del loro indice. I numeri u k
Capitolo 4 Serie numeriche 4. Serie convergenti, divergenti, indeterminate Data una successione di numeri reali si chiama serie ad essa relativa il simbolo u +... + u +... u, u 2,..., u,..., (4.) oppure
DettagliPercorsi di matematica per il ripasso e il recupero
Giacomo Pagina Giovanna Patri Percorsi di matematica per il ripasso e il recupero 2 per la Scuola secondaria di secondo grado UNITÀ CAMPIONE Edizioni del Quadrifoglio à t i n U 1 Sistemi di primo grado
Dettagli4 3 4 = 4 x 10 2 + 3 x 10 1 + 4 x 10 0 aaa 10 2 10 1 10 0
Rappresentazione dei numeri I numeri che siamo abituati ad utilizzare sono espressi utilizzando il sistema di numerazione decimale, che si chiama così perché utilizza 0 cifre (0,,2,3,4,5,6,7,8,9). Si dice
DettagliComparatori. Comparatori di uguaglianza
Comparatori Scopo di un circuito comparatore é il confronto tra due codifiche binarie. Il confronto può essere effettuato per verificare l'uguaglianza oppure una relazione d'ordine del tipo "maggiore",
DettagliMacroeconomia, Esercitazione 2. 1 Esercizi. 1.1 Moneta/1. 1.2 Moneta/2. 1.3 Moneta/3. A cura di Giuseppe Gori (giuseppe.gori@unibo.
acroeconomia, Esercitazione 2. A cura di Giuseppe Gori (giuseppe.gori@unibo.it) 1 Esercizi. 1.1 oneta/1 Sapendo che il PIL reale nel 2008 è pari a 50.000 euro e nel 2009 a 60.000 euro, che dal 2008 al
DettagliLE SUCCESSIONI 1. COS E UNA SUCCESSIONE
LE SUCCESSIONI 1. COS E UNA SUCCESSIONE La sequenza costituisce un esempio di SUCCESSIONE. Ecco un altro esempio di successione: Una successione è dunque una sequenza infinita di numeri reali (ma potrebbe
DettagliLa Gestione delle risorse Renato Agati
Renato Agati delle risorse La Gestione Schedulazione dei processi Gestione delle periferiche File system Schedulazione dei processi Mono programmazione Multi programmazione Gestione delle periferiche File
DettagliAppunti sulla Macchina di Turing. Macchina di Turing
Macchina di Turing Una macchina di Turing è costituita dai seguenti elementi (vedi fig. 1): a) una unità di memoria, detta memoria esterna, consistente in un nastro illimitato in entrambi i sensi e suddiviso
DettagliValutazione delle impedenze equivalenti nei circuiti con retroazione.
UNIVERSITÀ DI PADOVA Facoltà di Ingegneria Corso di Laurea in Ingegneria dell Informazione Tesina di Laurea Triennale Valutazione delle impedenze equivalenti nei circuiti con retroazione. -La formula di
DettagliMODELLO CLIENT/SERVER. Gianluca Daino Dipartimento di Ingegneria dell Informazione Università degli Studi di Siena daino@unisi.it
MODELLO CLIENT/SERVER Gianluca Daino Dipartimento di Ingegneria dell Informazione Università degli Studi di Siena daino@unisi.it POSSIBILI STRUTTURE DEL SISTEMA INFORMATIVO La struttura di un sistema informativo
DettagliMemorie ROM (Read Only Memory)
Memorie ROM (Read Only Memory) Considerando la prima forma canonica, la realizzazione di qualsiasi funzione di m variabili richiede un numero di porte AND pari al numero dei suoi mintermini e di prolungare
DettagliProtezione dai contatti indiretti
Protezione dai contatti indiretti Se una persona entra in contatto contemporaneamente con due parti di un impianto a potenziale diverso si trova sottoposto ad una tensione che può essere pericolosa. l
Dettagli