Latch pseudo-statico. Caratteristiche:
|
|
- Giancarlo Cavalli
- 8 anni fa
- Visualizzazioni
Transcript
1 Facoltà di gegneria q Caratteristiche: - circuiti più semplici rispetto a quelli di tipo statico - carica (dato) immagazzinata soggetta a leakage necessità di refresh periodico - dispositivi ad alta impedenza per non alterare i dati in lettura MOS OK, BJT no Latch pseudo-statico configurazione base segnali di clock alto, basso abilitato, anello di reazione aperto alto, basso disabilitato, anello di reazione chiuso (bistabile) master-slave flip-flop segnali di clock sovrapposti A B La sovrapposizione dei clock può causare race condition segnale indefinito in A
2 Facoltà di gegneria usare diversi segnali di clock non sovrapposti tra loro configurazione segnali di clock A B t 1 alto, basso il master riceve il dato da, lo slave opera da bistabile basso, alto il master opera da bistabile, lo slave riceve il dato dal master basso, basso master e slave nello stato ad alta impedenza ( t <t ) 1 leakage Flip-flop dinamico a fasi a) dato immagazzinato su capacità MOS b) solo 4 MOS per latch c) usato in pipelined datapaths Campionamento in ingresso a) occorrono 4 clock non sovrapposti b) possibilità di race condition c) caratteristica atipica dei clock Abilitazione dell'uscita
3 Facoltà di gegneria - configurazione insensibile alla sovrapposizione dei clock - particolarmente adatto per funzionamento ad alta velocità - richiede meno contatti del latch dinamico a fasi layout più compatto Master-slave flip-flop in C MOS - sezioni con clock simmetrici: una opera in fase di trasmissione dati ( valutazione), l'altra in fase di conservazione del dato ( hold) M M6 M4 X M8 M3 C L1 M7 C L M1 M5 sezione sezione alto ( basso) Sezione in valutazione, opera come invertitore (M e M on) 3 4 Sezione in hold, ossia in stato di alta impedenza (M e M off) 7 8 basso ( alto) Sezione in hold, opera in stato ad alta impedenza (M e M off) 3 4 Sezione in valutazione, opera come invertitore (M e M on) 7 8
4 Facoltà di gegneria un registro C MOS con segnali di clock - è insensibile alla loro sovrapposizione, fino a che t e t sono <5t r f pcmos sovrapposizione dei clock di tipo (1-1) M M6 X M3 C L1 M7 C L M1 M5 - solo i circuiti di pull-down sono attivati sovrapposizione dei clock di tipo (0-0) M M6 M4 X M8 C L1 C L M1 M5 - solo i circuiti di pull-up sono attivati
5 REGISTRO REGISTRO REGISTRO REGISTRO REGISTRO REGISTRO REGISTRO REGISTRO Università degli Studi del Sannio Facoltà di gegneria metodo di progetto per velocizzare il funzionamento dei sistemi digitali, basato sull'impiego di registri e blocchi combinatori calcolo di log a+b (a,b sono stringhe di numeri) Versione non-pipelined a. log Tmin tp REGISTRO tp add tp abs tp log tsetup REGISTRO b Versione pipelined a. log T t max t, t, t t min p REGISTRO p add p abs p log setup REGISTRO b 1 a+b 1 1 a+b a +b a+b 3 3 a +b log( a +b ) a+b 4 4 a +b 3 3 log( a +b ) 5 a+b 5 5 a +b 4 4 log( a +b ) 3 3
6 Facoltà di gegneria Circuito pipelined con registri dinamici a fasi F G C L1 C L C L3 F G configurazione soggetta a race condition : uso di una configurazione tipo C MOS Circuito pipelined con latch C MOS C L1 F C L G C L3 quali vincoli devono soddisfare Fa Gper avere una struttura senza race condition (NO RAce CMOS= NORA-CMOS)?
7 Facoltà di gegneria un circuito pipelined basato su registri C MOS è immune da race condition se le funzioni logiche F, G, ecc., (di tipo statico) tra i latches sono non-invertenti sovrapposizione dei clock di tipo (1-1) 1 Logica NORA-CMOS - combina registri pipelined C MOS e blocchi combinatori statici e dinamici modulo ( ) = configurazione in cui i blocchi sono in valutazione quando =1 ( =1) Esempio di modulo 1 3 PN PUN blocco combinatorio latch
8 Facoltà di gegneria Esempio di modulo PN 4 blocco combinatorio latch blocco blocco combinatorio latch combinatorio latch =0 Precarica Hold Valutazione Valutazione =1 Valutazione Valutazione Precarica Hold Regole di progetto per evitare race condition blocco combinatorio statico numero pari di inversioni statiche tra due latches C MOS blocco combinatorio statico e dinamico numero pari di inversioni statiche tra un latch C MOS ed una porta dinamica, e tra l'ultima porta dinamica ed il latch C MOS circuito con un inverter durante la sovrapposizione di clock (0-0) 1 3 PN
9 Facoltà di gegneria - logica funzionante con un solo segnale di clock - diversamente da C MOS, nessun vincolo di progetto per evitare race condition - numero di MOS generalmente superiore per analoghe applicazioni in C MOS oppio latch di tipo n-c MOS e p-c MOS n-c MOS basso latch in fase di hold C L alto latch in fase di valutazione p-c MOS basso latch in fase di valutazione alto latch in fase di hold C L
10 Facoltà di gegneria Circuiti in logica TSPCL - nessun vincolo sul numero di inversioni tra latches e blocchi dinamici - circuiti statici e dinamici possono combinarsi liberamente tra loro e con i latches - numero di MOS per latch pari a 6 (rispetto ai 4 del C MOS) Esempio di configurazione PUN Logica Statica PN circuito logico incluso nel latch circuito logico inserito tra latches Latch TSPC semplificato (split-output) V -latch V -latch A' A C L C L perdita della soglia V sull'escursione logica di A e A' T
11 Facoltà di gegneria Flip-flop con commutazione sul fronte di salita di X Y Flip-flop con commutazione sul fronte di discesa di Flip-flop con commutazione sul fronte di salita di con latches di tipo split-output minor effetto di carico del clock ( connessioni anziché 4)
12 Facoltà di gegneria - bistabile con isteresi (diversa soglia logica per V crescente o decrescente) in - risponde a segnali lentamente variabili con rapide transizioni in uscita - previene commutazioni spurie causate da eventuale rumore sovrapposto a V in simbolo configurazione non-invertente configurazione invertente V out VOH V out V OH V OL V OL V M- V M+ V in V M- V M+ V in Esempio di soppressione del rumore mediante un trigger di Schmitt V in V out V M+ V M- t 0 t t 0 + t p t
13 Facoltà di gegneria Trigger di Schmitt in CMOS M M 4 - configurazione non-invertente V in X V out - valore di V dipendente da (k /k ) M p n M 1 M 3 - doppio invertitore (V =0,V =V ) OL OH V M off on, M on, M off, M on M V M on, M off on, M on, M off M Tensione in uscita ed al nodo X (W N/L N=3 /, W P/L P=9 / ) V V M+ M k p +k M k k n M1 p M k +k n M1 p M 4 n M3 V V M M 5.0 Configurazione alternativa V (V) out.5 V M+ V M- M M 6 V (V) in M V (V) X M M 1 X M V (V) in
14 Facoltà di gegneria Ragionamento in parallelo con i sistemi meccanici R S (flip-flop, trigger di Schmitt) T (one-shot) (oscillatori, VCO)
15 Facoltà di gegneria - circuito con uno stato stabile (riposo) ed uno instabile (sollecitazione in ingresso) - usato come generatore di impulsi di durata predeterminata - durata dell' impulso data da meccanismi: ritardi di porte logiche t e circuiti RC p Circuito monostabile basato su porte logiche Ritardo t d t d Circuito monostabile basato su circuiti RC A R B B V M C t t 1 t t t1 V RC V(t) B V1e V B(t) VM t d=t-t 1=RCln V V M - costante di tempo RC scelta molto maggiore del ritardo tp delle porte logiche - V molto sensibile a variazioni dei parametri di processo diversi valori di t M d
16 Facoltà di gegneria - circuito che oscilla tra due stati instabili - usato come generatore di segnali di clock - periodo dell'onda dato da meccanismi: circuiti RC e ritardi di porte logiche t p Circuito astabile basato su circuiti RC 1 I 1 I R t C T = RClog3 a) I e I presentano V =V / 1 M b) ritardo t di I e I << RC p 1 Circuito astabile basato su porte logiche (oscillatore ad anello) 1 3 N Simulazione delle forme d'onda nel caso N=5 5.0 V 1 V 3 V 5 V(Volt).0 T=Nt p (t = tempo di propagazione dell'invertitore) p t(ns)
17 Facoltà di gegneria Circuito astabile basato su porte logiche (oscillatore controllato in tensione VCO) M 6 M 4 trigger di Schmitt per ripristinare la pendenza del segnale I ref M invertitore per correggere la polarità del segnale M 1 I ref V contr M 5 M 3 invertitore current-starved ("affamato di corrente") - frequenza di oscillazione dipendente da tpe, quindi, da Vcontr - corrente I generata mediante M e mediante lo specchio dato da M, M, M ref poiché M3e M5operano in pinch-off I ref V contr Tempo di propagazione in funzione di V contr 6 t (ns) phl V contr (V)
LATCH E FLIP-FLOP. Fig. 1 D-latch trasparente per ck=1
LATCH E FLIPFLOP. I latch ed i flipflop sono gli elementi fondamentali per la realizzazione di sistemi sequenziali. In entrambi i circuiti la temporizzazione è affidata ad un opportuno segnale di cadenza
DettagliELETTRONICA II. Prof. Dante Del Corso Prof. Pierluigi Civera Esercitazioni e laboratorio: Ing. Claudio Sansoe. Politecnico di Torino
ELETTRONICA II Lezioni: Prof. Dante Del Corso Prof. Pierluigi Civera Esercitazioni e laboratorio: Ing. Claudio Sansoe Politecnico di Torino Lezioni Gruppo B rev 7 Elettronica II - Dante Del Corso - Gruppo
DettagliESERCIZI - SERIE N.1
ESERCIZI - SERIE N.1 ACQUISIZIONE DELLO STATO DI SEGNALI ON/OFF Problema: acquisizione, da parte di un'unità di elaborazione realizzata con tecnologia a funzionalità programmata, di un'informazione proveniente
DettagliFlip-flop, registri, la macchina a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Flip-flop, registri, la macchina a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di
DettagliCapitolo 2 Tecnologie dei circuiti integrati 33
Indice Prefazione XIII Capitolo 1 Circuiti digitali 1 1.1 Introduzione 1 1.2 Discretizzazione dei segnali 4 1.3 L invertitore ideale 6 1.4 Porte logiche elementari 6 1.4.1 Porte elementari come combinazioni
DettagliFlip-flop Macchine sequenziali
Flip-flop Macchine sequenziali Introduzione I circuiti digitali possono essere così classificati Circuiti combinatori Il valore delle uscite ad un determinato istante dipende unicamente dal valore degli
DettagliConsumo di Potenza nell inverter CMOS. Courtesy of Massimo Barbaro
Consumo di Potenza nell inverter CMOS Potenza dissipata Le componenti del consumo di potenza sono 3: Potenza statica: è quella dissipata quando l inverter ha ingresso costante, in condizioni di stabilità
DettagliFig. 1. Cella SRAM a 4 transistori.
NOTE SULLE MEMORIE. Dimensionamento della cella SRAM 4T La Fig. 1 mostra lo schema di una memoria SRAM a 4 transistori (4T). L elemento di memoria è realizzato con una coppia di invertitori NMOS con carico
DettagliMercato delle memorie non-volatili
Memory TREE Mercato delle memorie non-volatili Organizzazione della memoria Row Address 1 2 M Row D e c o d e r M 2 rows 1 Bitline One Storage ell ell Array Wordline Row Decoder 2 M 1 2 N Sense Amplifiers
DettagliReti sequenziali. Esempio di rete sequenziale: distributore automatico.
Reti sequenziali 1 Reti sequenziali Nelle RETI COMBINATORIE il valore logico delle variabili di uscita, in un dato istante, è funzione solo dei valori delle variabili di ingresso in quello stesso istante.
DettagliCircuiti sequenziali e elementi di memoria
Il Livello Logicoigitale I circuiti sequenziali Corso ACSO prof. Cristina SILVANO Politecnico di Milano Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock
DettagliCircuiti Integrati. Anno Accademico 2012/2013 Massimo Barbaro
Circuiti Integrati Anno Accademico 2012/2013 Massimo Barbaro Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Informazioni sul corso Massimo
DettagliCircuiti amplificatori
Circuiti amplificatori G. Traversi Strumentazione e Misure Elettroniche Corso Integrato di Elettrotecnica e Strumentazione e Misure Elettroniche 1 Amplificatori 2 Amplificatori Se A V è negativo, l amplificatore
DettagliAmplificazione DL 3155M14 DL 3155E14. Circuiti Amplificatori a Transistor AMPLIFICAZIONE. Blocchi funzionali. Argomenti teorici.
Amplificazione Amplificazione lineare di corrente, tensione e potenza Amplificatori BJT: configurazioni EC, CC e BC Stabilità termica di un amplificatore lineare Linea di carico statica e dinamica Pre-amplificatori
DettagliReti sequenziali sincrone
Reti sequenziali sincrone Un approccio strutturato (7.1-7.3, 7.5-7.6) Modelli di reti sincrone Analisi di reti sincrone Descrizioni e sintesi di reti sequenziali sincrone Sintesi con flip-flop D, DE, T
Dettagli(E4-U18) Gli homework da preparare prima di iniziare la parte sperimentale sono calcoli e simulazioni dei circuiti su cui vengono eseguite le misure.
Esercitazione 5 (E4-U18) Caratterizzazione e misure su circuiti digitali Scopo dell esercitazione Gli obiettivi di questa esercitazione sono: - Misurare i parametri elettrici di porte logiche, - Verificare
DettagliELETTRONICA. L amplificatore Operazionale
ELETTRONICA L amplificatore Operazionale Amplificatore operazionale Un amplificatore operazionale è un amplificatore differenziale, accoppiato in continua e ad elevato guadagno (teoricamente infinito).
DettagliElettronica I - Laboratorio Didattico - BREVE INTRODUZIONE AGLI STRUMENTI DEL BANCO DI MISURA
Elettronica I - Laboratorio Didattico - BREVE INTRODUZIONE AGLI STRUMENTI DEL BANCO DI MISURA Generatore di Funzioni T T i - TG2000 Generatore di Funzioni T T i - TG2000 Genera i segnali di tensione Uscita
DettagliElaborato di Elettronica Digitale C.d.L. in Ingegneria Elettronica Anno accademico 02/ 03
Elaborato di Elettronica Digitale C.d.L. in Ingegneria Elettronica Anno accademico 0/ 03 Alfredo Caferra 58/463 OGGETTO DELL ELABORATO Per una SRAM con celle di memoria NMOS a 4 transistori con bit lines
DettagliLivello logico digitale. bus e memorie
Livello logico digitale bus e memorie Principali tipi di memoria Memoria RAM Memorie ROM RAM (Random Access Memory) SRAM (Static RAM) Basata su FF (4 o 6 transistor MOS) Veloce, costosa, bassa densità
DettagliISTITUTO ISTRUZIONE SUPERIORE "L. EINAUDI" ALBA ANNO SCOLASTICO 2015/2016
ISTITUTO ISTRUZIONE SUPERIORE "L. EINAUDI" ALBA ANNO SCOLASTICO 2015/2016 CLASSE 3 I Discip lina: Elettrotecnica ed Elettronica PROGETTAZIONE DIDATTICA ANNUALE Elaborata e sottoscritta dai docenti: cognome
DettagliFeature di Sicurezza. LoopGuard & Link Aggregation
Feature di Sicurezza LoopGuard & Link Aggregation Loop Guard La funzione Loop Guard è stata sviluppata per risolvere problemi legati al collegamento delle porte dello switch. Può capitare erroneamente
DettagliLaboratorio 3: Celle di memoria RAM
Laboratorio 3: Celle di memoria RAM Ing. Ivan Blunno 21 aprile 2005 1 Cella RAM statica a 4 transistor Realizzare il circuito di figura 1 rappresentante una cella di RAM statica a 4 transistor. Assegnare
DettagliNome e Cognome. 2 Calcolare il valore efficace di una tensione sinusoidale con Vmax = 18 V
VERIFICA SCRITTA DI ELETTRONICA Classe IVME A. S. 2013/2014 27 ottobre 2013 [1,5 punti per gli esercizi 1-5-7-8; 1 punto per gli esercizio (2, 3, 4, 6)] Nome e Cognome. 1 Calcolare il valore di Vx nel
DettagliCalcolatori Elettronici B a.a. 2006/2007
Calcolatori Elettronici B a.a. 2006/2007 RETI LOGICHE: RICHIAMI Massimiliano Giacomin 1 Due tipi di unità funzionali Elementi di tipo combinatorio: - valori di uscita dipendono solo da valori in ingresso
DettagliElettronica I Potenza dissipata dalle porte logiche CMOS
Elettronica I Potenza dissipata dalle porte logiche MOS Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 rema e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/
DettagliRegole della mano destra.
Regole della mano destra. Macchina in continua con una spira e collettore. Macchina in continua con due spire e collettore. Macchina in continua: schematizzazione di indotto. Macchina in continua. Schematizzazione
DettagliAppendice Circuiti con amplificatori operazionali
Appendice Circuiti con amplificatori operazionali - Appendice Circuiti con amplificatori operazionali - L amplificatore operazionale Il componente ideale L amplificatore operazionale è un dispositivo che
DettagliAmbiente di apprendimento
ELETTROTECNICA ED ELETTRONICA MAIO LINO, PALUMBO GAETANO 3EET Settembre novembre Saper risolvere un circuito elettrico in corrente continua, e saperne valutare i risultati. Saper applicare i teoremi dell
DettagliELETTRONICA II. Circuiti misti analogici e digitali 2. Riferimenti al testo. Prof. Dante Del Corso - Politecnico di Torino
ELETTRONICA II Circuiti misti analogici e digitali 2 Prof. Dante Del Corso - Politecnico di Torino Parte E: Circuiti misti analogici e digitali Lezione n. 20 - E - 2: Oscillatori e generatori di segnale
DettagliANNO SCOLASTICO 1999-2000 PROPOSTE PER I PROGRAMMI E LA PIANIFICAZIONE DEL CORSO DI TECNOLOGIA, DISEGNO E PROGETTAZIONE
ANNO SCOLASTICO 1999-2000 PROPOSTE PER I PROGRAMMI E LA PIANIFICAZIONE DEL CORSO DI TECNOLOGIA, DISEGNO E PROGETTAZIONE PER LE CLASSI DEL CORSO C ELETTRONICA Insegnanti: Ulderico Libertini Ivano Graziani
DettagliELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino. Parte E: Circuiti misti analogici e digitali Lezione n. 21 - E - 3:
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Parte E: Circuiti misti analogici e digitali Lezione n. 21 - E - 3: Generatore di onda quadra e impulsi Interfacciamento con circuiti logici
DettagliM049 - ESAME DI STATO DI ISTITUTO PROFESSIONALE. Indirizzo: TECNICO DELLE INDUSTRIE ELETTRONICHE CORSO DI ORDINAMENTO
M049 - ESAME DI STATO DI ISTITUTO PROFESSIONALE Indirizzo: TECNICO DELLE INDUSTRIE ELETTRONICHE CORSO DI ORDINAMENTO Tema di: ELETTRONICA, TELECOMUNICAZIONI E APPLICAZIONI Il candidato, formulando eventuali
DettagliBARRIERE FOTOELETTRICHE PER MISURA AUTOMAZIONE CONTROLLO
BARRIERE FOTOELETTRICHE PER MISURA AUTOMAZIONE CONTROLLO Documentazione Marketing Febb. 2015 Rev.0 Micron la nuova barriera compatta per le applicazioni industriali e civili dove è necessario rilevare,
Dettagli21-Mar-03-2 ETLCE - B6-2003 DDC. 21-Mar-03-4 ETLCE - B6-2003 DDC. segnale modulato. transiszioni. finestra per trans fisse.
Modulo Politecnico di Torino Facoltà dell Informazione Elettronica delle telecomunicazioni Anelli ad aggancio di fase (PLL) B6 - Demodulatori e sincronizzatori» FSK, PSK, PAM» recupero dati/clock (CDR)»
DettagliMemory TREE. Luigi Zeni DII-SUN Fondamenti di Elettronica Digitale
Memory TREE Mercato delle memorie non-volatili Organizzazione della memoria Row Address 1 2 M Row D e c o d e r M 2 rows 1 Bitline One Storage Cell Cell Array Wordline Row Decoder 2 M 1 2 N Sense Amplifiers
DettagliEsami di Stato 2008 - Soluzione della seconda prova scritta. Indirizzo: Elettronica e Telecomunicazioni Tema di ELETTRONICA
Risposta al quesito a Esami di Stato 2008 - Soluzione della seconda prova scritta Indirizzo: Elettronica e Telecomunicazioni Tema di ELETTRONICA (A CURA DEL PROF. Giuseppe SPALIERNO docente di Elettronica
DettagliCONTATORI ASINCRONI. Fig. 1
CONTATORI ASINCRONI Consideriamo di utilizzare tre Flip Flop J K secondo lo schema seguente: VCC Fig. 1 Notiamo subito che tuttigli ingressi J K sono collegati alle Vcc cioe allo stato logico 1, questo
DettagliLABORATORIO DI SISTEMI
ALUNNO: Fratto Claudio CLASSE: IV B Informatico ESERCITAZIONE N : 1 LABORATORIO DI SISTEMI OGGETTO: Progettare e collaudare un circuito digitale capace di copiare le informazioni di una memoria PROM in
DettagliMISURE CON L OSCILLOSCOPIO
MISURE CON L OSCILLOSCOPIO Misure di ampiezza (1/4) Per effettuare misure di ampiezza con l oscilloscopio l di norma si eseguono in sequenza i seguenti passi: 1. Si procede innanzitutto alla predisposizione
DettagliPLL (anello ad aggancio di fase)
PLL (anello ad aggancio di fase) Il PLL ( Phase Locked Loop, anello ad aggancio di fase) è un circuito integrato a reazione negativa. E un componente molto versatile e può essere usato come: demodulatore
DettagliCONVERTITORI DIGITALE/ANALOGICO (DAC)
CONVERTITORI DIGITALE/ANALOGICO (DAC) Un convertitore digitale/analogico (DAC: digital to analog converter) è un circuito che fornisce in uscita una grandezza analogica proporzionale alla parola di n bit
DettagliDIPLOMA A DISTANZA IN INGEGNERIA ELETTRICA
DPLOMA A DSTANZA N NGEGNERA ELETTRCA CORSO D ELETTRONCA NDUSTRALE D POTENZA Lezione 7 Controllo di corrente di invertitori trifase a tensione impressa Docente: Luigi Malesani Dipartimento di ngegneria
DettagliPQM3000R Analizzatore di rete Classe A secondo EN 50160 per la qualità dell energia
Analizzatore di rete Classe A secondo EN 50160 per la qualità dell energia Possibilità di registrazione delle grandezze caratteristiche definite nella norma EN 50160 Web server integrato per una gestione
DettagliClassificazione dei Sensori. (raccolta di lucidi)
Classificazione dei Sensori (raccolta di lucidi) 1 Le grandezze fisiche da rilevare nei processi industriali possono essere di varia natura; generalmente queste quantità sono difficili da trasmettere e
DettagliMicromoduli. Tipologia di Micromoduli. Tipologia di Espansioni SCHEDA 3.0.0
Micromoduli Un notevole punto di forza delle centrali ESSER è dettato dall estrema modularità di queste centrali. L architettura prevede l utilizzo di micromoduli, schede elettroniche inseribili all interno
DettagliSISTEMI DI ALIMENTAZIONE DI EMERGENZA
SSM D LMNZON D MGNZ Un sistema di alimentazione di emergenza è un sistema elettrico in grado di alimentare, per un periodo di tempo più o meno lungo, un certo numero di utenze in caso venga a mancare l
DettagliDIPLOMA A DISTANZA IN INGEGNERIA ELETTRICA
DPLOMA A DSTANZA N NGEGNERA ELETTRCA CORSO D ELETTRONCA NDSTRALE D POTENZA Lezione 26 Controllo di corrente di invertitori monofase a tensione impressa Docente: Luigi Malesani Dipartimento di ngegneria
DettagliELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino. Parte E: Circuiti misti analogici e digitali Lezione n. 23 - E - 5:
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Parte E: Circuiti misti analogici e digitali Lezione n. 23 - E - 5: Oscillatori a quarzo Astabili e multivibratori Elettronica II - Dante Del
Dettagli(25 min) Esercizio 1. 1a) Vedi libro e appunti del corso.
(5 min) Esercizio 1 1) Con una scheda di acquisizione dati, con dinamica d ingresso bipolare, si devono misurare i seguenti segnali su un circuito: V 1 tensione di alimentazione di una connessione USB
DettagliFSM: Macchine a Stati Finiti
FSM: Macchine a Stati Finiti Sommario Introduzione Automi di Mealy Automi di Moore Esempi Introduzione Metodo per descrivere macchine di tipo sequenziale Molto utile per la descrizione di Unità di controllo
DettagliPROGRAMMA SVOLTO E L E T T R O N I C A Anno Scolastico 2014/2015 Classe III Ae Prof. Boldrini Renato Prof. Procopio Sostene
PROGRAMMA SVOLTO E L E T T R O N I C A Anno Scolastico 2014/2015 Classe III Ae Prof. Boldrini Renato Prof. Procopio Sostene LIBRI DI TESTO: Autore: Conte/Ceserani/Impallomeni Titolo: ELETTRONICA ED ELETTROTECNICA
DettagliL interruttore Microfonico
L interruttore Microfonico Descrizione Questo circuito si attiva quando capta un suono forte o un rumore (es. il battito delle mani) La sensibilità dell ingresso può essere variata in base al tipo di rumore
DettagliMultivibratore bistabile, monostabile e astabile con TIMER 555
Multivibratore bistabile, monostabile e astabile con TIMER 555 Si definiscono multivibratori i circuiti in grado di generare transizioni di alcune grandezze (tensioni o correnti) con tempi di transizione
DettagliMacchine sequenziali sincrone. Macchine sincrone
Corso di Calcolatori Elettronici I A.A. 2010-2011 Macchine sequenziali sincrone Lezione 27 Prof. Roberto Canonico Università degli Studi di Napoli Federico II Facoltà di Ingegneria Corso di Laurea in Ingegneria
DettagliSN76477N. Per la descrizione dei singoli stadi, scegliere nell'elenco:
SN76477N A cura di Federico Battaglin www.febat.com - info@febat.com Il circuito integrato SN76477N (costruito dalla Texas Instruments) è un completo "Complex Sound Generator", ovvero un generatore di
DettagliProgramma svolto. Anno Scolastico 2015/16. Tecnologie e Progettazione di Sistemi Elettrici ed Elettronici
I S T I T U T O T E C N I C O I N D U S T R I A L E S T A T A L E G u g l i e l m o M a r c o n i V e r o n a Programma svolto Anno Scolastico 2015/16 A.s.: 2015-16 Docenti: Natali G. Gualtieri Tecnologie
DettagliPLC Sistemi a Logica Programmabile Il linguaggio Ladder-Parte
PLC Sistemi a Logica Programmabile Il linguaggio Ladder-Parte Prima Prof. Nicola Ingrosso Guida di riferimento all applicazione applicazione dei Microcontrollori Programmabili IPSIA G.Ferraris Brindisi
DettagliCap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche
Cap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche 3.1 LE PORTE LOGICHE E GLI OPERATORI ELEMENTARI 3.2 COMPORTAMENTO A REGIME E IN TRANSITORIO DEI CIRCUITI COMBINATORI I nuovi
DettagliGeneratori di segnale. Generatore sinusoidale BF. Generatori di funzione. Generatori sinusoidali a RF. Generatori a battimenti. Oscillatori a quarzo
Generatori di segnale Generatore sinusoidale BF Generatori di funzione Generatori sinusoidali a RF Generatori a battimenti Oscillatori a quarzo Generatori di segnale sintetizzati 2 2006 Politecnico di
Dettagli. Nota: le tensioni dono riferite all'ingresso ed all'uscita dello stesso circuito. G. Martines 1
Invertitore logico (NOT) La caratteristica di trasferimento in tensione (VTC) Per un ingresso logico 0, cioè v I V IL l'uscita logica è 1, cioè v O V OH ; per ingresso 1 cioè v I V IH uscita 0, cioè v
Dettaglixdsl Generalità xdsl fa riferimento a tutti i tipi di Digital Subscriber Line
xdsl Generalità xdsl fa riferimento a tutti i tipi di Digital Subscriber Line ADSL: asymmetric DSL SDSL: symmetric DSL HDSL: High-data-rate DSL VDSL: Very high DSL E una tecnologia utilizzata per fornire
DettagliMultiOne GSM MINI-COMBINATORE TELEFONICO ED APRICANCELLO GSM
MINI-COMBINATORE TELEFONICO ED APRICANCELLO GSM MANUALE DI INSTALLAZIONE Versione: 1.2 Indice Descrizione generale...3 Alimentazione...3 Ingresso...3 Collegamento contatto... 4 Collegamento NPN e PNP...
DettagliRiferimenti Bibliografici: Paolo Spirito Elettronica digitale, Mc Graw Hill Capitolo 1 Appunti e dispense del corso
I Circuiti digitali Riferimenti Bibliografici: Paolo Spirito Elettronica digitale, Mc Graw Hill Capitolo 1 Appunti e dispense del corso Caratteristiche dei circuiti digitali pagina 1 Elaborazione dei segnali
DettagliNORMA CEI 0-210 REQUISITI FUNZIONALI, DI PROVA E CERTIFICAZIONE. ing. Massimo Ambroggi Responsabile Service Tecnico THYTRONIC S.p.A.
NORMA CEI 0-210 CENNI AL SISTEMA DI PROTEZIONE DI INTERFACCIA PER IMPIANTI DI ENERAZIONE BT : REQUISITI FUNZIONALI, DI PROVA E CERTIFICAZIONE ing. Massimo Ambroggi Responsabile Service Tecnico THYTRONIC
DettagliStandard per Reti a Commutazione di Pacchetto Prof. Vincenzo Auletta Università degli studi di Salerno Laurea in Informatica
I semestre 03/04 Standard per Reti a Commutazione di Pacchetto Prof. Vincenzo Auletta auletta@dia.unisa.it http://www.dia.unisa.it/professori/auletta/ Standard per Reti a Pacchetto Principali standard
DettagliInterruttori di piano e di livellamento
Interruttori di piano e di livellamento 6 Introduzione 6-2 AS 1 6-3 ASH 2 6-4 AFH 2 6-5 Tabella di confronto dei dati tecnici 6-6 Interruttori unitari 6-7 Interruttori di piano e di livellamento / Introduzione
DettagliPROGRAMMA SVOLTO A. SC. 2014 2015 classe III W. Conoscenze, abilità e competenze. Conoscere:
Ministero dell Istruzione, dell Università e della Ricerca Ufficio Scolastico Regionale per la Sardegna ISTITUTO DI ISTRUZIONE SUPERIORE BUCCARI MARCONI Indirizzi: Trasporti Marittimi / Apparati ed Impianti
Dettaglilogiche LE PORTE Nelle prime due lezioni del Corso di Elettronica Digitale (parte terza)
& imparare & approfondire di GIANLORENZO VALLE Corso di Elettronica Digitale (parte terza) LE PORTE logiche In questa puntata poniamo le prime basi per comprendere meglio il funzionamento delle porte logiche
DettagliLaboratorio di Architettura degli Elaboratori A.A. 2015/16 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2015/16 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
DettagliPer questa ragione vengono anche denominati circuiti a scatto. Si suddividono in: Bistabili: quando la commutazione avviene tra due stati stabili.
Multivibratori Si definiscono multivibratori i circuiti in grado di generare transizioni di alcune grandezze (tensioni o correnti) con tempi di transizione di durata breve rispetto all intervallo fra due
DettagliComponenti elettronici. Condensatori
Componenti elettronici Condensatori Condensatori DIELETTRICO La proprietà fondamentale del condensatore, di accogliere e di conservare cariche elettriche, prende il nome di capacità. d S C = Q V Q è la
DettagliCriteri di progettazione elettrica di impianti gridconnected
Criteri di progettazione elettrica di impianti gridconnected Per quanto attiene gli impianti connessi alla rete elettrica, vengono qui presentati i criteri di progettazione elettrica dei principali componenti,
DettagliCollegamento a terra degli impianti elettrici
Collegamento a terra degli impianti elettrici E noto che il passaggio di corrente nel corpo umano provoca dei danni che possono essere irreversibili se il contatto dura troppo a lungo. Studi medici approfonditi
DettagliMacchine a Stati finiti
Macchine a Stati finiti Prof. Alberto Borghese Dipartimento di Scienze dell nformazione borghese@di.unimi.it Università degli Studi di Milano Riferimento al Patterson: Sezione B.0 /3 Sommario Macchine
DettagliISTITUTO D ISTRUZIONE SUPERIORE "L. EINAUDI" ALBA ANNO SCOLASTICO 2015/2016
ISTITUTO D ISTRUZIONE SUPERIORE "L. EINAUDI" ALBA ANNO SCOLASTICO 2015/2016 CLASSE 5 I Disciplina: Sistemi automatici Docenti: Linguanti Vincenzo Gasco Giovanni PROGETTAZIONE DIDATTICA ANNUALE COMPETENZE
DettagliISTITUTO D ISTRUZIONE SUPERIORE "L. EINAUDI" ALBA
ISTITUTO D ISTRUZIONE SUPERIORE "L. EINAUDI" ALBA CLASSE 5H Docenti: Raviola Giovanni Moreni Riccardo Disciplina: Sistemi elettronici automaticih PROGETTAZIONE DIDATTICA ANNUALE COMPETENZE FINALI Al termine
DettagliElettronica dei Sistemi Digitali Il test nei sistemi elettronici: guasti catastrofici e modelli di guasto (parte II)
Elettronica dei Sistemi Digitali Il test nei sistemi elettronici: guasti catastrofici e modelli di guasto (parte II) Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano,
DettagliINDICE TESTER. A: Banner GmbH, A-4021 Linz-Austria, Postfach 777, Banner Straße 1, Tel. +43/ (0)732/ 38 88-0
INDICE TESTER Tester batteria BBT 305 Tester batteria BBT 605 Tester batteria BT 301 Tester batteria Milton Tester batteria Milton Digital Tester batteria 500 2 Forrex tester 12V 420A HSP stampante TESTER
DettagliAnalisi con due Velocità
Analisi con due Velocità Questo documento descrive il metodo di misura di due velocità. Analisi, interpretazione esperienze e documenti complementari si trovano nei manuali del Software PIT-W versione
DettagliApparati di radiodiffusione AM ed FM. Tratto dal testo di Cecconelli Tomassini Le Telecomunicazioni
Apparati di radiodiffusione AM ed FM Tratto dal testo di Cecconelli Tomassini Le Telecomunicazioni 1 Trasmettitori a modulazione di ampiezza Un trasmettitore per radiodiffusione ha il compito di convertire
DettagliPANNELLO REMOTO PER BARRIERE 48BFC000 E 48BFC001
PANNELLO REMOTO PER BARRIERE 48BFC000 E 48BFC001 ART.48BFA000 Leggere questo manuale prima dell uso e conservarlo per consultazioni future 1 CARATTERISTICHE GENERALI Il terminale 48BFA000 permette di
DettagliInterfaccia contatti a 2 ingressi indipendenti
Il dispositivo è utilizzato per collegare al sistema antintrusione i contatti magnetici di allarme normalmente chiusi, contatti elettromeccanici a fune per la protezione di avvolgibili e tapparelle e sensori
DettagliRegistri. «a2» 2013.11.11 --- Copyright Daniele Giacomini -- appunti2@gmail.com http://informaticalibera.net
«a2» 2013.11.11 --- Copyright Daniele Giacomini -- appunti2@gmail.com http://informaticalibera.net Registri Registri semplici....................................... 1823 Registri a scorrimento..................................
DettagliLibri di testo adottati: Macchine Elettriche, HOEPLI di Gaetano Conte;
Libri di testo adottati: Macchine Elettriche, HOEPLI di Gaetano Conte; Obiettivi generali. Laboratorio di Macchine Elettriche, HOEPLI di Gaetano Conte; Manuale di Elettrotecnica e Automazione, Hoepli;
DettagliTensioni variabili nel tempo e Oscilloscopio
ensioni variabili nel tempo e Oscilloscopio RIASSUNO: ensioni variabili e periodiche Ampiezza, valor medio, ed RMS Generatori di forme d onda ensioni sinusoidali Potenza : valore medio e valore efficace
DettagliFamiglie logiche. Abbiamo visto come, diversi anni fa, venivano realizzate in concreto le funzioni
Famiglie logiche I parametri delle famiglie logiche Livelli di tensione TTL Le correnti di source e di sink Velocità di una famiglia logica Vcc Il consumo Fan-in La densità di integrazione I parametri
DettagliIntegrated Comfort SyStemS
Integrated Comfort Systems EST (Energy Saving Technology) è una tecnologia applicata ai ventilconvettori e cassette EURAPO che consente di ottenere assorbimenti elettrici estremamente contenuti e una modulazione
DettagliProgrammazione modulare a.s.2015-2016
Programmazione modulare a.s.015-016 Indirizzo:Informatica \Disciplina: Telecomunicazioni Prof. MAIO Patrizia Rosi Filippo Classe:3 A 3 B Informatica ore settimanali 3 di cui di laboratorio) Libro di testo:telecomunicazioni
DettagliCOORDINAMENTO PER MATERIE SETTEMBRE 2013 MATERIA DI NUOVA INTRODUZIONE PER EFFETTO DELLA RIFORMA
Pagina 1 di 5 COORDINAMENTO PER MATERIE SETTEMBRE 2013 MATERIA DI NUOVA INTRODUZIONE PER EFFETTO DELLA RIFORMA AREA DISCIPLINARE : Indirizzo Informatica e Telecomunicazioni, articolazione Informatica.
DettagliFONDAMENTI DI LOGICA DIGITALE 1 DL 3155E20 LOGICA. Blocchi funzionali. Argomenti teorici
L1 LOGICA FONDAMENTI DI LOGICA DIGITALE 1 Concetti di logica: teoremi fondamentali dell'algebra booleana Sistema binario Funzioni logiche Descrizione algebrica delle reti logiche e le tavole della verità
DettagliDX202GSM Modulo 2in 2out
security Made in Italy EMC/2006/95/CE Lead free Pb RoHS compliant RAEE DX202GSM Modulo 2in 2out Funzionamento programmabile separatamente in bistabile e monostabile Attivazione delle uscite mediante gli
DettagliLSS Reti Logiche: multivibratori e T555
LSS 2016-17 Reti Logiche: multivibratori e T555 Piero Vicini A.A. 2016-2017 Multivibratori Un multivibratore e un circuito che presenta per l uscita solo due stati stabili e/o metastabili. Il circuito
DettagliTecniche di Progettazione Digitale Elementi di memoria CMOS e reti sequenziali p. 2
Tecniche di Progettazione igitale Elementi di memoria CMOS e reti sequenziali Valentino Liberali ipartimento di Tecnologie dell Informazione Università di Milano, 263 Crema e-mail: liberali@dti.unimi.it
DettagliISTRUZIONI PER L INSTALLAZIONE SOLO MEDIANTE TASTIERA
Le serrature ComboGard Pro possono venire configurate utilizzando un software di installazione ComboGard Pro o una serie di comandi della tastiera. Questo documento contiene le istruzioni relative alla
DettagliCorso di Elettronica Organizzato dall associazione no-profit Agorà Lesina (FG)
004 Corso di Elettronica Organizzato dall associazione no-profit Agorà Lesina (FG) Lezione n. Che cos è un interruttore? L interruttore è un dispositivo meccanico che chiude un contatto elettrico (fig.).
DettagliMisure di frequenza e di tempo
Misure di frequenza e di tempo - 1 Misure di frequenza e di tempo 1 - Contatori universali Schemi e circuiti di riferimento Per la misura di frequenza e di intervalli di tempo vengono diffusamente impiegati
DettagliCONTROLLO SCALARE V/Hz DEL MOTORE ASINCRONO. Prof. Silvio Stasi Dott. Ing. Nadia Salvatore Dott. Ing. Michele Debenedictis
CONTROLLO SCALARE V/Hz DEL MOTORE ASINCRONO SCHEMA DELL AZIONAMENTO A CATENA APERTA AZIONAMENTO L azionamento a catena aperta comprende il motore asincrono e il relativo convertitore statico che riceve
DettagliSommario 1. Definizione di una rete CAN... 3 1.1 Collegamento della rete... 3 1.2 Specifiche del cavo... 4 2. Introduzione... 4 3.
Sommario 1. Definizione di una rete CAN.............................. 3 1.1 Collegamento della rete............................ 3 1.2 Specifiche del cavo............................... 4 2. Introduzione.........................................
DettagliCircuiti di Solar Energy Harvesting. Prof. Alessandro Chini alessandro.chini@unimore.it
Circuiti di Solar Energy Harvesting Prof. Alessandro Chini alessandro.chini@unimore.it Wireless Sensor Network Negli ultimi anni si è rilevato un crescente interesse nello studio e nello sviluppo delle
Dettagli