Stato del progetto Gigafitter. Silvia Amerio (per il gruppo GF)

Documenti analoghi
La tracciatura nel trigger di alto livello di CMS Valentina Gori

Valutazione delle Prestazioni

DIAGRAMMI TEMPORALI relativi all'esecuzione di una istruzione e agli accessi alla memoria:

Conversione Analogico/Digitale

Simulazione SLHC: ricostruzione di tracce di L1 sfruttando le memorie associative. Thursday, January 13, 2011

Cache associativa. Possibili alternative per il trasferimento di un blocco dalla memoria inferiore alla memoria superiore:

Fondamenti di Informatica Architettura del Calcolatore Alessandra Volpato

Run-Time Reconfigurable FPGA

Progettazione di circuiti integrati

Installazione v18. Nuovo cadwork setup

Esame di INFORMATICA Lezione 4

Studio monodimensionale del motore FIAT 2.0 Multijet Avio

Configurazione & Programmazione Profibus DP. in Ambiente Siemens TIA Portal

Criteri di caratterizzazione di una memoria

aumenta il tempo di accesso; aumenta la capacità di memorizzazione; ma diminuisce il costo per bit.

Implementazione su FPGA di filtri digitali standard e adattativi per il trattamento di segnali da rivelatori di particelle

INGEGNERIA E TECNOLOGIE DEI SISTEMI DI CONTROLLO Processori per sistemi di controllo

Gli attori principali di un architettura

MANUALE D USO USER MANUAL

Negli ultimi anni il mercato è

Il monitoraggio dei consumi energetici: aspetti applicativi e casi studio

Automatic Control Unit Configurator

M400 Utilizzo di Encoder con M400

Linguaggio assembler e linguaggio macchina (caso di studio: processore MIPS)

La memoria cache. Lab di Calcolatori

Architettura del calcolatore. L Hardware. A.A Informatica 56

Architetture BIST. Motivazioni Built-in in Logic Block Observer (BILBO) Test / clock Test / scan. Inizializzazione del circuito hardware

L unità di controllo di CPU a singolo ciclo

Studio del decadimento B s φφ emisuradelsuobranching r

DIAGRAMMI TEMPORALI relativi all'esecuzione di una istruzione e agli accessi alla memoria:

Caratteristiche di un PC

Lez. 4 L hardware. Prof. Pasquale De Michele Gruppo 2

!!!"! ARTECO MOTION TECH SpA - Via Mengolina, Faenza (RA) Italy Tel Fax info@arteco.it -

Intel Parallel Studio Un caso di studio

Corso di Alfabetizzazione Informatica 2001/2002. La CPU. F. Tortorella Università degli Studi. di Cassino

Lezione 7 Sommatori e Moltiplicatori

GESTIONE DELLA MEMORIA CENTRALE 6.1 D. - UNICAL

Architettura hardware

Controllori programmabili serie AC31 Dati applicativi serie 90

Miglioramento delle prestazioni

Controllo a ciclo singolo

Esercizi sulla memoria cache - Informatica 2 - L. Breveglieri 1

Architettura degli Elaboratori

Progettazione avanzata delle macchine e degli impianti

Sistema DANTE. Scheda prodotto SISTEMA DANTE

TRAINSRUNNER STUDIO. Ambiente integrato per lo sviluppo di progetti TRAINSRUNNER AC/DC, analisi e verifica dei risultati

Sintesi Calcolatori Elettronici

Permette di clonare le unità ad alta velocità

La Memoria Cache. Informatica B. Daniele Loiacono

Guida all installazione di EFI Fiery proserver

Modulo: Elementi di Informatica

GESTIONE DELLA MEMORIA CENTRALE

8 bit per la parola nel blocco 10 bit per l insieme (gruppo) nella cache 12 bit di etichetta. Esercizio 3 Memoria Cache

(b) LOGIC SYNTHESIS DESIGN FLOW

La memoria secondaria

Soluzione Esercizio 1

Documento di Analisi e Specifica

DAE Digital Audio Experience

Analisi ed Esplorazione della Potenza Dissipata e delle Prestazio. delle Prestazioni di una Architettura Superscalare

LE ALTRE BOARD ARDUINO

Programmazione A.A Architettura dei Calcolatori. ( Lezione V ) Componenti hardware e loro schema funzionale

Manuale SEAS 3.0 Routine Aria Primaria

Informatica A.A. 2006/2007. Università degli Studi di Catania. Giuseppe Nicosia

Lezione 7 ALU: Moltiplicazione e divisione

Corrispettivi Server Deskside

Il CHarged ANTI counter dell'esperimento NA62 al CERN

Componenti principali

gli slot per schede esterne (come la scheda video, la scheda audio, la RAM, ecc.); le varie componenti elettroniche (condensatori, transistor, ecc., o

AHD DVR. Manuale d uso rapido

ISTITUTO NAZIONALE DI FISICA NUCLEARE

Progettazione di circuiti integrati

Influenza dell' I/O sulle prestazioni (globali) di un sistema

Esempio: aggiungere j

QUESTIONARIO TECNICO - SISTEMA CR E SISTEMA DI STAMPA VALORI PRECISAZIONI DESCRIZIONI

Architettura dei calcolatori

SVT upgrade: AM 32kpat 128kpat

Borsa di Studio Orio Carlini

Streaming Video con Adobe Flash Media Server. Configurazione ed utilizzo

PROCEDURA di AGGIORNAMENTO della CONSOLE MIDAS PRO1

Area FA AE Specifica tecnica STM015 Cliente: FA AE

Reti di Comunicazione e Internet

- HARDWARE MONITOR - BOOT DEVICE PRIORITY

Sharpdesk V3.5. Guida all installazione Versione

Architettura dei Calcolatori Elettronici

PRESTAZIONI. senza e con memoria cache

Sommario. 1 La shell di Windows PowerShell... 1

Architettura dei Calcolatori. Macchina di von Neumann /2. Macchina di von Neumann /1. Architettura dei Calcolatori

CARATTERISTICHE E FUNZIONAMENTO MANUALE D USO. RICEVITORE GPS CON INTERFACCIA Compact Flash BC-307

UD4 - MATLAB. M-file. Efficienza degli algoritmi. Formati d uscita

Disegno e implementazione di progetti in FPGA Zynq di Xilinx: un esempio pratico

Horizone Server IN00B02WEB. Horizone PDK

Il Sottosistema di Memoria

Efficienza: esempi. Nella lezione precedente. Fondamenti di Informatica. Ferdinando Cicalese. ! Qualche problema computazionale

Introduzione alle gerarchie di memoria

Componenti di base di un computer

Veronafiere! ottobre 2014! Gli atti dei convegni e più di contenuti su

Tau trigger con Calorimetri, Pixel e Tracker

Il bus. Bus di sistema: insieme di collegamenti (solitamente in rame) che connette tutti i componenti di un architettura

Efficienza: esempi. Fondamenti di Informatica. Ferdinando Cicalese. Nella lezione precedente. Pseudocodice per descrivere algoritmi

Laboratorio di elettronica 1

Transcript:

Stato del progetto Gigafitter Silvia Amerio (per il gruppo GF) 11 Settembre 2009

Il GigaFitter (1) Sviluppato come possibile upgrade del Track Fitter del processore di traccia di L2 SVT per aumentare l'efficienza di ricostruzione di traccia migliorarare le prestazioni ad alta luminosità Basato su una potente FPGA Xilin VIRTEX 5 : 65 nm 550 MHz Dotata di 640 DSP : moltiplicatori a 25 18 bit ( 88 bit) sommatori a 48 bit 2

Il GigaFitter (2) GF = 1 scheda Sistema attuale = 16 schede (12 + 4 schede Merger) 12 settori di SVX 3 mezzanine (fit) 1 scheda PULSAR (merge dei dati dai 12 settori) 3

40MHz Linea di fit 120MHz constants hits hits+constants i 1 settore di SVX, c, d best track 2 parameters hits 120MHz 40MHz 3 mezzanine, 4 settori ciascuna, 1 linea di fit per settore 12 fits / ciclo di clock 1.4 fits/ns a 120 MHz 4

Configurazione di test Il Gigafitter inserito nel crate di test. Cavi che portano una copia dei dati in ingresso al GigaFitter 5

Venerdi' 28 Agosto : prima mini-review del progetto. La presa dati in configurazione parassita è stata approvata Obiettivo: Inserimento del GF senza ottimizzazione su pattern e set di costanti Dopo l'inserimento, studi di ottimizzazione sulla copia spare del GF 6

GF vs : studi durante lo shutdown Hardware misure di timing usando campioni di dati raccolti PRIMA dello shutdown tempo di configurazione del crate contenente il GF tempo di processamento degli eventi Simulazione studi di efficienza e fake rate Stesse costanti, stessi pattern, stesso taglio in chi2 del Obiettivo: verificare aumento velocità della procedura di fit per eventi complessi (tante tracce tanti fit) efficienza di ricostruzione di traccia 7

GF vs tempo di configurazione Il GF è inserito nel programma di presa dati Run Control di CDF Il tempo di caricamento delle costanti per il fit è di ~ 1 minuto (vs > 2 minuti per il sistema corrente) Una volta caricate le constanti, il crate con il GF è uno dei primi a terminare la configurazione (gli attuali crate con i sono gli ultimi) Riduzione del tempo morto quando si riavvia un run o in caso di spegnimento del crate contenente il GF 8

GF vs timing (1) 40MHz MRG 2 A1 Final MRG 120MHz MRG 1 MRG 0 I/O 20MHz B1 Control 40MHz GB 20MHz GB 40MHz A2 GF I/O 66MHz Tempo di processamento = tempo della parola finale dell'evento (EE) in ingresso alla scheda GB tempo della parola iniziale dell'evento (FW) in ingresso al /GF 1 fit/traccia GF nel caso di una traccia 5/5, 5 fit/traccia 9

GF vs timing (2) GF Distribuzione dei tempi di processamento degli eventi il GF elimina le code ad alti valori mean time ( s) Input: Lumi 260 1030cm-2 s-1 Tempo medio in funzione del numero di fit per evento per 5 fit, il GF è più veloce del 10

Efficienza/fake rate GF e hanno stessi pattern stesse costanti stesso taglio in chi2 GF simu simu aumento in efficienza 1% stesso fake rate

Strumenti di monitoring 30 spybuffers, già inseriti in Spymon, per un confronto qualitativo delle distribuzioni # tracks per event read from GF output spybuff!... Stiamo lavorando per inserire il GF in TrigMon, per un confronto 12 evento per evento di GF//Simulazione

Prossimi passi Da ora al 19/09 (fine shutdown) completamento strumenti di monitoring documentazione studi di efficienza/fake rate con più statistica ad alta luminosità (simulazione) In parallelo, con il GF spare, studio e validazione di nuovi pattern e costanti per recuperare efficienza tra i barrel meccanici abbassare la soglia in p (pt >2 pt>1.5) t aumentare il taglio in d (d0<1.5mm d0<2mm) 0 eff (%) Dal 19/09 presa dati in configurazione parassita (2-3 settimane): debug, studio performance con alta statistica e ad alta luminosità review in caso di approvazione GF ufficiale, in configurazione parassita (2 sett) GF installazione finale 13 Z

Backup 14

Flusso di dati in SVT 15

Other differences ++ GF vs 5/5 5 4/5 then the best choosen SVX layers 5/5 4/5 according to hitmap and long clusters Noisy hit Good Hits Good χ2 Fit all possible combinations of 4 hits and select the best Bad χ2 Track rejected 16