Gestione dell I/O. Nuovo Corso di Calcolatori Elettronici I. Dipartimento di Informatica e Sistemistica Università degli Studi di Napoli Federico II

Transcript

1 Gestione dell I/O Nuovo Corso di Calcolatori Elettronici I Dipartimento di Informatica e Sistemistica Università degli Studi di Napoli Federico II

2 Roadmap Ø Modello architetturale» Struttura a bus singolo Ø Modelli di programmazione» I/O memory mapped» I/O con istruzioni speciali Ø Handshake» Sequenza dei segnali Ø I/O controllato da programma» Device a carattere generico» Terminale testuale Ø I/O mediante interruzioni (cenni)

3 Modello architetturale Bus singolo System Bus CPU Memory Indirizzi Dati Controllo DEVICE CONTROLLER DEVICE CONTROLLER DEVICE CONTROLLER

4 Modelli di programmazione Ø Memory Mapped:» Le periferiche e la memoria condividono il medesimo spazio di indirizzamento» Le operazioni di I/O si eseguono mediante istruzioni normali, su locazioni di memoria particolari Ø Istruzioni Speciali:» Le periferiche e la memoria hanno spazi di indirizzamento distinti» Le operazioni di I/O si eseguono mediante istruzioni dedicate

5 Handshake Sequenza dei segnali CPU 2 Strobe out 3 - Ack 1- Data out DEVICE CONTROLLER CPU 1 Read request 3 Strobe in 2- Data in DEVICE CONTROLLER

6 I/O controllato da programma - Output DataRegister db; ControlBits F,C; db.write (); C.set (); do { } while ( F.isReset () ) C.reset (); F.reset (); IF_CTRL F C IF_DATA Bit 7 Bit 0 ORG $8000 START MOVE.B D0,IF_DATA ORI.B #$01,IF_CTRL LOOP BTST.B #7,IF_CTRL BEQ LOOP MOVE.B #0,IF_CTRL ORG $8020 IF_CTRL DS.B 1 ORG $8022 IF_DATA DS.B 1

7 Output Esecuzione 1/6

8 Output Esecuzione 2/6

9 Output Esecuzione 3/6

10 Output Esecuzione 4/6

11 Output Esecuzione 5/6

12 Output Esecuzione 6/6

13 I/O controllato da programma - Input DataRegister db; ControlBits F,C; C.set (); F.reset (); do { } while ( F.isReset () ) db.read (); C.reset (); START LOOP IF_CTRL F C IF_DATA ORG $8000 MOVE.B #1,IF_CTRL BTST.B #7,IF_CTRL BEQ LOOP MOVE.B IF_DATA,D0 AND.B #$FE,IF_CTRL ORG $8020 IF_CTRL DS.B 1 ORG $8022 IF_DATA DS.B 1 Bit 7 Bit 0

14 Input Esecuzione 1/5

15 Input Esecuzione 2/5

16 Input Esecuzione 3/5

17 Input Esecuzione 4/5

18 Input Esecuzione 5/5

19 Il dispositivo video-tastiera Terminal di ASIM Ø CNTRL (registro di controllo e stato):» Bit 0 Abilita interruzione su BUFFER FULL» Bit 1 Abilita interruzione su ENTER» Bit 2 Cancella video» Bit 3 Pulisce buffer tastiera» Bit 4 Abilita tastiera» Bit 5 Abilita eco» Bit 6 Stato di BUFFER FULL» Bit 7 Stato di ENTER inviato

20 Esempio di I/O programmato CONTROL DATA CPU REGISTERS STORAGE CODE MEMORY TTY

21 Terminal.a68 1/3 * terminal.a68 * Demonstrates programmed I/O MEM EQU $8000 * Leave half K free for later use (data storage) ORG $8200 TER EQU $2000 * Address of tty data register EOS EQU 0 ENTER EQU $D ENTERHIT EQU $80 * TTYCFG EQU $30 * Abilita tastiera, Abilita eco QUEST DC.B 'Come ti chiami? ',0 ANSW DC.B 'Ciao, ',0

22 Terminal.a68 2/3 * Initialize A0 to tty data register * Initialize A2 to tty control register * Initialize control register to BEGIN MOVEA.L #TER,A2 MOVEA.L A2,A0 ADD.L #1,A2 MOVE.B #TTYCFG,(A2) * Initialize A1 to start of output message * Output characters until EOS found LEA.L QUEST,A1 OUTPUT MOVE.B (A1)+,D0 CMP.B #EOS,D0 BEQ CONT MOVE.B D0,(A0) BCC OUTPUT * Keep checking tty control register until ENTER hit CONT MOVE.B (A2),D1 AND.B #ENTERHIT,D1 BEQ CONT

23 Terminal.a68 3/3 * Initialize A1 to start of storage area MOVEA.L #MEM,A1 * Copy characters from tty data register to storage area * Stop when ENTER is found in data IN1 MOVE.B (A0),D0 MOVE.B D0,(A1)+ CMP.B #ENTER,D0 BNE IN1 * Initialize A1 to start of output message * Output characters until EOS found LEA.L ANSW,A1 OUT1 MOVE.B (A1)+,D0 CMP.B #EOS,D0 BEQ CONT1 MOVE.B D0,(A0) BCC OUT1 * Initialize A1 to start of storage area * Output characters until ENTER found

24 Terminal - Esecuzione

25 Priority Interrupt Controller (PIC) Ø Descrizione del dispositivo Ø Configurazione Ø Collegamento Ø Modello di programmazione Ø Esempio

26 Descrizione del dispositivo Ø Il componente industriale di riferimento è l Intel 8259A Ø Un singolo PIC gestisce fino a 8 livelli di priorità Ø Utilizzando più PIC in cascata è possibile gestire fino a 64 livelli di priorità Ø Prevede diverse modalità di gestione

27 Schema dispositivo DATA BUS CS A0!RD!WR INT INTERRUPT REGISTER INTERRUPT MASK REG IN SERVICE REGISTER TYPE REG CONTROL REG IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7 7 0

28 Modello di programmazione (cenni) Ø L indirizzamento dei 5 registri dipende da:» Valore del bit 0 dell indirizzo» Tipo di accesso» Valore di RR (bit 6 del registro CTRL) e di RIS (bit 7 del registro CTRL)» Stato del componente

29 Esempio