SISTEMA DI I/O CALCOLATORI ELETTRONICI I
|
|
- Ornella Randazzo
- 6 anni fa
- Visualizzazioni
Transcript
1 SISTEMA DI I/ AATI EETTNII I d Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II
2 Supporti didattici B. Fadini,. Savy: Fondamenti di Informatica III cap. IV, par. 1-11, 14-15
3 Il colloquio tra PU e periferia memoria programma di I/ messaggio I/ PU periferia sistema centrale colloquio: scambio di messaggi protocollo: insieme di regole con cui avviene lo scambio la PU, eseguendo il programma di I/, esercita il controllo delle operazioni
4 Il colloquio tra PU e periferia memoria PU sistema centrale dati comandi stato I/ periferica dal centro alla periferia viaggiano i comandi per l'esecuzione di una data operazione dalla periferia al centro viaggiano i segnali di stato della periferica che ne sintetizzano le condizioni di funzionamento
5 Il colloquio tra PU e periferia memoria messaggio I/ PU periferica sistema centrale l'insieme dati comandi stato costituisce il messaggio
6 Il colloquio tra PU e periferia memoria PU sistema centrale messaggio strobe-out strobe-in I/ periferica I messaggi inviati in entrambe le direzioni sono sincronizzati mediante un apposito segnale di campionamento (strobe): dal centro alla periferia viaggia il segnale strobe-out dalla periferia al centro viaggia il segnale strobe-in
7 Il colloquio tra PU e periferia memoria PU sistema centrale req ack I/ periferica centro e periferia possono inoltre scambiarsi segnali di controllo: ack (acknowledged) nack (not ack) err (errore) req (richiesta di stato)
8 Il colloquio tra PU e periferia memoria PU sistema centrale mess. 1 mess. N I/ periferica Quando occorre trasmettere un blocco di N >1 informazioni elementari (trasmissione a blocchi) il colloquio prevede un insieme di parametri che, tra l altro, definiscono l'indirizzo di memoria di inizio del blocco A che si intende trasferire, e la dimensione N del blocco stesso
9 Gli strati del sistema I/ software primitive di linguaggio primitive di linguaggio primitive di S.. primitive di S.. driver linguaggio macchina linguaggio macchina architettura I/ architettura I/ interfaccia I/ interfaccia I/ sono le primitive di I/ del linguaggio ad alto livello (formatted I/ operations es. read/write/print) sono definite le operazioni di I/ più sofisticate: unità logiche, allocazione di buffer di memoria, ecc. effettua il trasferimento di un messaggio completo tra un buffer di memoria e la periferia comprende codici operativi specificamente dedicati all'i/ (operazioni I/ elementari) definisce le microoperazioni che implementano un'istruzione di I/ in M (liv. segnali di controllo) si interpone fra processore (I ) e periferica (livello logico ed elettronico) hardware
10 Selezione della periferica a selezione della periferica può avvenire secondo due tecniche di collegamento tra nodi: dati indirizzo i i+1 i dati i+1 indirizzo bus dedicato (punto-punto) bus comune (multi-punto) con selezione dinamica oppure preselezione
11 Architettura del sistema I/: interfacce passive programma I/ memoria interfaccia I/ device controller unità fisica unità periferica PU interfaccia I/ device controller unità fisica 0 unità periferica unità fisica 1 interfaccia I/ device controller unità fisica sistema elaboratore centrale unità periferica
12 Architettura del sistema I/: canali indipendenti Nei sistemi più evoluti la PU non gestisce direttamente le operazioni di I/, ma le delega ad un'interfaccia intelligente o ad un altro processore, detto genericamente canale di I/ Il canale di I/ effettua autonomamente le operazioni di I/: la PU gestisce soltanto le operazioni di avvio e di controllo del canale Processore di I/: un vero e proprio processore demandato esclusivamente all'esecuzione delle operazioni di I/ Modello DMA (Direct Memory Access) un'apparecchiatura in grado di accedere indipendentemente alla memoria ed eseguire un trasferimento di N blocchi per volta
13 Architettura del sistema I/: canali indipendenti periferica PU canale I/ periferica a bus dedicati periferica memoria a bus comune PU memoria canale I/
14 Modello funzionale di interfaccia Un'interfaccia svolge essenzialmente funzioni di: transito di messaggi da o per la periferia controllo delle periferiche ad essa collegate controllo dell'interfaccia nella sua globalità
15 Modello funzionale di interfaccia PU F dato stato stato flag F comando dato comando input controllo output N T E
16 Modello funzionale di interfaccia PU I F dato stato stato flag F comando dato comando input controllo output N T E
17 Modello funzionale di interfaccia PU I F dato stato stato flag F comando dato comando input controllo output N T E
18 Modello funzionale di interfaccia PU I F dato stato stato flag F comando dato comando input controllo output N T E
19 Modello funzionale di interfaccia PU I F dato stato stato flag F comando dato comando input controllo output N T E
20 Esempio di interfaccia I F input controllo output F N T E I: egistro di input : flip-flop per generare il segnale di controllo F: flip-flop per memorizzare il segnale di stato : egistro di output
21 Il inguaggio Macchina di I/ linguaggio macchina linguaggio macchina architettura I/ architettura I/ interfaccia I/ interfaccia I/ comprende codici operativi specificamente dedicati all'i/ (operazioni I/ elementari) definisce le microoperazioni che implementano un'istruzione di I/ in M (liv. segnali di controllo) si interpone fra processore (I ) e periferia (livello logico ed elettronico) Il linguaggio macchina realizza le operazioni elementari di I/, consistenti essenzialmente nel trasferimento di un dato tra la PU ed un registro dell'interfaccia, inquadrandole nell'architettura complessiva del processore e nella tecnica generale di tutte le istruzioni in.m. Pertanto, anche per le istruzioni di I/ valgono le caratteristiche peculiari dello specifico.m.: sintassi, riferimento agli operandi e loro natura (immediato, registro, memoria, ecc.)
22 Sintassi e semantica del. M. di I/ Un'operazione di I/ è introdotta nella sintassi del.m. se esiste uno specifico codice operativo che la realizza. Viceversa, se un'operazione di I/ è implementata a livello programma, mediante particolari operandi e/o sequenze di codici operativi elementari, si dice che essa è realizzata per via semantica. a sintassi di un.m. "vede" un sistema di I/ in genere più semplice di quello reale, che è visto soltanto dalla semantica dei programmi di I/ di superiore livello di astrazione.
23 Modello fondamentale di programmazione I/ Per modello fondamentale di programmazione I/ in.m. si intende lo schema di interfaccia o comunque dei registri visti a livello.m. PU IA ID dato indirizzo P(0) P(1) P(k-1) interfaccia N T E ID (I/ Data bus) trasferisce il dato IA (I/ Address bus) indirizza il registro P[IA]
24 Modello I/ Isolato ID IA PU P(0) P(1) P(k) P(k+1) P(k+j) P(k+j+1) P(k-1) P(k+j-1) P(N-1) o spazio di indirizzamento per l'i/ è suddiviso tra le interfacce ed è indipendente dalla memoria centrale interfaccia controller interfaccia controller interfaccia controller
25 Modello I/ Isolato 'indirizzo posto sull'i/ Address bus svolge la duplice funzione di selezione dell'interfaccia ed individuazione di un particolare registro nell'interfaccia Apposite istruzioni di I/ specificamente previste dal.m. provvedono ad implementare le operazioni elementari di ingresso/uscita Questo modello non prevede la gestione della sincronizzazione, che viene quindi realizzata per via semantica
26 Modello Memory Mapped I registri di I/ appartengono allo stesso spazio indirizzabile di memoria: alcuni degli indirizzi sono "sostituiti" da indirizzi dei registri di I/: ID = MB PU MEM sel interfaccia IA = MA I bus IA e ID coincidono logicamente e fisicamente con il bus MA ed il bus MB rispettivamente Un apposito selettore riconosce l'indirizzo posto su IA=MA ed abilita all'operazione la memoria o uno dei registri dell'interfaccia
27 Modello Memory Mapped Il.M. non è dotato di specifiche istruzioni di I/: le operazioni di ingresso-uscita vengono implementate utilizzando i normali codici operativi per il trasferimento dei dati (MVE e tutte le istruzioni di riferimento in memoria) Una parte dello spazio di indirizzamento della memoria è usata per l'i/ Il processore M68000 impiega questo modello di I/
28 Sincronizzazione delle operazioni di I/ Un problema fondamentale nelle operazioni di I/ è quello della sincronizzazione: - a livello del messaggio elementare, la sincronizzazione avviene mediante segnali di strobe - a livello del colloquio, il susseguirsi di messaggi può avvenire in maniera asincrona o sincrona
29 Protocollo asincrono e sincrono Detti A e B i partner di un'operazione di I/, si possono seguire due approcci differenti: tecnica asincrona e tecnica sincrona, cui corrispondono altrettanti protocolli. protocollo asincrono: ad ogni messaggio inviato da A a B segue un messaggio di risposta da B ad A (oppure time-out) protocollo sincrono: basato esclusivamente sull'uso di un segnale esterno di tempificazione (clock)
30 olloquio asincrono: operazioni di input a tecnica fondamentale del colloquio asincrono prevede per l'input un messaggio "richiesta dato" (req) da parte della PU ed una risposta "dato" da parte della periferia, accompagnata da un segnale strobe-in: PU 1 - read request 2 - Data in 3 - strobe in input DEVIE NTE ccorre prevedere la condizione di time-out quando non perviene alcuna risposta entro un limite di tempo prefissato
31 olloquio asincrono: operazioni di output In output, la PU invia un dato accompagnato da un segnale strobe-out, a cui la periferia risponde con un segnale ack 1 - Data out PU 3 - ack 2 - strobe out DEVIE NTE output Anche per l'output occorre prevedere la condizione di time-out
32 Sincronizzazione programmata Nel modello a sincronizzazione programmata le fasi fondamentali del colloquio asincrono sono gestite a livello programma -tipicamente nel driver di I/- che effettua quindi la sincronizzazione delle operazioni di ingresso-uscita Protocollo handshake: protocollo elementare nel quale il dato è un dato elementare (es. un singolo byte) ed i messaggi di controllo e stato (es. req, ack) sono semplici segnali binari Questi segnali binari sono generati da flip-flop che possono essere posizionati e letti mediante apposite istruzioni assembly es. ST,, STF, F, SFS
33 Protocollo handshake d'ingresso input controllo I F req strobe-in N T E req strobe-in segnale collegato al ff : si ottiene la richiesta req con un'istruzione tipo ST (Set ) agisce come strobe per la memorizzazione del dato in I e posiziona il ff F, che può essere interrogato con un'istruzione tipo SFS (Skip if F set)
34 Protocollo handshake d'ingresso input controllo Fasi del colloquio I F req strobe-in N T E set reset F *richiesta dato: inizio della fase di inpu *inizializza F do read F while (not F) *attende lo strobe; PU inattiva read dato *input in senso stretto
35 Protocollo handshake d'ingresso input controllo Fasi del colloquio I F strobe-in N T E set *richiesta dato: inizio della fase di input do read F while (not F) *attende lo strobe reset F read dato reset *inizializza F *input in senso stretto *input completato
36 Protocollo handshake d'uscita output controllo F strobe-out ack N T E strobe-out segnale generato dal ff : agisce come strobe verso il controller ack il controller posiziona il ff F ad indicare che ha ricevuto il dato
37 Protocollo handshake d'uscita output controllo Fasi del colloquio reset reset F strobe-out F ack *inizializza *inizializza F N T E write dato set *output in senso stretto *invia strobe-out do read F while (not F) *attende ack; PU inattiva next instruction *output completato
38 I/ sincronizzato da interruzioni a fase in cui la PU resta inattiva in attesa dello strobe-in (input) o dell'ack (output) può essere eliminata ricorrendo ad un appropriato uso del sistema delle interruzioni. a periferica associa ai segnali di controllo una opportuna richiesta di interruzione. a PU (operativamente molto più veloce della periferia) avviata un'operazione di I/, può dedicarsi ad altre attività finché non riceve una richiesta di interruzione generata dalla periferica.
39 Input con interruzione input controllo interrupt request I req N T E a PU invia la richiesta del dato, con Set, e passa ad eseguire altre istruzioni Quando il dato è pronto, il segnale di strobe-in inviato dal controller viene impiegato per generare una richiesta di interruzione Allorché la richiesta viene accolta, l'effettiva operazione di ingresso è realizzata dalla IS associata alla periferica
40 utput con interruzione output controllo interrupt request strobe-out N T E a PU mette il dato sul bus, genera strobe-out e passa ad altre istruzioni Il segnale di ack inviato dal controller genera una richiesta di interrupt per consentire una nuova operazione di uscita
Sottosistemi ed Architetture Memorie
Sottosistemi ed Architetture Memorie CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II La memoria centrale Memoria centrale: array di
DettagliIl sistema di Input/Output
Corso di Calcolatori Elettronici I A.A. 2010-2011 Il sistema di Input/Output Lezione 35 Prof. Roberto Canonico Università degli Studi di Napoli Federico II Facoltà di Ingegneria Corso di Laurea in Ingegneria
DettagliCorso di Calcolatori Elettronici I. Memorie. Prof. Roberto Canonico
Corso di Calcolatori Elettronici I Memorie Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso di Laurea
DettagliCorso di Calcolatori Elettronici I
Corso di Calcolatori Elettronici I Il sistema di Input-Output Roberto Canonico Università degli Studi di Napoli Federico II A.A. 2014-2015 Roberto Canonico Corso di Calcolatori Elettronici I A.A. 2014-2015
DettagliCALCOLATORI ELETTRONICI II
CALCOLATORI ELETTRONICI II L INTERFACCIA PARALLELA Argomenti della lezione Le interfacce parallele Il dispositivo Intel 855 Architettura Funzionamento Le interfacce parallele Esempio Le interfacce parallele
DettagliLA GESTIONE DELLA I/O
LA GESTIONE DELLA I/O Il S.O. È l interfaccia tra l hardware e i programmi che effettuano richieste di I/O Sottosistema di I/O strutturato in moduli chiamati DRIVER uno per ogni dispositivo I Driver rendono
DettagliIl problema dello I/O e gli Interrupt. Appunti di Sistemi per la cl. 4 sez. D A cura del prof. Ing. Mario Catalano
Il problema dello I/O e gli Interrupt Appunti di Sistemi per la cl. 4 sez. D A cura del prof. Ing. Mario Catalano Il Calcolatore e le periferiche Periferica Decodifica Indirizzi Circuiti di Controllo Registri
DettagliInformatica giuridica
Informatica giuridica Corso di laurea in Scienze dei Servizi giuridici Corso di laurea magistrale in Giurisprudenza A.A. 2015/16 L architettura hardware degli elaboratori La scheda madre Memoria principale
DettagliComponenti principali. Programma cablato. Architettura di Von Neumann. Programma cablato. Cos e un programma? Componenti e connessioni
Componenti principali Componenti e connessioni Capitolo 3 CPU (Unita Centrale di Elaborazione) Memoria Sistemi di I/O Connessioni tra loro 1 2 Architettura di Von Neumann Dati e instruzioni in memoria
DettagliComponenti principali
Componenti e connessioni Capitolo 3 Componenti principali n CPU (Unità Centrale di Elaborazione) n Memoria n Sistemi di I/O n Connessioni tra loro Architettura di Von Neumann n Dati e instruzioni in memoria
DettagliComponenti e connessioni. Capitolo 3
Componenti e connessioni Capitolo 3 Componenti principali CPU (Unità Centrale di Elaborazione) Memoria Sistemi di I/O Connessioni tra loro Architettura di Von Neumann Dati e instruzioni in memoria (lettura
DettagliInput/Output (Cap. 7, Stallings)
Input/Output (Cap. 7, Stallings) Grande varietà di periferiche gestiscono quantità di dati differenti a velocità diverse in formati diversi Tutti più lenti della CPU e della RAM Necessità di avere moduli
DettagliInfluenza dell' I/O sulle prestazioni (globali) di un sistema
Influenza dell' I/O sulle prestazioni (globali) di un sistema Tempo totale per l'esecuzione di un programma = tempo di CPU + tempo di I/O Supponiamo di avere un programma che viene eseguito in 100 secondi
DettagliSottosistema d ingresso uscita
Lezione n.15 Sottosistema d ingresso uscita Le interfacce Sommario: Il sottosistema d ingresso/uscita (I/O) e le interfacce Gestione di un periferico a controllo di programma 1 Il sottosistema d ingresso/uscita
DettagliISA Input / Output (I/O) Data register Controller
ISA Input / Output (I/O) Numerose Periferiche di tanti tipi diversi, collegati alla CPU mediante BUS diversi. Solo Input (tastiera, mouse), producono dati che la CPU deve leggere. Solo Output (Schermo),
DettagliArchitettura di un elaboratore. Il modello di von Neumann
Architettura di un elaboratore Il modello di von Neumann 4(5) componenti fondamentali unita di elaborazione: CPU memoria centrale: RAM periferiche (memoria di massa) bus di sistema bus di sistema CPU RAM
DettagliCiclo del Processore. Memoria
Ciclo del Nella figura seguente è riportata la rappresentazione semplificata ed essenziale di un computer. RESET Canali Di Ingresso Uscita Uscita Ingressi Fig. 1 Rappresentazione semplificata di un computer
DettagliLivelli del sottosistema di I/O
Input/Output 1 Livelli del sottosistema di I/O Software di I/O di livello utente Software di sistema indipendente dal dispositivo Driver dei dispositivi Gestori delle interruzioni Hardware Modo utente
DettagliArchitettura dei Calcolatori elettronici
Architettura dei Calcolatori elettronici CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Dal punto di vista architetturale un calcolatore
DettagliTipi di Bus. Bus sincrono. Comunicazioni nell elaboratore (e oltre) Bus sincroni e asincroni Standard commerciali (PCI,SCSI,USB)
Comunicazioni nell elaboratore (e oltre) Bus sincroni e asincroni Standard commerciali (PCI,SCSI,USB) Architettura degli Elaboratori (Prima Unità) Renato.LoCigno@dit.unitn.it www.dit.unitn.it/~locigno/didattica/archit/02-03/index.html
DettagliUniversità di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A Pietro Frasca.
Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2013-14 Pietro Frasca Lezione 15 Martedì 26-11-2013 1 Allocazione dei dispositivi e tecniche di spooling
DettagliIl Sottosistema di Memoria
Il Sottosistema di Memoria Calcolatori Elettronici 1 Memoria RAM RAM: Random Access Memory Tempi di accesso indipendenti dalla posizione Statica o Dinamica Valutata in termini di Dimensione (di solito
DettagliI SISTEMI OPERATIVI. Insieme di programmi che implementano funzioni essenziali per l uso di un sistema elaboratore.
I SISTEMI OPERATIVI Insieme di programmi che implementano funzioni essenziali per l uso di un sistema elaboratore. Le funzioni di un S.O. non sono definibili in modo esaustivo e puntuale così come non
DettagliIl calcolatore. È un sistema complesso costituito da un numero elevato di componenti. è strutturato in forma gerarchica
Il calcolatore È un sistema complesso costituito da un numero elevato di componenti. è strutturato in forma gerarchica ogni livello di descrizione è caratterizzato da una struttura rappresentante l organizzazione
DettagliCapitolo 13 Il sottosistema di ingresso/uscita
Capitolo 13 Il sottosistema di ingresso/uscita Elementi di base del sottosistema di I/O I dispositivi di I/O sono collegati al bus di sistema attraverso una interfaccia che risolve i problemi di sincronizzazione
DettagliSistemi Operativi. Sottosistema di I/O
Sistemi Operativi (modulo di Informatica II) Sottosistema di I/O Patrizia Scandurra Università degli Studi di Bergamo a.a. 2011-12 Sommario L hardware di I/O Struttura Interazione tra computer e controllori
DettagliIl sistema di I/O. Sistemi Operativi 13.1
Il sistema di I/O Hardware di I/O Interfaccia di I/O per le applicazioni Sottosistema per l I/O del kernel Trasformazione delle richieste di I/O Prestazioni 13.1 Introduzione Un elaborazione eseguita da
DettagliARCHITETTURA DI UN ELABORATORE! Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40).!
ARCHITETTURA DI UN ELABORATORE! Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40).! MACCHINA DI VON NEUMANN! UNITÀ FUNZIONALI fondamentali! Processore
DettagliUniversità di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2015-16. Pietro Frasca.
Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2015-16 Pietro Frasca Lezione 15 Martedì 24-11-2015 Struttura logica del sottosistema di I/O Processi
DettagliIl Sistema Operativo. Informatica Sistema Operativo 1
Il Sistema Operativo Informatica Sistema Operativo 1 O.S.:.: un intermediario SW Applicativo Sistema Operativo HW Informatica Sistema Operativo 2 O.S. vs applicativi Applicativi accesso a un insieme ridotto
DettagliIl Sistema Operativo
Il Sistema Operativo Il sistema operativo Con il termine sistema operativo si intende l insieme di programmi e librerie che opera direttamente sulla macchina fisica mascherandone le caratteristiche specifiche
DettagliCapitolo 2: Strutture dei sistemi di calcolo
Capitolo 2: Strutture dei sistemi di calcolo Funzionamento di un sistema di calcolo Struttura di I/O Struttura della memoria Gerarchia delle memorie Architetture di protezione Struttura delle reti di calcolatori
DettagliGESTIONE DELLE PERIFERICHE D INGRESSO/USCITA ARGOMENTI
GESTIONE DELLE PERIFERICHE D INGRESSO/USCITA ARGOMENTI Compiti del sottosistema di I/O Architettura del sottosistema di I/O Gestore di un dispositivo di I/O Gestione e organizzazione dei dischi COMPITI
DettagliArchitetture dei Calcolatori Interfacce
Architetture dei Calcolatori Interfacce Ingegneria dell Automazione A.A. 2011/12 Anna Lina Ruscelli Sommario Organizzazione dello spazio di I/O Interfacce parallele di ingresso/uscita senza handshake con
DettagliMemorie Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella
Memorie Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.net Tipi di memorie Possono essere classificate in base a varie caratteristiche:
DettagliStruttura dei Sistemi di Calcolo
Università di Udine Facoltà di Scienze MM.FF.NN. A.A. 2009-2010 Copyright c 2000 04 Marino Miculan (miculan@dimi.uniud.it) La copia letterale e la distribuzione di questa presentazione nella sua integrità
DettagliDispositivi di I/O. Dispositivi di I/O. Prestazioni degli hard disk. Dispositivi di I/O (2) Architetture dei Calcolatori (lettere A-I)
Dispositivi di I/O Architetture dei Calcolatori (lettere A-I) Dispositivi di I/O Un dispositivo di I/O è costituito da due componenti: Il dispositivo fisico effettivo (disco, stampante, mouse, video, )
DettagliIl Sottosistema di Memoria
Il Sottosistema di Memoria Classificazione delle memorie Funzionalità Memoria di sola lettura (ROM) Memoria di lettura/scrittura Tecnologia Memoria a semiconduttori Memoria magnetica Memoria ottica Modalità
DettagliIO 1 Input Output a livello Hardware
Architettura dei calcolatori e sistemi operativi Input Output IO 1 Input Output a livello Hardware Accesso delle periferiche Le unità periferiche interagiscono con il processore e la memoria centrale attraverso
DettagliInput/Output. Livelli del sottosistema di I/O
Input/Output 1 Livelli del sottosistema di I/O Software di I/O di livello utente Software di sistema indipendente dal Di Driver dei didispositivi itii Gestori delle interruzioni Hardware utente kernel
DettagliDEC PDP8, III Generazione, '65-'75
Parte I DEC PDP8, III Generazione, '65-'75 PDP8 Architettura (Livello Registri) 12 bit Program Counter PC 12 bit Memory Address Register MAR Random Access Memory RAM 4096 x 16 1 bit I 3 bit Operation Code
DettagliOperazioni di I/O. Schema di collegamento fra dispositivi periferici e CPU
Operazioni di I/O 1 Schema di collegamento fra dispositivi periferici e CPU Memoria CPU buffer interfaccia Registro di controllo Registro Di stato Unità di controllo Dispositivo fisico 2 1 Unità di interfaccia
DettagliI dispositivi di input/output
I dispositivi di input/output I dispositivi di input/output (anche detti periferiche), permettono di realizzare l'interazione tra l'uomo e la macchina La loro funzione primaria è quella di consentire l'immissione
DettagliAB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND.
1 Elementi di memoria: flip-flop e registri Porte logiche elementari CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Livello fisico
DettagliArchitettura di rete. Modelli di Riferimento: TCP/IP e OSI. Modello di riferimento OSI. Modelli di riferimento. architettura di rete
I semestre 02/03 Modelli di Riferimento: TCP/IP e OSI Prof. Vincenzo Auletta auletta@dia.unisa.it http://www.dia.unisa.it/~auletta/ Architettura di rete architettura di rete insieme delle specifiche funzionali
DettagliI seguenti luicidi sono tratti da: Paolo Corsini, Dalle porte AND OR NOT al sistema calcolatore, Edizioni ETS
I seguenti luicidi sono tratti da: Paolo Corsini, Dalle porte AND OR NOT al sistema calcolatore, Edizioni ETS Sommario Moduli di espansione di memoria Organizzazione dello spazio di I/O Interfacce parallele
DettagliELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Gruppo H: Sistemi Elettronici Lezione n. 36 - H -1: Piastra di memoria statica Interfaccia con registri di I/O Interconnessioni e sistemi Protocolli
DettagliLa gestione dell I/O (Cap. 5, Tanenbaum)
La gestione dell I/O (Cap. 5, Tanenbaum) Prestazioni e generalità Gestione software Supporti su disco Orologi Lezione Architettura degli Elaboratori - 1 - A. Sperduti Pagina 1 Prestazioni e generalità
DettagliSistemi Operativi SISTEMI DI INPUT/OUTPUT. D. Talia - UNICAL. Sistemi Operativi 10.1
SISTEMI DI INPUT/OUTPUT 10.1 Sistemi I/O Hardware di I/O Interfaccia di I/O per le applicazioni Sottosistema per l I/O del kernel Trasformazione delle richieste di I/O Stream Prestazioni 10.2 I/O Hardware
DettagliInformatica di Base - 6 c.f.u.
Università degli Studi di Palermo Dipartimento di Ingegneria Informatica Informatica di Base - 6 c.f.u. Anno Accademico 2007/2008 Docente: ing. Salvatore Sorce Architettura dei calcolatori III parte Dispositivi
DettagliLezione XII: La gestione delle eccezioni in MINIX
1 Dip. di Informatica e Comunicazione Università degli Studi di Milano, Italia mattia.monga@unimi.it 4 aprile 2008 1 c 2008 M. Monga. Creative Commons Attribuzione-Condividi allo stesso modo 2.5 Italia
DettagliArchitettura dei calcolatori
Cos'è un calcolatore? Architettura dei calcolatori Esecutore automatico di algoritmi Macchina universale Elementi di Informatica Docente: Giorgio Fumera Corso di Laurea in Edilizia Facoltà di Architettura
Dettagli1.5 Control bus Sistemi: architettura dei microprocessori
Control bus 1.5 Control bus Le azioni di lettura, scrittura, acquisizione ed emissione sono governate dalla CPU che sincronizza gli altri dispositivi attraverso il controlo bus. Il control bus è costitituito
DettagliMacchine Astratte. Nicola Fanizzi Dipartimento di Informatica Università degli Studi di Bari. Linguaggi di Programmazione feb, 2016
Macchine Astratte Nicola Fanizzi Dipartimento di Informatica Università degli Studi di Bari Linguaggi di Programmazione 010194 29 feb, 2016 Sommario 1 Introduzione Macchina astratta Interprete Implementazione
DettagliG L O S S A R I O. Fondamenti di Informatica I - Università degli Studi di Trento Dott. Roberti Pierluigi
G L O S S A R I O BIT: acronimo di Binary Digit. E l unità elementare di informazione. Può assumere solo il valore 0 o 1. CALCOLATORE: macchina che opera la trasformazione dei dati (informazioni) HARDWARE:
DettagliProgrammazione A.A Architettura dei Calcolatori. ( Lezione V ) Componenti hardware e loro schema funzionale
Programmazione A.A. 2002-03 I Architettura dei Calcolatori ( Lezione V ) Componenti hardware e loro schema funzionale Prof. Giovanni Gallo Dr. Gianluca Cincotti Dipartimento di Matematica e Informatica
Dettaglistatic dynamic random access memory
LA MEMORIA SRAM e D R A M static dynamic random access memory SRAM: unità che memorizza un gran numero di parole in un insieme di flip-flop, opportunamente connessi, mediante un sistema di indirizzamento
DettagliLezione 15. L elaboratore Elettronico
Lezione 15 Architettura di un calcolatore L elaboratore Elettronico Un elaboratore elettronico è una macchina elettronica in grado di elaborare dati secondo le specifiche fornite da un algoritmo Internamente
DettagliElementi di informatica
Elementi di informatica Architetture degli elaboratori Il calcolatore Un calcolatore è sistema composto da un elevato numero di componenti Il suo funzionamento può essere descritto se lo si considera come
DettagliInterfacciamento di periferiche I/O al μp 8088
Interfacciamento di periferiche I/O al μp 8088 5.1 Principali segnali della CPU 8086 5.2 Periferiche di I/O e loro gestione 5.3 Collegamento di periferiche di input 5.4 Collegamento di periferiche di output
DettagliUniversità di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A Pietro Frasca.
Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2016-17 Pietro Frasca Lezione 1 Martedì 11-10-2016 1 Introduzione Un sistema operativo è un software
Dettagli2. Architettura di un calcolatore
Corso di Fondamenti di Informatica Corso di Laurea in Ingegneria Gestionale (L-Z) 2. Ing. Michele Ruta 1di 31 Sommario Architettura di base: il modello della macchina di Von Neumann: Memoria CPU Bus Interfacce
DettagliSecondo l architettura di Von Neumann il bus rappresenta il punto di interconnessione di tutti i componenti del calcolatore.
Secondo l architettura di Von Neumann il bus rappresenta il punto di interconnessione di tutti i componenti del calcolatore. Sui bus si attestano periferiche caratterizzate da funzioni e velocità molto
DettagliArchitettura di un calcolatore: Introduzione parte 2
Corso di Calcolatori Elettronici I Architettura di un calcolatore: Introduzione parte 2 Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle
DettagliCapitolo 7: Input/Output. Es.1 - Bus sincrono. Es.1 - Risposta (a)
Esercitazione di Calcolatori Elettronici Ing. Gian Luca Marcialis Corso di Laurea in Ingegneria Elettronica Capitolo 7: Input/Output Capitolo 7 Input/Output Esercizi sul BUS: 1. Bus sincrono 2. Arbitraggio
DettagliArchitettura generale del calcolatore Hardware (tutto ciò che e tangibile) Software (tutto ciò che non e tangibile)
Architettura generale del calcolatore Hardware (tutto ciò che e tangibile) La macchina di Von Neumann Le periferiche Software (tutto ciò che non e tangibile) Il sistema operativo I programmi applicativi
DettagliISO- OSI e architetture Client-Server
LEZIONE 9 ISO- OSI e architetture Client-Server Proff. Giorgio Valle Raffaella Folgieri giorgio.valle@unimi.it folgieri@dico.unimi.it Lez 10 modello ISO-OSI e architettura client-server 1 Nelle scorse
DettagliInput/output. Sistemi Operativi Lez. 32. Corso: Sistemi Operativi Danilo Bruschi A.A. 2009/2010
Input/output Sistemi Operativi Lez. 32 1 Ruolo del SO Le periferiche di I/O sono i dispositivi attraverso i quali un calcolatore scambia dati/ interagisce con la realtà esterna Per ogni periferica collegata
DettagliSistemi Operativi. Sottosistema di I/O
Sistemi Operativi (modulo di Informatica II) Sottosistema di I/O Patrizia Scandurra Università degli Studi di Bergamo a.a. 2008-09 Sommario L hardware di I/O Struttura Interazione tra computer e controllori
DettagliARCHITETTURA DI UN ELABORATORE
ARCHITETTURA DI UN ELABORATORE Unità funzionali Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40). La macchiana di Von Neumann: Non distingueva fra RAM
DettagliINFORMATICA. L informatica comprende:
Varie definizioni: INFORMATICA Scienza degli elaboratori elettronici (Computer Science) Scienza dell informazione Definizione proposta: Scienza della rappresentazione e dell elaborazione dell informazione
DettagliArchitettura dei Calcolatori Interfacce
Architettura dei Calcolatori Interfacce Ingegneria dell Automazione A.A. 2011/12 Anna Lina Ruscelli Sommario Organizzazione dello spazio di I/O Interfacce parallele di ingresso/uscita senza handshake con
DettagliMemorie a semiconduttore
Memoria centrale a semiconduttore (Cap. 5 Stallings) Architettura degli elaboratori -1 Pagina 209 Memorie a semiconduttore RAM Accesso casuale Read/Write Volatile Memorizzazione temporanea Statica o dinamica
DettagliCorso di Sistemi di Elaborazione A.A. 2008/2009
Università di Ferrara Facoltà di Ingegneria Docente: Ing. Massimiliano Ruggeri Mail: m.ruggeri@imamoter.cnr.it mruggeri@ing.unife.it Tel. 0532/735631 Corso di Sistemi di Elaborazione A.A. 2008/2009 Durata:
DettagliI dischi ottici. Fondamenti di Informatica -- Rossano Gaeta
I dischi ottici Le tecnologie dei dischi ottici sono completamente differenti e sono basate sull'uso di raggi laser Il raggio laser è un particolare tipo di raggio luminoso estremamente focalizzato che
DettagliInput/Output. bus, interfacce, periferiche
Architettura degli Elaboratori e delle Reti Lezione 29 Input/Output: bus, interfacce, periferiche Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliIntroduzione al funzionamento di un calcolatore elettronico
1 / 21 Introduzione al funzionamento di un calcolatore elettronico Natascia Piroso 23 settembre 2009 2 / 21 Sommario Che cos è un calcolatore? 1 Che cos è un calcolatore? Definizioni preliminari Il calcolatore
DettagliARCHITETTURA DI UN CALCOLATORE ELETTRONICO
ARCHITETTURA DI UN CALCOLATORE ELETTRONICO Per architettura di un calcolatore elettronico si intende l'insieme delle principali unità funzionali di un calcolatore ed il modo in cui queste interagiscono.
DettagliPROVA SCRITTA DEL MODULO/CORSO DI. 24 novembre 2016
PROVA SCRITTA DEL MODULO/CORSO DI 24 novembre 206 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI NOME: COGNOME: MATRICOLA: ESERCIZIO (6 punti) Progettare un riconoscitore
DettagliHSA HSA HARDWARE SYSTEM ARCHITECTURE. Livelli. Livello assemblativo. Livello di. Sistema Operativo. Livello di. linguaggio macchina.
HS HRDWRE SYSTEM RHITETURE a.a. 22-3 L. orrelli 1 Livelli I 4: MOV L,TOTLE XOR X,X XOR X,X MOV L,STRING[X] IN X LOOP I 4 Livello assemblativo Livello di Sistema Operativo 11111 1111 11 111 111 111 Livello
DettagliIl Microprocessore. Modello di Von Neumann
Il Microprocessore Modello di Von Neumann Comunicazione tramite bus Le linee di comunicazione tra il microprocessore e i dispositivi di supporto sono denominate bus. Si chiama bus dati, o data bus, il
DettagliPrincipali periferiche
Principali periferiche Timer Periferica per il conteggio esatto del tempo Esempio: 8254 3 contatori "indietro" da 16 bit: si può impostare un valore iniziale fino a 0xFFFF in ciascuno dei tre contatori;
DettagliArchitettura degli Elaboratori
Architettura degli Elaboratori Università degli Studi di Padova Facoltà di Scienze MM.FF.NN. Corso di Laurea in Informatica docente: Alessandro Sperduti Informazioni Generali Lucidi ed esercizi disponibili
DettagliGESTIONE DELLE PERIFERICHE D INGRESSO/USCITA ARGOMENTI
GESTIONE DELLE PERIFERICHE D INGRESSO/USCITA ARGOMENTI Compiti del sottosistema di I/O Architettura del sottosistema di I/O Gestore di un dispositivo di I/O COMPITI DEL SOTTOSISTEMA DI I/O 1. Nascondere
DettagliArchitettura dei calcolatori e Software di sistema
Università degli Studi di Palermo Dipartimento di Ingegneria Chimica, Gestionale, Informatica, Meccanica Lezioni di Informatica di Base per la Facoltà di Lettere e Filosofia Anno Accademico 2012/20103
DettagliCorso di Informatica
Corso di Informatica Modulo T2 3-La memoria 1 Prerequisiti Concetto di memoria Dati e istruzioni Bit e byte 2 1 Introduzione In questa Unità studiamo più in dettaglio la memoria del computer e le sue funzioni.
DettagliArchitettura hardware
Architettura hardware la parte che si può prendere a calci Architettura dell elaboratore Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione elaborazione
DettagliSistemi Operativi. Sistemi I/O SISTEMI DI INPUT/OUTPUT. Hardware di I/O. Interfaccia di I/O per le applicazioni. Sottosistema per l I/O del kernel
SISTEMI DI INPUT/OUTPUT 10.1 Sistemi I/O Hardware di I/O Interfaccia di I/O per le applicazioni Sottosistema per l I/O del kernel Trasformazione delle richieste di I/O Stream Prestazioni 10.2 I/O Hardware
DettagliStruttura di un sistema di elaborazione. SDE: basi. Descrizione dei componenti (2) Descrizione delle componenti
Struttura di un sistema di elaborazione Architettura di Von Neumann Componenti Hardware di un SDE Processo e Processore CPU Memoria Centrale SDE: basi Un SDE è formato da elementi di natura diversa (elettrica,
DettagliUniversità degli Studi di Cassino e del Lazio Meridionale
di Cassino e del Lazio Meridionale Corso di Tecnologie per le Memorie Anno Accademico Francesco Tortorella Gerarchia di memoria: vista complessiva Gerarchia di memoria: tecnologie Accesso casuale (random):
DettagliArchitettura di von Neumann
Fondamenti di Informatica per la Sicurezza a.a. 2008/09 Architettura di von Neumann Stefano Ferrari UNIVERSITÀ DEGLI STUDI DI MILANO DIPARTIMENTO DI TECNOLOGIE DELL INFORMAZIONE Stefano Ferrari Università
DettagliArchitettura di von Neumann
Fondamenti di Informatica per la Sicurezza a.a. 2007/08 Architettura di von Neumann Stefano Ferrari UNIVERSITÀ DEGLI STUDI DI MILANO DIPARTIMENTO DI TECNOLOGIE DELL INFORMAZIONE Stefano Ferrari Università
DettagliPeriferiche CPU. Misure e Sistemi Microelettronici Sistemi 6-1 SREG. Data Bus Address Bus Control Bus
Periferiche Interface Interface Interface Interface CPU SREG CREG DREG Il processore scambia informazioni con le periferiche attraverso dei registri. Tipicamente: Control REGister; Status REGister; Data
DettagliModelli di interazione tra processi
Modelli di interazione tra processi Modello a memoria comune (ambiente globale, global environment) Modello a scambio di messaggi (ambiente locale, message passing) 1 Modello a memoria comune Il sistema
DettagliLa memoria - tecnologie
Architettura degli Elaboratori e delle Reti Lezione 26 La memoria - tecnologie Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 25 1/21 Sommario!
DettagliLezione 1: L hardware
Architettura del calcolatore Lezione 1: L hardware Architettura Componenti e funzionamento Il calcolatore è uno strumento programmabile per la rappresentazione, la memorizzazione e l elaborazione delle
DettagliChiamata di procedura remota
Con gli strumenti gia` visti, si puo` realizzare come segue: lato chiamante: send asincrona immediatamente seguita da una receive lato chiamato: una receive seguita, al termine dell azione richiesta, da
DettagliUniversità degli Studi di Cassino
Corso di Input/Output Anno Accademico Francesco Tortorella Input/Output: da un sistema di elaborazione a? Sistema di Elaborazione Processore Controllo Memoria Cache (L1,L2) Periferiche Input Datapath Memoria
Dettagli