Ciclo del Processore. Memoria

Transcript

1 Ciclo del Nella figura seguente è riportata la rappresentazione semplificata ed essenziale di un computer. RESET Canali Di Ingresso Uscita Uscita Ingressi Fig. 1 Rappresentazione semplificata di un computer Come memoria è necessaria almeno una unità di lettura/scrittura (). In questo caso il programma deve venire riletto ogni volta che si ha una mancanza della tensione di alimentazione. Di regola si utilizza, oltre alla, una memoria a sola lettura () per il programma di start-up. Un programma è inseribile in solo una volta che si è certi del suo corretto funzionamento in tutte le sue componenti. Sono disponibili memorie programmabili a sola lettura (P) in cui è l utente stesso che può scrivere il programma e di queste ne esistono di due tipi. Nel primo tipo la programmazione avviene mediante l eliminazione di una connessione fusibile o la distruzione di un diodo, pertanto esse risulteranno programmabili una sola volta; nel secondo tipo la programmazione avviene imprimendo una carica ad un floating gate, che mantiene le proprie caratteristiche anche per diversi decenni. Le informazioni possono essere cancellate esponendo il componente ad una sorgente di raggi ultravioletti. Queste memorie sono dunque ripetutamente programmabili. Oltre alla CPU ed alla memoria al fine di costruire un elaboratore serve un circuito logico di interfaccia, necessario al flusso dei dati da e per le unità di Input/Output, dette unita periferiche andranno opportunamente adattate ai singoli processori mediante dei livelli di interfaccia sia hardware che software. Tutti gli elaboratori lavorano con il ciclo detto di Von Neumann che comprende le seguenti operazioni, 1) Trasferire l istruzione da a 2) Decodificare l istruzione 3) Trasferire l operando (o gli operandi) 4) Eseguire l istruzione e memorizzare o emettere il risultato 5) Incrementare il contatore di programma Durante l esecuzione di un programma, tra i componenti del computer vi sono i seguenti scambi di segnali. Fase di Boot 1a Ricerca dell istruzione. Il processore fornisce sul bus degli indirizzi, l indirizzo della posizione di memoria. La memoria fornisce l istruzione codificata sul bus dei dati al processore 1b Ricerca dei dati: Il processore fornisce sul bus degli indirizzi, l indirizzo della posizione di memoria. La memoria fornisce i dati sul bus dei dati al processore Corso di Laurea Ingegneria Meccanica & Ingegneria Gestionale A.A

2 2 Ingresso. Il processore fornisce sul bus degli indirizzi l indirizzo del canale di ingresso all unità di ingresso. L unita di ingresso trasferisce i dati del canale di ingresso al bus dei dati, dal quale arrivano al microprocessore. 3 Uscita Il processore fornisce gli indirizzi e dati. Gli indirizzi vanno all unità di uscita mediante il bus degli indirizzi, ed i dati vanno all unità di uscita mediante il bus dei dati. 4 Lettura dalla. Il processore fornisce sul bus degli indirizzi l indirizzo della posizione di memoria. La memoria fornisce i dati sul bus dati al processore Corso di Laurea Ingegneria Meccanica & Ingegneria Gestionale A.A

3 5 Scrittura della memoria. Il processore fornisce indirizzi e dati. Gli indirizzi vanno alla memoria mediante il bus degli indirizzi, i dati mediante il bus dei dati. Tutte queste operazioni sono comandate dal processore. Dopo un RESET in generali il contatore di programma è azzerato, e la prima istruzione e letta dalla memoria o P, la decodifica avviene nel processore stesso. Dopo l esecuzione dell istruzione il risultato è presente nell accumulatore e può venire memorizzato in un apposito registro del processore. Tale operazione viene compiuta quando il risultato ottenuto e da utilizzare per una delle prossime operazioni, altrimenti il risultato sarà deposto in memoria oppure in uscita Corso di Laurea Ingegneria Meccanica & Ingegneria Gestionale A.A

4 Algoritmo del L esecuzione di un istruzione avviene mediante sequenze elementari di controllo e pilotaggio da parte dell Unità Centrale; in particolare mediante sequenze: Sposta informazioni dalla Centrale a specifici registri e viceversa, oppure fra registri e registri Elabora le informazioni (operazioni aritmetiche, di confronto etc. ) Trasmette i segnali di controllo verso le periferiche La Centrale comunica con il resto della macchina mediante un registro MA (Memory Address) ed uno di Transito MB (Memory Buffer) da e per i registri. L Hardware è capace di effettuare operazioni di lettura e scrittura Lettura : M(MA) MB Scrittura : MB M(MA) Fra i registri di appoggio vanno ricordati : Registri Generali - Accumulatori in calcolo di espressioni - Indici per la modifica di Indirizzo - Allaccio a Sottoprogrammi Registri Speciali - Prossima Istruzione - Codifica di Indirizzo - Trattamento delle interruzioni - Indicatore per salti - Indicatori dello stato dell Unità Centrale - Indicatore dello stato delle Unità periferiche - Registri Limiti di Registro di Transito MB (Memory Buffer) Registro di Indirizzo della MA (Memory Address) Registro PI (Prossima Istruzione) Registro Istruzione Corrente Registro di Decodifica dell Istruzione (D) Registro Accumulatore (ACC) uno dei registri dell unità Aritmetico Logica Registro Operando (O) secondo registro dell unità Aritmetico Logica Registro di Uscita dell unità Aritmetico Logica (R) L Unità Aritmetico Logica è capace di compiere le operazioni matematiche più semplici operazioni di confronto in particolare : Acc + O R Acc - O R Acc X O R Acc / O R Il Data Flow dell operazione può sintetizzarsi con Corso di Laurea Ingegneria Meccanica & Ingegneria Gestionale A.A

5 c : M(MA) MB (per una operazione di lettura da Centrale) d : MB M(MA) (per una operazione di scrittura in Centrale) a : PI MA b : PI + 1 PI Quanto esposto in precedenza ha esclusivamente una valenza esplicativa della logica di funzionamento di un processore, anche se queste possono essere specifiche di ogni singolo processore. Generalizzando si può dire che l Algoritmo del Centrale è cosi costituito. a) Fase Istruzione (Istruction Fetch). L istruzione da eseguire, il cui indirizzo è registrato in PI, viene prelevato dalla memoria Centrale e spostata attraverso il registro di Transito in appositi registri dell Unità Centrale da dove condizionerà lo sviluppo successivo dell algoritmo, l istruzione viene decomposta nei suoi componenti (codice operativo, singoli operandi, informazioni ausiliarie); viene altresì incrementato di una unità il registro PI in modo che la macchina sia pronta ad eseguire la prossima istruzione, si esemplifica ipotizzando che il codice operativo venga smistato da OP[MB] ad un registro D da dove condizionerà gli sviluppi successivi. a : PI MA c : M(MA) MB b : PI + 1 PI OP[MB] D b) Fase Preparazione degli Operandi (Operand Assembly). In funzione del modo di indirizzamento specificato nell istruzione, vengono costruiti in appositi registri gli operandi sui quali l istruzione dovrà operare; a seconda dei casi, tale costruzione avviene mediante accessi in memoria (indirizzamento diretto ed indiretto) accessi ai banchi di registri per la Corso di Laurea Ingegneria Meccanica & Ingegneria Gestionale A.A

6 modifica dell indirizzo, operazioni aritmetiche per la composizione dell indirizzo modificato e così via. c) Fase Esecuzione (Execute). In funzione del codice operativo dell istruzione prelevata nella fase a) ed agendo sugli operandi nella fase b), vengono effettuate le microoperazioni necessarie per le esecuzioni dell istruzioni, quali trasferimenti tra registri interni, operazioni aritmetiche, accessi in memoria per registri risultati, etc.. Questa fase inizia allorché sia stata prelevata dalla memoria, il codice operativo sia stato trasferito nel registro D e sia stata effettuata la preparazione dell operando. Il contenuto del registro D, o di un suo sottoregistro, identifica dunque il codice operativo e con esso la sequenza di operazioni elementari da effettuare essendo gli operandi già disponibili negli appositi registri. Si supponga di aver terminato la fase di preparazione dell operando e disponibile in MB e di voler eseguire un operazione di addizione A + Acc A con A operando. MB O Acc + O R R Acc Corso di Laurea Ingegneria Meccanica & Ingegneria Gestionale A.A

7 Sistema delle Interruzioni In presenza del sistema delle interruzioni il ciclo prima illustrato si modifica come in pag. ArC 20. Un segnale di Interruzione, o semplicemente Interrupt Request è un segnale che se alto provoca la sospensione del programma in corso ed il salto ad una particolare locazione di memoria dove risiede uno speciale programma della sezione Supervisore detto Sottoprogramma delle Interruzioni ( Interrupt Service Routine o ISR ). Un segnale di interruzione è asincrono rispetto alla normale esecuzione del programma in corso, ed è prodotto da una causa esterna - Interruzioni in tempo reale : prodotta dal clock di sistema al fine di gestire la multiprogrammazione o funzionalità a suddivisione di tempo, quali la tariffazione o l avvicendamento di programmi in esecuzione. - Interruzione per richiesta di Attenzione : richieste dalla specifica unità periferica detta consolle di sistema. - Interruzioni Ingresso Uscita : prodotta dalle periferiche di Ingresso Uscita al completamento di specifiche attività stampa, registrazioni... - Interruzioni per errori di programma : o Overflow o Riconoscimento di codice operativo errato o Riconoscimento di indirizzo di memoria illecito - Interruzioni per Guasti di Sistema - Interruzioni Programmate e Chiamata al Supervisore L azione combinata della fase hardware e del Sottoprogramma delle Interruzioni e detta Processo delle Interruzioni e consiste nel salvare tutte le informazioni atte alla ripresa del programma interrotto, ad individuare la causa dell interruzione, eseguire eventuali operazioni software da questa richiesta ed a riprendere eventualmente il programma interrotto. Funzionalmente PI SAVE (SAVE è un apposito Registro di Salvataggio) A PI (A è l indirizzo di inizio della ISR) AG = 0 (con questa operazione si è indicata la disabilitazione delle interruzioni in quanto la routine di gestione delle interruzioni non è interrompibile) I registri che vengono salvati sono : Prossima Istruzione (PI) Accumulatore e registri speciali di macchina Registri di stato e maschera delle interruzioni Corso di Laurea Ingegneria Meccanica & Ingegneria Gestionale A.A

8 Corso di Laurea Ingegneria Meccanica & Ingegneria Gestionale A.A