Architettura e funzionamento del calcolatore

Transcript

1 FONDAMENTI DI INFORMATICA Prof PIER LUCA MONTESSORO Università degli Studi di Udine Architettura e funzionamento del calcolatore

2 Modello di calcolatore Si farà uso di un modello semplificato di elaboratore di tipo RISC (Reduced Instruction Set Computer) Per esso vengono nel seguito definiti: architettura linguaggio macchina/linguaggio assembly

3 Architettura del processore 16 fili IR 16 fili 3 fili R0 R1

4 Caratteristiche del processore Parallelismo: 16 bit 16 registri general purpose da 16 bit 3 registri special purpose non direttamente indirizzabili dalle istruzioni Program Counter () Instruction Register (IR) Stack Pointer () flag: Z (zero) C (carry: Cn) N (negative) V (overflow: Cn-1 Cn)

5 Caratteristiche del processore Isolated I/O: 16 bit per gli indirizzi di I/O Macchina load & store : le uniche istruzioni che possono accedere alla memoria sono quelle che trasferiscono i dati da e verso i registri tutte le altre operazioni operano soltanto sui registri Nell accesso alla memoria l indirizzo può essere espresso in tre modi ( modi di indirizzamento )

6 Modi di indirizzamento Operando immediato la parola che segue l istruzione contiene il dato (e quindi l indirizzo del dato è contenuto nel ) Indirizzo assoluto la parola che segue l istruzione (indirizzo nel ) contiene l indirizzo del dato Indirizzo in registro l indirizzo del dato è contenuto nel registro specificato dal codice dell istruzione

7 clock status signals from processor à di controllo sequential logic circuits instruction decoder instruction register control signals to processor

8 à aritmetico-logica control signals from control unit combinational circuits and data registers status signals to control unit

9 R/W Il control La CU lo pone a 1 per le operazioni di lettura, a 0 per le operazioni di scrittura M/IO La CU lo pone a 1 per le operazioni di lettura o scrittura in memoria, a 0 per le operazioni di lettura o scrittura su dispositivi di input/output W/B La CU lo pone a 1 per le operazioni di lettura/scrittura di 1 word, a 0 per le operazioni di lettura/scrittura di 1 byte

10 RAM address decoder R/W, M/IO, W/B

11 Indirizzo del monitor address decoder R/W, M/IO, W/B Indirizzo della tastiera

12 Instruction fetch (I) IR R0 R1 10 CF 36 M/IO = 1 (memory), R/W = 1 (read) W/B = 1 (word)

13 increment Instruction fetch (II) 10 IR R0 R1 10 CF 36 10

14 Operand fetch - op immediato (I) 10 IR R0 R1 10 CF 36 M/IO = 1 (memory), R/W = 1 (read) W/B = 1 (word)

15 increment Operand fetch - op immediato (II) 10 IR 36CF R0 R1 10 CF 36 36CF

16 Operand fetch - ind assoluto (I) 20 IR R0 R1 A M/IO = 1 (memory), R/W = 1 (read) W/B = 1 (word)

17 increment Operand fetch - ind assoluto (II) 20 IR R0 R1 A M/IO = 1 (memory), R/W = 1 (read) W/B = 1 (word)

18 Operand fetch - ind assoluto (III) 20 IR 51A8 R0 R1 A A8

19 Operand fetch - ind in registro (I) 31 IR R0 R M/IO = 1 (memory), R/W = 1 (read) W/B = 1 (word)

20 Operand fetch - ind in registro (II) 31 IR 2297 R0 R

21 Memory store - ind assoluto (I) 2260 IR 33 R0 R1 22 M/IO = 1 (memory), R/W = 1 (read) W/B = 1 (word)

22 increment Memory store - ind assoluto (II) 22 IR 33 R0 R1 20 M/IO = 1 (memory), R/W = 0 (write) W/B = 1 (word)

23 Memory store - ind assoluto (III) 22 IR 33 R0 R

24 Memory store - ind in registro (I) 3201 IR 2297 R0 R1 M/IO = 1 (memory), R/W = 0 (write) W/B = 1 (word)

25 Memory store - ind in registro (II) 3201 IR 2297 R0 R