Sistemi e reti CPU Concetti di base

Transcript

1 Sistemi e reti CPU Concetti di base A cura dell Ing. Claudio Traini Cenni Storici 1971 il primo processore mai realizzato : Intel 4004 Progettato dal vicentino Federico Faggin 1

2 Cenni Storici 1976 Faggin alla Zilog lancia il processore Z80 Cenni Storici Anni 80 Intel 8086 Architetture 16 bit Zilog Z8000 Motorola

3 Anni 90 Cenni Storici Architetture 32 bit Anni 2000 Cenni Storici Architetture 64 bit 3

4 Cenni Storici Architetture multi-core Cenni Storici Architetture multi-core 4

5 Architetture di base: von Neumann - Harward Architetture di base: von Neumann - Harward 5

6 Architetture di base: von Neumann Architetture di base: memorizzazione/scambio dati 6

7 Architettura von Neumann Concetto di BUS 7

8 Struttura di riferimento CPU Struttura di riferimento CPU 8

9 Elementi base della CPU Unità di controllo - CU Unità aritmetico-logica ALU Registri Registro MAR : Memory address register Registro MDR: Memory data register Clock BUS Bus dati Bus indirizzi Bus comandi PC Program Counter IR Instruction Register IF: Instruction Fetch, Lettura dell'istruzione da memoria ID: Instruction Decode, Decodifica istruzione e lettura operandi da registri EX: Execute Esecuzione dell'istruzione Gestione delle istruzioni MEM: Memory Accesso alla memoria WB: Write Back Scrittura di un dato nel registro 9

10 Tipologia delle istruzioni Load L perazione di load consiste nel caricamento dei dati dalla memoria ai registri della CPU Store L operazione di store consiste nella memorizzazione dei dati dai registri della CPU alla memoria Istruzioni aritmetiche Operazioni di calcolo aritmetico logiche Salto incondizionato/condizionato Operazioni che alterano il flusso sequenziale delle istruzioni Formato delle istruzioni Load/Store Load: l operazione di load consiste nel caricamento dei dati dalla memoria ai registri della CPU. In questa istruzione il campo OP contiene il codice dell operazione da eseguire, il campo R b individua il registro base da cui viene letto l indirizzo di memoria, eventualmente incrementato dell offset tramite la ALU, da cui prelevare il dato. L informazione proveniente dalla memoria viene caricata nel registro di destinazione R sd Store: l operazione di store consiste nella memorizzazione dei dati dai registri della CPU alla memoria. I campi assumono lo stesso significato dei campi dell istruzione load, solo che, in questo caso, il caricamento dei dati avviene dai registri alla memoria. 10

11 Formato delle istruzioni aritmetiche Istruzioni aritmetiche: Il campo OP contiene il codice di generica operazione aritmetica, i campi R s1 e R s2 contengono gli operandi e il campo R d individua il registro di destinazione del risultato. Infine il campo falu identifica la specifica operazione da eseguire (aritmetica o logica). Formato delle istruzioni di salto Salto incondizionato: Il campo OP contiene il codice di salto, il campo IND (sempre positivo) contiene l indirizzo di destinazione. Salto condizionato: Dai dati contenuti nei registri R s1 e R s2 si valuta se effettuare o meno il salto (confronto eseguito tramite la ALU) e quindi viene calcolato l indirizzo della destinazione. 11

12 Riassumendo Per ogni tipo di istruzione, i primi due passi da eseguire sono sempre uguali: - Prelievo dell istruzione dalla memoria e incremento del Program Counter - Lettura di uno o due registri dal banco dei registri, selezionando i registri a cui accedere tramite i campi dell istruzione Le azioni successive dipendono dal tipo di istruzione sebbene tutte le istruzioni richiedono un intervento della ALU: - Le istruzioni logico aritmetiche eseguono le operazioni tramite la ALU - Le istruzioni di load e store utilizzano la ALU per calcolare l indirizzo di memoria - Le istruzioni di salto utilizzano la ALU per le operazioni di confronto Pipeline Ulteriori elementi Cache Multithreading 12

13 Architetture moderne Architettura Nehalem 2008 Architetture moderne Loop Stream Detector Branch Misprediction Hardware prefetch Dynamically Scalable Architecture QuickPath Interconnect QPI Controller RAM integrato Simultaneous Multi-Threading Cache L3 Sistema video integrato 13

14 Tecnologie costruttive: nm Tecnologie costruttive Transistor Tri-gate, - con tecnologia di integrazione a 22 nm numero di transistor pari a 1,4 miliardi 14

15 Tecnologie costruttive Per l architettura Nehalem fu impiegata la fase di tock della tecnologia 45 nm del novembre 2008 Intel core i7 family impieghi desktop, mobile, server clock comprese tra i 2,6 e 3,9 Ghz numero di core da 2 a 8 tecnologia dai 45 ai 22 nm thread per core da 2 a 12 Bloomfield Lynnfield Clarksfield Arrandale Sandy Bridge Sandy Bridge-E Ivy Bridge /13 15

16 Il socket Socket LGA 1155 Intel 2011 supporta processori basati sulle microarchitetture Sandy Bridge ed Ivy Bridge composto da ben 1155 pin Il chipset north south bridge 16

17 Il chipset nuova filosofia Chipset Ivy Bridge 22 nm 17