Elettronica dei Sistemi Digitali Dispositivi logici programmabili

Transcript

1 Elettronica dei Sistemi Digitali Dispositivi logici programmabili Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 6013 Crema liberali Elettronica dei Sistemi Digitali Dispositivi logici programmabili p. 1 Opzioni per la fabbricazione dei sistemi Logiche programmabili Gate arrays e sea-of gates ASIC (Application Specific Integrated Circuits) Standard cells Full custom Elettronica dei Sistemi Digitali Dispositivi logici programmabili p. 1

2 Le logiche programmabili (1/) I dispositivi logici programmabili contengono le risorse hardware per l elaborazione dei segnali digitali e per la riconfigurabilità necessaria per svolgere le funzioni diverse. Le piattaforme per la programmazione logica sono: PLD (Programmable Logic Devices) FPGA (Field Programmable Gate Arrays) Elettronica dei Sistemi Digitali Dispositivi logici programmabili p. 3 Le logiche programmabili (/) Le piattaforme per la programmazione logica sono: PLD (Programmable Logic Devices): hanno porte logiche combinatorie tutte uguali e registri di memoria. La configurazione avviene solamente attraverso le interconnessioni progammabili. Si possono suddividere ulteriormente in: SPLD (Simple Programmable Logic Devices): hanno un numero di pin 48 CPLD (Complex Programmable Logic Devices): hanno un numero di pin > 48 FPGA (Field Programmable Gate Arrays): anche la logica combinatoria e i pin di I/O sono configurabili; le interconnessioni progammabili sono di diverso tipo. Elettronica dei Sistemi Digitali Dispositivi logici programmabili p. 4

3 PLD (1/) IN D ck Q Q OUT IN Elettronica dei Sistemi Digitali Dispositivi logici programmabili p. 5 PLD (/) PLD (Programmable Logic Devices): detti anche PAL (Programmable Array Logic) o GAL (Generic Array Logic). La logica combinatoria è una matrice di celle AOI (AND, OR, INVERTER) oppure OAI (OR, AND, INVERTER); le uscite sono memorizzate in registri sincronizzati dal clock. Per ogni cella sono disponibili: Uscita combinatoria e uscita combinatoria negata Uscita sequenziale e uscita sequenziale negata Le linee con gli ingressi (diritti e negati) e con le uscite sono orizzontali, e incrociano segmenti di linee verticali. Cortocircuitando le interconnessioni programmabili all incrocio delle linee si formano i percorsi dei segnali. Le interconnessioni possono essere OTP (= One-Time Programming) oppure RIPROGRAMMABILI. Elettronica dei Sistemi Digitali Dispositivi logici programmabili p. 6 3

4 Interconnessioni OTP (1/3) Sono di due tipi: fusibili che conducono, ma possono essere bruciati diventando circuiti aperti (ON OFF) antifuse o vialink : strati di materiale isolante, che sottoposti a determinate sollecitazioni elettriche diventano conduttivi in modo permanente (OFF ON) Elettronica dei Sistemi Digitali Dispositivi logici programmabili p. 7 Interconnessioni OTP (/3) A B C D V B V B _ E F V B _ V B _ Le righe della matrice di interconnessioni sono collegate a V B oppure a V B ; le colonne a V B oppure a 0. Per distruggere il fusibile C3 si collega la colonna 3 a GND e la riga C a V B, e tutte le altre righe o colonne a V B. La tensione V B provoca una corrente intensa che distrugge i fusibili, mentre V B no. Elettronica dei Sistemi Digitali Dispositivi logici programmabili p. 8 4

5 Antifuse L antifuse o vialink è costituito da due strati sovrapposti di metal, separati da un sottile strato di materiale isolante (di solito, un sandwich ONO = ossido-nitruro-ossido). Applicando tra le due metal un campo elettrico superiore alla rigidità dielettrica, la scarica elettrostatica nell isolante sottile lo fa diventare conduttivo (resistenza totale r 100 Ω) Ossido Vialink Metal Metal 1 Elettronica dei Sistemi Digitali Dispositivi logici programmabili p. 9 Interconnessioni riprogrammabili (1/) Sono basate su interruttori CMOS, pilotati da elementi di memoria che immagazzinano un bit di programmazione per ogni interruttore. La memoria può essere: volatile, se perde il contenuto quando il sistema viene spento statica, se l informazione non necessita di essere rinfrescata (latch) dinamica, se l informazione deve essere rinfrescata periodicamente (capacità) non volatile, se mantiene l informazione memorizzata anche in assenza di tensione di alimentazione EEPROM Flash Elettronica dei Sistemi Digitali Dispositivi logici programmabili p. 10 5

6 Interconnessioni riprogrammabili (/) A B b W W Latch statico (memoria volatile): il bit b memorizzato all interno del latch comanda l accensione dell interruttore che collega i nodi A e B. Il contenuto di informazione viene perduto con lo spegnimento. All accensione bisogna ricaricare (sequenzialmente) i bit di programmazione da una memoria esterna (ad esempio, una PROM). Elettronica dei Sistemi Digitali Dispositivi logici programmabili p. 11 FPGA (1/) FPGA (Field Programmable Gate Array): sono i dispositivi logici programmabili più usati. L architettura interna è costituita da una matrice di blocchi logici configurabili (CLB) e da una cornice dei blocchi di input/output (IOB), collegati da una rete di interconnessioni anch esse programmabili. I gruppi di segmenti orizzontali e verticali delle interconnessioni programmabili sono collegati tramite matrici di interruttori (switch matrix). Le famiglie più recenti di FPGA contengono anche microprocessori integrati. Elettronica dei Sistemi Digitali Dispositivi logici programmabili p. 1 6

7 FPGA (/) IOB S CLB Matrice ( core ) di blocchi logici configurabili (CLB) Cornice di blocchi configurabili di ingresso-uscita (IOB) Interconnessioni programmabili: linee orizzontali e verticali connesse tramite switch matrix (S) Elettronica dei Sistemi Digitali Dispositivi logici programmabili p. 13 Generazione automatica del layout Tranne che per gli ASIC full custom, per qualsiasi altro tipo di sistema integrato il layout del circuito viene generato automaticamente, attraverso gli algoritmi di partitioning, placement e routing. Partitioning (opzionale): scomposizione dello schema del circuito in sottoinsiemi di celle Placement: assegnazione ad ogni cella di una posizione, cioè una coppia di coordinate (x, y), nel layout finale Routing: tracciamento delle interconnessioni Elettronica dei Sistemi Digitali Dispositivi logici programmabili p. 14 7

8 Partitioning (1/3) Per le logiche programmabili, il partitioning viene sempre eseguito: è necessario scomporre lo schema complessivo in sottoblocchi, ciascuno dei quali può essere contenuto in un CLB del chip programmabile. Ogni segnale che va all ingresso di CLB diversi deve essere l uscita di un CLB. Con un PLD (o FPGA) in cui ogni blocco ha al massimo 4 ingressi, una funzione di 5 (o più) ingressi dovrà necessariamente essere partizionata e occupare due (o più) CLB. Elettronica dei Sistemi Digitali Dispositivi logici programmabili p. 15 Partitioning (/3) Esempio di minimizzazione dei blocchi logici: a CLB 1 x b c CLB 3 y CLB Le due funzioni logiche: x = a b ; y = b c richiedono tre CLB se ogni CLB ha una sola uscita e lo schema ha il numero minimo di porte logiche. Elettronica dei Sistemi Digitali Dispositivi logici programmabili p. 16 8

9 Partitioning (3/3) a CLB 1 x b c y CLB Le stesse due funzioni logiche x = a b e y = b c richiedono solo due CLB se viene duplicato l inverter necessario per ottenere b. La minimizzazione dei CLB non coincide con la minimizzazione del numero di porte logiche! Elettronica dei Sistemi Digitali Dispositivi logici programmabili p. 17 Placement (1/3) Il placement consiste nell abbinare ad ogni cella ad una coppia di coordinate nel piano (x,y). Nel caso di PLD e FPGA, le coordinate (x, y) sono numeri interi (riga e colonna della matrice di celle). Esempio di placement per FPGA con un interconnessione di tipo Manhattan: a b c 1 A1 B1 C1 A B C 3 A3 B3 C3 Elettronica dei Sistemi Digitali Dispositivi logici programmabili p. 18 9

10 Simulated annealing (1/) Gli algoritmi usati per il placement sono ti tipo pseudocasuale. La sequenza di numeri pseudocasuali è ottenuta inizializzando il generatore di numeri pseudocasuali con un seme diverso ogni volta che l algoritmo viene eseguito; di solito si usa come seme il contenuto dell orologio di sistema. L algoritmo più noto è il simulated annealing, che minimizza una funzione di costo (che di solito è una funzione della lunghezza delle interconnessioni). Elettronica dei Sistemi Digitali Dispositivi logici programmabili p. 19 Simulated annealing (/) si genera una soluzione a caso S 0 si calcola il costo della soluzione S 0 loop: partendo da S i, si genera una nuova possibile soluzione S i+1 si calcola il costo della soluzione S i+1 delle due soluzioni S i e S i+1, si sceglie quella con costo minore fine loop? esci : continua loop Elettronica dei Sistemi Digitali Dispositivi logici programmabili p. 0 10

11 Placement (/3) La funzione di costo richiede di stimare la lunghezza delle interconnessioni. Per un vettore di N elementi (gli N fili di interconnessione), aventi lunghezze x i, si usa la norma-k, data da: x k = k N i=1 x i k Se k = 1, la norma è la somma delle distanze. Se k =, la norma è la distanza euclidea. Se k, la norma è il massimo delle distanze: x = max i x i Elettronica dei Sistemi Digitali Dispositivi logici programmabili p. 1 Placement (3/3) Osservazione: nella fase di placement si può solo stimare le lunghezze delle interconnessioni; la stima è per difetto. È necessario verificare la correttezza del progetto (cioè il rispetto dei vincoli di temporizzazione) dopo la successiva fase di routing. Elettronica dei Sistemi Digitali Dispositivi logici programmabili p. 11

12 Routing Per le logiche programmabili, il routing consiste della determinazione dello stato di ciascuna interconnessione programmabile il routing produce un file binario con tanti bit quanti sono gli interruttori del chip utilizzato (1 = acceso, 0 = spento). L algoritmo usato si chiama switchbox router. Elettronica dei Sistemi Digitali Dispositivi logici programmabili p. 3 Vantaggi e svantaggi di PLD e FPGA basso costo del software di sviluppo breve tempo di progettazione brevissimo tempo di prototipazione ogni dispositivo venduto è già collaudato elevato costo del singolo pezzo Elettronica dei Sistemi Digitali Dispositivi logici programmabili p. 4 1