FONDAMENTI DI INFORMATICA Ing. Davide PIERATTONI Facoltà di Ingegneria Università degli Studi di Udine Reti logiche e componenti di un elaboratore 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 1
Nota di Copyright Fondamenti di Informatica - Reti logiche Questo insieme di trasparenze (detto nel seguito slide) è protetto dalle leggi sul copyright e dalle disposizioni dei trattati internazionali. Il titolo ed i copyright relativi alle slides (ivi inclusi, ma non limitatamente, ogni immagine, fotografia, animazione, video, audio, musica e testo) sono di proprietà degli autori prof. Pier Luca Montessoro e ing. Davide Pierattoni, Università degli Studi di Udine. Le slide possono essere riprodotte ed utilizzate liberamente dagli istituti di ricerca, scolastici ed universitari afferenti al Ministero della Pubblica Istruzione e al Ministero dell Università e Ricerca Scientifica e Tecnologica, per scopi istituzionali, non a fine di lucro. In tal caso non è richiesta alcuna autorizzazione. Ogni altro utilizzo o riproduzione (ivi incluse, ma non limitatamente, le riproduzioni su supporti magnetici, su reti di calcolatori e stampe) in toto o in parte è vietata, se non esplicitamente autorizzata per iscritto, a priori, da parte dell autore. L informazione contenuta in queste slide è ritenuta essere accurata alla data della pubblicazione. Essa è fornita per scopi meramente didattici e non per essere utilizzata in progetti di impianti, prodotti, reti, ecc. In ogni caso essa è soggetta a cambiamenti senza preavviso. L autore non assume alcuna responsabilità per il contenuto di queste slide (ivi incluse, ma non limitatamente, la correttezza, completezza, applicabilità, aggiornamento dell informazione). In ogni caso non può essere dichiarata conformità all informazione contenuta in queste slide. In ogni caso questa nota di copyright e il suo richiamo in calce ad ogni slide non devono mai essere rimossi e devono essere riportati anche in utilizzi parziali. 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 2
Progettazione di reti logiche Specifiche (mappe di Karnaugh per circuiti semplici, linguaggi formali per sistemi complessi) sintesi Rete di porte logiche elementari realizzazione Circuito elettronico (circuito integrato, piastra, ecc.) 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 3
Esempio: half adder Riceve in ingresso due addendi da un bit ciascuno Fornisce in uscita un bit di somma ed uno di riporto (due funzioni logiche) A S B R 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 4
Esempio: half adder B A S 0 1 B A R 0 1 0 0 1 0 0 0 1 1 0 1 0 1 La sintesi in questo caso non è necessaria: si riconoscono le porte elementari EXOR e AND 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 5
Esempio: half adder A S B R 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 6
Sintesi Oggi la progettazione si basa su strumenti software per la sintesi automatica Un algoritmo semplice per reti di ridotta complessità si basa sulla copertura delle mappe di Karnaugh 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 7
Fome canoniche: Fondamenti di Informatica - Reti logiche AND-OR (somme di prodotti) Ogni AND assume il valore 1 in corrispondenza di una casella della mappa contenente un 1 Mettendo in OR i risultati degli AND si ottiene una funzione che vale 1 in corrispondenza di tutte le caselle che contengono un 1 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 8
C AB 0 Fondamenti di Informatica - Reti logiche Fome canoniche: AND-OR (somme di prodotti) 00 01 11 10 0 1 0 0 1 0 0 0 1 A ABC ABC+ABC B ABC C 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 9
Fome canoniche: Fondamenti di Informatica - Reti logiche OR-AND (prodotti di somme) Ogni OR assume il valore 0 in corrispondenza di una casella della mappa contenente uno 0 Mettendo in AND i risultati degli OR si ottiene una funzione che vale 0 in corrispondenza di tutte le caselle che contengono uno 0 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 10
Fome canoniche: Fondamenti di Informatica - Reti logiche OR-AND (prodotti di somme) C AB 0 00 01 11 10 1 1 0 1 A+B+C 1 1 0 1 1 A (A+B+C)(A+B+C) B C A+B+C 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 11
Copertura delle mappe di Karnaugh Permette di ottenere un circuito con un numero minimo di porte logiche e ingressi per porta, senza bisogno di semplificazione algebrica C AB 0 1 00 01 11 10 0 0 0 0 0 1 1 0 ABC+ABC = (A+A)BC = BC =1 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 12
Copertura delle mappe di Karnaugh Si coprono cubi, cioè gli insiemi di 2 n uni (per forma AND-OR) o zeri (per forma OR-AND) adiacenti Per ogni cubo il termine corrispondente contiene soltanto gli ingressi il cui valore non varia nelle caselle coperte Gli ingressi sono presi diretti (in AND- OR, negati in OR-AND) se a 1, negati (diretti) se a 0 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 13
Copertura delle mappe di Karnaugh Esempio di copertura per la forma AND- OR C AB 00 01 11 10 0 1 0 0 1 1 0 1 1 0 AC+BC 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 14
Copertura delle mappe di Karnaugh Ricordare che topologicamente le mappe di Karnaugh sono dei tori Inoltre, una casella può essere coperta più volte C AB 0 1 00 01 11 10 1 0 1 1 0 0 0 0 AC+BC 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 15
Esempio: full adder Riceve in ingresso due addendi da un bit ciascuno e un bit di riporto (proveniente dalla colonna precedente) Fornisce in uscita un bit di somma ed uno di riporto (due funzioni logiche) A B R i-1 S R i 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 16
Esempio: full adder A S B R S i R i R i-1 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 17
Esempio: full adder R i-1 AB 00 01 S 11 10 R i-1 AB 00 01 R 11 10 0 0 1 0 1 0 0 0 1 0 1 1 0 1 0 1 0 1 1 1 porta EXOR a 3 ingressi AB+BC+AC 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 18
Reti logiche combinatorie e reti logiche sequenziali Nelle reti viste finora (reti combinatorie) le uscite in un certo istante dipendono esclusivamente dagli ingressi applicati nel medesimo istante (trascurando i ritardi di propagazione dei segnali) Nelle reti sequenziali le uscite sono funzione dello stato degli ingressi nello stesso istante e negli istanti precedenti 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 19
ingressi primari Fondamenti di Informatica - Reti logiche Reti logiche sequenziali (asincrone) uscite primarie circuito combinatorio............... ingressi secondari uscite secondarie variabili di stato 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 20
Esempio: Flip-Flop SR S Q R Q 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 21
Esempio: Flip-Flop SR S Q R rete combinatoria Q variabile di stato 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 22
Esempio: Flip-Flop SR S R Q Q 0 0 (non interessa) 0 1 1 0 1 0 0 1 1 1?? (dipende dal precedente valore) S R Q Q 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 23
Esempio: Flip-Flop SR S R Q t-1 Q t-1 Q Q 0 0 - - (non interessa) 0 1 - - 1 0 1 0 - - 0 1 1 1 0 1 0 1 1 1 1 0 1 0 cioè... S R Q Q 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 24
Esempio: Flip-Flop SR S R Q Q 0 0 (non interessa) 0 1 1 0 1 0 0 1 1 1 Q t-1 Q t-1 1 1 Q t-1 Q t-1 set (ingresso S attivo basso) reset (ingresso R attivo basso) R e S inattivi: memoria 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 25
Reti logiche sequenziali sincrone ingressi primari uscite primarie circuito combinatorio............... ingressi secondari uscite secondarie variabili di stato FF FF clock 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 26
Reti logiche sequenziali sincrone I flip-flop permettono di mantenere stabili le variabili di stato mentre il precedente stato di ingresso si propaga nel circuito combinatorio Il segnale di clock abilita la propagazione dei nuovi valori La frequenza di clock delle CPU dei computer (es. 450 MHz) è la frequenza di tale segnale di sincronismo 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 27
Porte logiche e transistor È possibile realizzare dispositivi elettronici che si comportano come gli operatori dell algebra di Boole Componente fondamentale: il transistor 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 28
Transistor Modello semplificato: gate source drain I La corrente I passa se la tensione sul gate è zero (PNP; MOSFET a svuotamento) gate source drain I La corrente I passa se la tensione sul gate è positiva, p. es. 5 V (NPN; MOSFET ad arricchimento) 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 29
Porta logica NOT +5 V input output 0 V 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 30
Porta logica NOT +5 V 0 V = 0 logico 5 V = 1 logico 0 V 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 31
Porta logica NOT +5 V 5 V = 1 logico 0 V = 0 logico 0 V 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 32
Porta logica NAND +5 V input output 0 V 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 33
Porta logica NAND +5 V 0 V = 0 logico 5 V = 1 logico 0 V = 0 logico 0 V 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 34
Porta logica NAND +5 V 5 V = 1 logico 5 V = 1 logico 0 V = 0 logico 0 V 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 35
Porta logica NAND +5 V 0 V = 0 logico 5 V = 1 logico 5 V = 1 logico 0 V 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 36
Porta logica NAND +5 V 5 V = 1 logico 0 V = 0 logico 5 V = 1 logico 0 V 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 37
Componenti di un elaboratore In un calcolatore troviamo: la CPU, un enorme circuito sequenziale contentente dei registri (insiemi di flip-flop), l unità di controllo (un circuito sequenziale), l unità logico-aritmetica (un circuito che può essere in parte combinatorio e in parte sequenziale) la memoria centrale (v. oltre) controller e altri dispositivi, quasi sempre circuiti sequenziali molto complessi 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 38
Memorie: registri Gruppi di flip-flop all interno di circuiti sequenziali più complessi Esempio: 32 flip-flop per memorizzare un dato su 32 bit 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 39
Memorie: RAM Fondamenti di Informatica - Reti logiche (Random Access Memory) Organizzate a bit, byte o word indirizzabili tramite un numero Tipicamente utilizzate per la memoria centrale degli elaboratori Possono essere statiche (basate su flip-flop, limitata densità, alti costi) o dinamiche (basate sulla carica elettrica immagazzinabile in un transistor, per cui è necessario il refresh per rigenerarla periodicamente) Sono volatili: perdono il contenuto in assenza di alimentazione 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 40
Memorie: ROM Fondamenti di Informatica - Reti logiche (Read-Only Memory) Memorie a sola lettura (il contenuto è impostato in sede di fabbricazione) Non volatili (mantengono il contenuto anche in assenza di alimentazione) Utilizzate nella fase di bootstrap: all accensione del computer i programmi del sistema operativo vengono caricati in memoria centrale (volatile) grazie all esecuzione di un programma di caricamento residente in una memoria ROM 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 41
Memorie PROM: programmable, permettono di scrivere il contenuto tramite un apposito dispositivo (una sola volta) EPROM: erasable, il contenuto può essere cancellato e riscritto tramite un apposito dispositivo EEPROM: electrically erasable : riprogrammabili senza doverle rimuovere dal circuito stampato 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 42
Memorie Flash EPROM: riscrivibili come le RAM, ma non volatili, basate su transistor con un gate in più (floating gate) isolato; numero di riscritture limitato: da 100.000 a 1 milione circa 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di copyright alla slide n. 2) 43