IC Test & Design for Testability

IC Test & Design for Testability

Collaudo (testing) dei sistemi digitali Realizzazione di sistemi digitali (VLSI) Collaudo e verifica Collaudo ideale e collaudo reale Costo del collaudo Ruolo del collaudo Struttura di un sistema VLSI - system-on-a-chip (SOC)

Processo di realizzazione di sistemi VLSI Specifiche del cliente Specifiche reali Specifiche formali Sintesi e verifica Sviluppo del collaudo Produzione Collaudo di produzione Autocollaudo Chip ai clienti 2

Definizioni Sintesi: data una funzione di I/O, si sviluppa una procedura per costruire un dispositivo utilizzando materiali e processi noti. Verifica: analisi per assicurare che il progetto sintetizzato, svolgerà la funzione di I/O assegnata una volta costruito il circuito. Collaudo: un passo di produzione che assicura che il dispositivo fisico, costruito a partire dal progetto sintetizzato sia privo di diffetti di produzione.

Attenzione Sintesi, verifica e collaudo non possono essere considerati come separati. La definizione di collaudo è restrittiva in quanto è importante proteggersi anche da malfunzionamenti che si presentano durante le normali operazioni del circuito.

Verifica vs. Collaudo Verifica la correttezza del progetto. Simulazione, emulazione hardware, o metodi formali. Svolta una volta prima della produzione. Responsabile per progetti di qualità. Verifica la correttezza dell hardware. Processo: 1. Test generation: processo software svolto durante il progetto 2. Test application: test elettrici applicati all hardware Ripetuto per tutti i dispositivi prodotti. Responsabile per la qualità dei dispositivi.

Collaudo ideale Il collaudo ideale rivela tutti i possibili difetti che si manifestano nel progetto di produzione. Lascia passare tutti i dispositivi funzionanti correttamente. I difetti da collaudare sono in grande numero e varietà. Difficoltà nel generare test per alcuni difetti reali reali. Defect-oriented testing.

Collaudo reale Basato su modelli di guasto, che possono avere una corrispondenza parziale con i difetti reali. Copertura incompleta sui guasti modellati stessi a causa della complessità dei sistemi. Alcuni chip corretti sono scartati. La loro frazione (o percentuale) si dice yield loss. Alcuni chip difettosi passano il collaudo. La loro frazione (o percentuale) si dice defect level.

Testing come un filtro Good chips Prob(good) = y Fabricated chips Defective chips Prob(bad) = 1- y Prob(pass test) = high Prob(fail test) = low Prob(pass test) = low Prob(fail test) = high Mostly good chips Mostly bad chips

Costi del collaudo Design for testability (DFT) Chip area aggiuntiva e riduzione della resa Degrado delle prestazioni Processi software Test generation e fault simulation Test programming e debugging Collaudo di produzione Automatic test equipment (ATE)

Design for Testability (DFT) Progettazione orientata al collaudo: stili e e metodologie di progetto che riducono la complessità della test generation. Motivazioni: la complessità della test generation aumenta esponenzialmente con le dimensioni del circuito. Esempio: L hardware di collaudo applica i tests ai blocchi A e B e al bus interno; evita la generazione di test per il blocco formato da A e B in cascata. PI Logic block A Int. bus Logic block B PO Test input Test output

Costi del Collaudo ATE: 0.5-1.0GHz, strumenti analogici,1,024 pin digitali = $1.2M + 1,024 x $3,000 = $4.272M Costi operativi = Deprezzamento + Mantenimento + Operazioni = $0.854M + $0.085M + $0.5M = $1.439M/year Costo del collaudo (24 ore di operazioni di un ATE) = $1.439M/(365 x 24 x 3,600) = 4.5 cents/second

Ruoli del Collaudo Rivelazione - Detection: Determina se il device under test (DUT) ha qualche guasto. Diagnosi: Identificazione di un gausto specifico presente nel DUT. Caratterizzazione dei dispositivi: determina e corregge errori nel progetto e/o nella procedura di test. Failure mode analysis (FMA): Determina gli errori nei processi di produzione che possono avere dato luogo a difetti nel DUT.

Dispositivo VLSI System-on-a-chip (SOC) Dispositivo Dispositivo VLSI VLSI System System-on on-a-chip (SOC) chip (SOC) DSP DSP DSP DSP core core core core RAM RAM RAM RAM ROM ROM ROM ROM Inter Inter Inter Interface face face face logic logic logic logic Mixed Mixed Mixed Mixedsignal signal signal signal Codec Codec Codec Codec Data Data Data Data terminal terminal terminal terminal Transmission Transmission Transmission Transmission medium medium medium medium

Sommario Parte I: Introduzione Concetti fondamentali e definizioni Processo e macchine di collaudo (ATE) Aspetti economici e di qualità Modelli di guasto

Sommario (Cont.) Part II: Metodi di Test Simulazione di guasto Misure di testability ATPG per circuiti combinatori ATPG per circuiti sequenziali Delay test e IDDQ test

Sommario (Cont.) Parte III: DFT Scan design BIST Boundary scan Collaudo di sistema