Algoritmi di rimpiazzamento. Algoritmo con rimpiazzamento casuale
|
|
- Ernesto Natale
- 5 anni fa
- Visualizzazioni
Transcript
1 Algoritmi di rimpiazzamento Algoritmo con rimpiazzamento casuale In caso di miss con associativita superiore ad 1 il controllore deve determinare quale gruppo deve essere rimpiazzato con il nuovo gruppo proveniente dalla memoria. Algoritmi piu usati: RAND rimpiazza in modo casuale LRU Least Recently Used: rimpiazza tra tutti I gruppi possibili, quello che non e stato utilizzato da piu tempo FIFO First In First Out: rimpiazza il gruppo entrato per primo Di seguito, analizzeremo alcune realizzazioni degli algoritmi RAND e LRU. Cache associativa ad N insiemi composti da L gruppi Ipotesi iniziale: in presenza di miss e piu gruppi non validi nella medesima posizione viene scelto il gruppo piu a sinistra (gruppo prioritario) tra quelli non validi. Necessario un generatore di numeri casuali tra 0 e L-1. Richiede una rete di una certa complessita Soluzione approssimata Ipotesi: I miss si manifestano in modo casuale rispetto a tutti i gruppi di cache. Hardware necessario: contatore modulo L che viene incrementato ogni volta che avviene un miss. F. MARCELLONI Algoritmi di Rimpiazzamento- Slide 1 F. MARCELLONI Algoritmi di Rimpiazzamento- Slide 2 Page 1
2 Algoritmo con rimpiazzamento casuale bit v[n][l]; //validita gruppo g[n][l]; //gruppo //In caso di hit sull insieme i Hit: //nessuna azione; // In caso di miss Miss: if ( esistono gruppi non validi ) j=indice del gruppo prioritario; else j=counter; //Sostituzione del gruppo g[i][j]; counter=(counter+1)%l; v[i][j]=1; Algoritmo LRU Rimpiazza il gruppo che non e stato usato da piu tempo. Per ogni insieme deve essere mantenuta una lista ordinata di riferimenti. Metodo dei contatori di linea: Ad ogni gruppo si associa un contatore e si utilizza per tener traccia dell ordine di riferimento del gruppo. Vantaggi: il metodo realizza un vero algoritmo LRU (non un approssimazione). Svantaggi: molto costoso. Richiede NxL contatori, dove N e il numero di insiemi ed L il numero di gruppi. F. MARCELLONI Algoritmi di Rimpiazzamento- Slide 3 F. MARCELLONI Algoritmi di Rimpiazzamento- Slide 4 Page 2
3 Algoritmo LRU Algoritmo LRU bit v[n][l]; gruppo g[n][l]; int counter[n][l]; //validita //gruppo //contatori // In caso di hit sul gruppo g dell insieme i Hit: for (int j=0; j<l; j++) if (counter[i][j]< counter[i][g]) counter[i][j]= (counter[i][j]+1)%l; counter[i][g]=0; // In caso di miss sull insieme i Miss: if ( esistono gruppi non validi ) g = indice del gruppo prioritario; else g = j tale che counter[i][j]==l-1; for (int j=0; j<l; j++) if (counter[i][j]< counter[i][g]) counter[i][j]= (counter[i][j]+1)%l; counter[i][g]=0; v[i][g]=1; F. MARCELLONI Algoritmi di Rimpiazzamento- Slide 5 F. MARCELLONI Algoritmi di Rimpiazzamento- Slide 6 Page 3
4 Esempio Algoritmo Pseudo-LRU Evento C 0 C 1 C 2 C 3 Bit Val. 0 Iniz Hit (0) Miss Inv (1) Hit (0) Inv (3) Miss Hit (2) Miss Miss Inv (x) = invalida gruppo x Hit (x) = hit sul gruppo x Realizzato nella cache interna dei microprocessori Intel a partire dal modello Cache 80486: 4 gruppi per insieme; Blocchi di dimensione di 16 byte Per ogni insieme vengono utilizzati 3 bit a differenza dell algoritmo precedente che avrebbe richiesto 4 contatori di 2 bit. I tre bit servono a costruire un albero di decisione binario ed individuano il gruppo che non e stato riferito da piu tempo. B 0 ==0 B 0 ==1 B 1 =0 B 1 =1 B 2 =0 B 2 =0 F. MARCELLONI Algoritmi di Rimpiazzamento- Slide 7 F. MARCELLONI Algoritmi di Rimpiazzamento- Slide 8 Page 4
5 Algoritmo Pseudo-LRU Algoritmo Pseudo-LRU B 0 =0 B 0 =1 B 1 =0 B 1 =1 B 2 =0 B 2 =0 Se si ha un hit (in lettura o scrittura) o un miss in lettura, i bit vengono aggiornati nel modo seguente: B 0 = 0 indica che l ultimo accesso e avvenuto o a G2 o a G3. B 0 = 1 indica che l ultimo accesso e avvenuto o a G0 o a G1. B 1 = 0 indica che l ultimo accesso e avvenuto a G1. B 1 = 1 indica che l ultimo accesso e avvenuto a G0. B 2 = 0 indica che l ultimo accesso e avvenuto a G3. B 2 = 1 indica che l ultimo accesso e avvenuto a G2. //In caso di hit vengono aggiornati I bit come descritto precedentemente //In caso di miss Sost. G0 B 0 =1 B 1 =1 Esiste un gruppo non valido Si B 0 == 0 B 1 ==0 B 2 == 0 Sost. G1 B 0 =1 B 1 =0 No No Si No Si No Sost. G2 B 0 =0 B 2 =1 Si Sost. Gruppo Non valido prioritario Sost. G3 B 0 =0 B 2 =0 F. MARCELLONI Algoritmi di Rimpiazzamento- Slide 9 F. MARCELLONI Algoritmi di Rimpiazzamento- Slide 10 Page 5
6 Esempio Algoritmo Pseudo-LRU Problema: l algoritmo pseudo-lru e un approssimazione dell algoritmo LRU. Evento B 0 B 1 B 2 Bit Val. 0 Iniz Hit (0) Miss Inv (1) Hit (0) Inv (3) Miss Hit (2) Miss Miss In caso di miss che sostituisce un gruppo in una delle due coppie di gruppi, per esempio quella di sinistra, l algoritmo pseudo-lru predispone i bit in modo che un miss immediatamente successivo sostituisce un gruppo nella coppia di destra. Esempio: tutte le linee valide 4 hit ai gruppi G0, G1, G2, G3 in successione Stato dei bit 000 Cosa succede se avvengono due miss? 1. Viene sostituito G0 ed I bit aggiornati a Viene sostituito G2 invece di G1 F. MARCELLONI Algoritmi di Rimpiazzamento- Slide 11 F. MARCELLONI Algoritmi di Rimpiazzamento- Slide 12 Page 6
Esercizio. Si consideri una cache con 64 blocchi di 16 byte ciascuno. A quale numero di blocco corrisponde l indirizzo 1200 espresso in byte?
Esempio MIPS 32 bit Indirizzo su 32 byte Cache ad accessi diretto Dimensioni della cache 2 n blocchi, di cui n bit usati per l indice dimensione del blocco di cache 2 m parole ossia 2 m+2 byte In questo
DettagliGerarchie di memoria Politiche di rimpiazzo dei blocchi
Politiche di rimpiazzo dei blocchi Quale blocco conviene sostituire in cache per effettuare uno swap? (Penalità di miss) Casuale, per occupazione omogenea dello spazio First-In-First-Out (FIFO), per sostituire
DettagliLaboratorio di Sistemi Operativi Simulatori
Laboratorio di Sistemi Operativi Simulatori Simulatori SGPEMv2 della Dueffe Simulatore di Gestione di Processi in un Elaboratore Programmato. Analizza l'ordinamento dei processi e dei meccanismi di gestione
DettagliIntroduzione alle memorie cache. Sommario
Introduzione alle memorie cache Corso ACSO prof. Cristina SILVANO Politecnico di Milano Cristina Silvano, 0/0/200 Sommario Obiettivo Livelli della gerarchia di memoria Memoria cache: concetti base Architettura
DettagliCorso di laurea in ingegneria informatica Esame di sistemi operativi 21 gennaio 2009 SOLUZIONI
Corso di laurea in ingegneria informatica Esame di sistemi operativi 21 gennaio 2009 SOLUZIONI 1. Si consideri il programma C seguente (gli #include necessari sono omessi): / programma principale / 1.
DettagliLe memorie Cache. Sommario
Le memorie Cache Prof. Alberto Borghese Dipartimento di Scienze dell Informazione alberto.borghese@unimi.it Università degli Studi di Milano Riferimento Patterson: 5.2, 5.3 1/36 Sommario Circuito di lettura
DettagliLe memorie Cache n-associative
Le memorie Cache n-associative Prof. Alberto Borghese Dipartimento di Scienze dell Informazione alberto.borghese@unimi.it Università degli Studi di Milano Riferimento Patterson: 5.2, 5.3 1/30 Sommario
DettagliArchitettura dei sistemi di elaborazione: La memoria (parte 2)
Architettura dei sistemi di elaborazione: La memoria (parte 2) La cache è una memoria veloce e di piccole dimensioni posta fra la CPU e la memoria principale. Memoria Cache La cache e la memoria principale
DettagliCache associativa. Possibili alternative per il trasferimento di un blocco dalla memoria inferiore alla memoria superiore:
Cache associativa Possibili alternative per il trasferimento di un blocco dalla memoria inferiore alla memoria superiore: 1. Indirizzamento diretto (già visto). Ogni blocco della memoria inferiore può
DettagliMemoria cache. Memoria cache. Miss e Hit. Problemi. Fondamenti di Informatica
FONDAMENTI DI INFORMATICA Prof PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Memoria cache, interrupt e DMA 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide
DettagliUniversità degli Studi di Cassino
Corso di Cache Anno Accademico Francesco Tortorella La cache nella gerarchia di memoria D. Patterson, 2011 4 decisioni da prendere CPU CACHE MEM 1. Dove posizionare un blocco? 2. Come reperire un blocco?
Dettaglimemoria virtuale protezione
Memoria Virtuale Le memorie cache forniscono un accesso veloce ai blocchi di memoria usati più di recente La memoria virtuale fornisce un accesso veloce ai dati sulle memorie di massa usati più di recente.
DettagliCalcolatori Elettronici
Calcolatori Elettronici La memoria gerarchica La cache: come migliorare le prestazioni Ricapitolando (1) La memoria principale e la cache sono scomposte in blocchi di uguale dimensione L indirizzo del
DettagliUniversità degli Studi di Cassino e del Lazio Meridionale
di Cassino e del Lazio Meridionale Corso di Cache Anno Accademico Francesco Tortorella La cache nella gerarchia di memoria D. Patterson, 2011 Funzionamento della cache 4 decisioni da prendere CPU CACHE
DettagliSistema di Memoria. Caratteristiche desiderabili Ampia capacità Velocità Economicità
Sistema di Memoria Caratteristiche desiderabili Ampia capacità Velocità Economicità Memoria Cache L'idea alla base della memoria cache nasce dalla semplice osservazione che la memoria centrale (dove risiede
DettagliIntroduzione alle memorie cache. Cristina Silvano, 06/01/2013 versione 2 1
Introduzione alle memorie cache Corso ACSO prof. Cristina SILVANO Politecnico di Milano Cristina Silvano, 06/01/2013 versione 2 1 Obiettivo Sommario Livelli della gerarchia di memoria Memoria cache: concetti
DettagliStruttura delle memorie cache
Architettura degli Elaboratori e delle Reti Lezione 28 Struttura delle memorie cache Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 28 1/24
Dettagli8 bit per la parola nel blocco 10 bit per l insieme (gruppo) nella cache 12 bit di etichetta. Esercizio 3 Memoria Cache
Esercizio 3 Memoria Cache Prima parte - memoria di 1 Giga parole da 16 bit (indirizzata a livello di parola) - cache di 1 Mega parole da 16 bit (indirizzata a livello di parola) - ogni della cache contiene
Dettagli06/05/2009. Caratteristiche desiderabili Ampia capacità Velocità Economicità
Sistema di Memoria Caratteristiche desiderabili Ampia capacità Velocità Economicità 1 Memoria Cache L'idea alla base della memoria cache nasce dalla semplice osservazione che la memoria centrale (dove
DettagliPrestazioni delle cache
Prestazioni delle cache Tempo di CPU: somma di (Cicli di esecuzione CPU) x (periodo di clock) (Cicli di stallo causati dalla memoria) x (periodo di clock) Costo di hit trascurabile Cicli di stallo in memoria
DettagliArchitetture degli elaboratori
Architetture degli elaboratori Memoria cache: Esercizi tratti da Massimiliano Giacomin 1 Esercizio: miss della cache e collocazione dei blocchi nella cache Sia data la seguente sequenza di indirizzi a
DettagliUniversità degli Studi di Cassino
Corso di Cache Anno Accademico 24/25 Francesco Tortorella Cache livello della gerarchia di memoria Processore Controllo Datapath Registri On chip cache Cache di secondo livello (SRAM) Memoria principale
DettagliCache: 1 livello della gerarchia di memoria
Cache: 1 livello della gerarchia di memoria Processore Controllo Datapath Registri On chip cache Cache di secondo livello (SRAM) Memoria principale (DRAM) Memoria secondaria (Disco) 4 decisioni da prendere
DettagliMiglioramento delle prestazioni
Miglioramento delle prestazioni Migliorare sia larghezza di banda sia latenza: uso di cache multiple Introdurre una cache separata per istruzioni e dati (split cache) Beneficio: Le operazioni di lettura/scrittura
DettagliSistemi operativi e distribuiti
Sistemi operativi e distribuiti La memoria virtuale Memoria Virtuale Separazione della memoria logica da quella fisica Un programma potrebbe risiedere in memoria solo parzialmente Lo spazio di indirizzamento
DettagliGESTIONE DELLA MEMORIA CENTRALE
GESTIONE DELLA MEMORIA CENTRALE E MEMORIA VIRTUALE 7.1 Gestione della memoria Segmentazione Segmentazione con paginazione Memoria Virtuale Paginazione su richiesta Sostituzione delle pagine Trashing Esempi:
DettagliEsercizi sulla memoria cache - Informatica 2 - L. Breveglieri 1
Esercizio 1 Sia data una memoria cache di tipo a indirizzamento diretto (direct-mapped), con blocchi di dimensioni pari a una sola parola per blocco, e contenente. La parola è lunga 16 bit, e la memoria
DettagliSwapping 1. Swapping 2. Gestione della memoria. Strutture di gestione 1. Strutture di gestione 2. Strutture di gestione 3
Swapping 1 Gestione della memoria Ricapitolazione e discussione in aula: Claudio Palazzi cpalazzi@math.unipd.it Frammentazione esterna Gestione della memoria (ricapitolazione) Sistemi Operativi - Vardanega
DettagliLa gerarchia di Memoria
La gerarchia di Memoria Calcolatori Elettronici 1 Gap delle prestazioni DRAM - CPU 1000 CPU 100 10 DRAM 1 1980 1981 1982 1983 1984 1985 1986 1987 1988 1989 1990 1991 1992 1993 1994 1995 1996 1997 1998
DettagliStruttura delle memorie cache
Architettura degli Elaboratori e delle Reti Lezione 28 Struttura delle memorie cache Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 28 1/30
DettagliMemorie Caratteristiche principali
Memorie Caratteristiche principali Locazione: processore, interna (principale), esterna (secondaria) Capacità: dimensione parola, numero di parole Unità di trasferimento: parola, blocco Metodo di accesso:
DettagliPolitiche a Stack per il Page Replacement
Politiche a Stack per il Page Replacement (Corso di Calcolo Parallelo) Francesco Versaci (versacif@deiunipdit) DEI Università degli Studi di Padova 19 marzo 2010 F Versaci (DEI Univ di Padova) Politiche
DettagliPrefazione Unit`a di misura xiii La memoria cache
Indice Prefazione Unità di misura xi xiii 1 La memoria cache 1 1.1 Tempo di accesso........................... 1 1.1.1 Funzionamento........................ 2 1.2 Organizzazione............................
DettagliMemoria cache, interrupt e DMA
FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Memoria cache, interrupt e DMA 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide
DettagliCalcolatori Elettronici
Calcolatori Elettronici Gerarchia di memorie: memorie cache Massimiliano Giacomin 1 Semplice classificazione delle memorie Memorie a sola lettura (ROM, PROM, EPROM, EEPROM-Flash) Memorie volatili (RAM)
DettagliStruttura delle memorie cache
Architettura degli Elaboratori e delle Reti Lezione 28 Struttura delle memorie cache Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 28 1/24
DettagliCapitolo 11 La memoria cache
Capitolo 11 La memoria cache Gerarchie di Memoria Dati sperimentali mostrano che i riferimenti alla memoria godono della proprietà di località spaziale e temporale. Località spaziale: tendenza a generare
DettagliStruttura delle memorie cache
Architettura degli Elaboratori e delle Reti Lezione 28 Struttura delle memorie cache Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 28 1/24
DettagliGerarchia di memoria 247
Gerarchia di memoria 247 Qual è la memoria ideale? La memoria ideale dovrebbe avere le prestazioni della SRAM e la capacità e il costo del disco Possiamo approssimare la situazione ideale usando una gerarchia
DettagliREGISTRI MEMORIA CACHE MEMORIA PRINCIPALE DISCO. Figura 1 Gerarchia di memoria.
Memoria Cache 1 Introduzione La velocità di un microprocessore è molto più alta di un qualsiasi sistema di memoria disponibile a costi ragionevoli. Ogni singolo accesso alla memoria principale di un microprocessore
Dettagli3.3 Memoria virtuale Generalità. 3.3 Memoria virtuale Spazi di indirizzamento Memoria virtuale Spazi di indirizzamento - 2
Generalità Il concetto di memoria virtuale si propone di incrementare l efficienza d uso di un sistema, ampliandone, a costi contenuti, la capacita di memoria Permettendo la presenza in memoria di più
DettagliSistemi Operativi Esercizi Gestione Memoria
Sistemi Operativi Esercizi Gestione Memoria Docente: Claudio E. Palazzi cpalazzi@math.unipd.it Crediti per queste slides ad A. Memo e T. Vardanega Sistemi Operativi - C. Palazzi 64 Esercizio 1 Dato un
DettagliLa gerarchia di Memoria
La gerarchia di Memoria Gap delle prestazioni DRAM - CPU 1000 CPU 100 10 DRAM 1 1980 1981 1982 1983 1984 1985 1986 1987 1988 1989 1990 1991 1992 1993 1994 1995 1996 1997 1998 1999 2000 1 Località ed Organizzazione
DettagliLa memoria virtuale. Calcolatori Elettronici. Valeria Cardellini Rielaborate da Salvatore Tucci
La memoria virtuale Calcolatori Elettronici Valeria Cardellini Rielaborate da Salvatore Tucci La gerarchia di memorie Registri Istruzioni, operandi L Cache Blocchi Nelle lezioni L2 Cache precedenti{ Più
DettagliMemoria Cache. G. Lettieri. 16 Marzo 2017
Memoria Cache G. Lettieri 16 Marzo 2017 1 Introduzione La memoria centrale è molto più lenta del processore. Possiamo rendercene conto scrivendo un programma che accede ripetutamente agli elementi di un
DettagliLa gerarchia di Memoria
La gerarchia di Memoria Gap delle prestazioni DRAM - CPU 1000 CPU 100 10 DRAM 1 1980 1981 1982 1983 1984 1985 1986 1987 1988 1989 1990 1991 1992 1993 1994 1995 1996 1997 1998 1999 2000 Località ed Organizzazione
DettagliGerarchia di memoria
Gerarchia di memoria Prof. Cristina Silvano Politecnico di Milano Dipartimento di Elettronica e Informazione Nota: Alcune figure incluse in queste lezioni sono tratte dai testi: D.A. Patterson and J.L.
DettagliCorso di laurea in Ingegneria Biomedica, Elettrica, Elettronica ed Informatica
Tutorato di Prima Prova Scritta 23 aprile 2013 Ing. Roberto Casula Ing. Rita Delussu casula.roberto103@hotmail.it rita.delussu2016@gmail.com Corso di laurea in Ingegneria Biomedica, Elettrica, Elettronica
DettagliUniversità di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A Pietro Frasca.
Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 205-6 Pietro Frasca Lezione 3 Martedì 7--205 Paginazione su richiesta Con la tecnica della paginazione
DettagliGerarchia di memoria Introduzione. Prof. William Fornaciari William Fornaciari
Politecnico di Milano Gerarchia di memoria Introduzione Prof. William Fornaciari Politecnico di Milano fornacia@elet.polimi.it www.elet.polimi.it/~fornacia Sommario Le esigenze di memoria Il principio
DettagliLezione n.14. La memoria cache
Lezione n. La memoria cache Sommario: Politiche di sostituzione Memoria cache Mapping degli indirizzi (modo in cui i dati sono memorizzati nella cache) Capacità e prestazioni Questa lezione conclude la
DettagliGerarchia di memoria
Gerarchia di memoria I programmatori hanno l esigenza di avere memorie sempre più veloci e capienti, per poter memorizzare programmi e dati Purtroppo la tecnologia permette solo di costruire memorie grandi
DettagliMemoria Virtuale. Sommario. Introduzione Paginazione su domanda. Rimpiazzamento delle pagine Allocazione dei frame
Memoria Virtuale Sommario Introduzione Paginazione su domanda Rimpiazzamento delle pagine Allocazione dei frame 1 Introduzione Caratteristica degli schemi precedenti per la gestione della memoria: l intero
DettagliYYY02 Esercizi per Teoria. Esercizi per preparazione alla prova scritta
YYY02 Esercizi per Teoria Esercizi per preparazione alla prova scritta Esercizio YYY02_02 - Busy Waiting In linguaggio ANSI C, siano dichiarate le seguenti variabili, e siano queste variabili debitamente
DettagliGerarchia di memoria
Gerarchia di memoria Politecnico di Milano - Facoltà di Ingegneria Corso di CALCOLATORI ELETTRONICI Prof. M. Sami Ing. C. Silvano Dipartimento di Elettronica e Informazione A. A. 1999/2000 Nota: Alcune
Dettagliif (a>c) d = d + 5; a = b + d + e; else e = e + 2; f = f + 2; c = c + f; b = a + f;
Quesito 1. Il parallelismo insito in un programma e quello da esso esplicitabile per accelerarne l esecuzione vengono limitati, tra le altre cose, dal grado di dipendenza esistente tra le sue istruzioni:
DettagliBasi di Dati e Sistemi Informativi. Organizzazione fisica dei dati. Corso di Laurea in Ing. Informatica Ing. Gestionale Magistrale
Giuseppe Loseto Corso di Laurea in Ing. Informatica Ing. Gestionale Magistrale Struttura DBMS Gestore delle interrogazioni Decide le strategie di accesso ai dati per rispondere alle interrogazioni Gestore
DettagliSistemi operativi 2/ed Paolo Ancilotti, Maurelio Boari, Anna Ciampolini, Giuseppe Lipari Copyright 2008 The McGraw-Hill Companies srl
SOLUZIONI DEI PROBLEMI DEL CAPITOLO 4. Soluzione: Adottando lo schema best-fit la partizione libera utilizzata per allocare un segmento di dimensione pari a 56 byte è quella le cui dimensioni siano le
DettagliCorso integrato di Sistemi di Elaborazione. Modulo I. Prof. Crescenzio Gallo.
Corso integrato di Sistemi di Elaborazione Modulo I Prof. Crescenzio Gallo crescenzio.gallo@unifg.it La memoria principale 2 Organizzazione della memoria La memoria principale è organizzata come un insieme
DettagliSOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 14 Febbraio 2007
SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO 4 Febbraio 2007 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (8 punti) (a)
DettagliGerarchie di memoria Memorie a componenti dinamici 1
Gerarchie di memoria Memorie a componenti dinamici 1 Denominate Dynamic RAM Memorizzazione su componenti capacitivi 1 transistor per bit (4-6 per Static RAM), dunque maggiore densità Richiede un ciclo
DettagliLa memoria cache. Lab di Calcolatori
La memoria cache 1 Gap delle prestazioni DRAM - CPU 1000 CPU- DRAM Gap CPU Proc 60%/yr. (2X/1.5yr) 100 10 ProcessorMemory Performance Gap: (grows 50% / year) D R A M DRAM9%/yr.(2X/10 yrs) 1 1980 1981 1982
DettagliSOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 28 Settembre 2006
SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO 28 Settembre 26 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO 1 (8 punti)
DettagliLa Memoria Virtuale Valeria Cardellini
La Memoria Virtuale Valeria Cardellini Corso di Calcolatori Elettronici A.A. 28/9 Università degli Studi di Roma Tor Vergata Dipartimento di Ingegneria Civile e Ingegneria Informatica La gerarchia di memorie
DettagliCalcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 Memoria cache: Esercizi Massimiliano Giacomin 1 Esercizio: miss della cache e collocazione dei blocchi nella cache Sia data la seguente sequenza di indirizzi a
DettagliMemoria Virtuale. Background Paginazionesu richiesta Sostituzione delle pagine Algoritmi di sostituzione delle pagine Allocazione dei frame Thrashing
Memoria Virtuale Background Paginazionesu richiesta Sostituzione delle pagine Algoritmi di sostituzione delle pagine Allocazione dei frame Thrashing Background Memoria virtuale separazione della memoria
DettagliGerarchia di memoria
Gerarchia di memoria 1 Gerarchia di memoria: Terminologia Hit: il dato appare in qualche blocco al livello superiore (Es.: Blocco X) Hit Rate: la frazione degli accessi di memoria trovati nel livello superiore
DettagliEsercizio: memoria virtuale
Siano dati un indirizzo logico con la struttura ed il contenuto mostrati in figura, dove è anche riportata la funzione di rilocazione. Si indichi l indirizzo fisico corrispondente all indirizzo logico
DettagliMemoria virtuale. Riassumendo Meccanismo di traduzione indirizzi con tabella TLB Ogni processo ha la sua PMT Politiche della memoria virtuale E
Spazio di indirizzamento virtuale Riprendiamo lo spazio di indirizzamento virtuale del programma di inversione stringa LO SPAZIO DI INDIRIZZAMENTO VIRTUALE DI UN PROCESSO É Spazio di indirizzamento virtuale
DettagliSOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 13 Luglio 2004
SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO 13 Luglio 2004 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO 1 (9 punti) Si
DettagliInformatica II Sistemi Operativi DIGIP - a.a. 2015/16
DIPARTIMENTO DI INFORMATICA Alberto Ceselli (alberto.ceselli@unimi.it) Informatica II Sistemi Operativi DIGIP - a.a. 2015/16 Sistemi Operativi (modulo di Informatica II) La memoria virtuale Patrizia Scandurra
DettagliMemoria Virtuale. Lezione 6-7 Sistemi Operativi
Memoria Virtuale Lezione 6-7 Sistemi Operativi Problemi implementativi Dal punto di vista del SO la realizzazione di un sistema di VM richiede la soluzione di una serie di problemi: Individuazione di strutture
DettagliArchitettura degli Elaboratori 19 Memoria Virtuale. Prof. Andrea Sterbini
Architettura degli Elaboratori 19 Memoria Virtuale Prof. Andrea Sterbini sterbini@di.uniroma1.it Argomenti Argomenti della lezione - Memoria Virtuale - Esercizi Problema: - In un sistema multiprocesso
DettagliInformatica Applicata Progettazione dei sistemi di elaborazione 3DUWH 0HPRULD. Facoltà di Scienze MM FF NN Università di Urbino A.A.
3DUWH 0HPRULD Facoltà di Scienze MM FF NN Università di Urbino A.A. 2001/2002 1 &RQFHWWLGLEDVHULFKLDPL 'LVSRVLWLYL DRAM SRAM Capacità(DRAM) = 8xCapacità(SRAM) Prestazioni(SRAM) = 16xPrestazioni(DRAM) Costo(SRAM)
DettagliStrutture di Memoria 1
Architettura degli Elaboratori e Laboratorio 17 Maggio 2013 Classificazione delle memorie Funzionalitá: Sola lettura ROM, Read Only Memory, generalmente usata per contenere le routine di configurazione
DettagliObiettivi! Memoria Virtuale! Memoria Virtuale > Memoria Fisica!
Obiettivi Memoria Virtuale Descrivere i vantaggi di un sistema a memoria virtuale Concetti fondamentali Paginazione su richiesta (Demand paging) Algoritmi di sostituzione delle pagine Algoritmi di allocazione
DettagliLezione T17 Algoritmi di sostituzione delle pagine
Lezione T17 Algoritmi di sostituzione delle pagine Sistemi Operativi (9 CFU), CdL Informatica, A. A. 2013/2014 Dipartimento di Scienze Fisiche, Informatiche e Matematiche Università di Modena e Reggio
DettagliIntroduzione alle gerarchie di memoria
Introduzione alle gerarchie di memoria 1 Un ripasso Circuito sequenziale Segnale di clock Circuito sincrono Temporizzazione sensibile ai fronti Latch tipo S-R Latch tipo D Flip-flop tipo D Register file
DettagliCapitolo 8 - Silberschatz
Gestione della memoria centrale Capitolo 8 - Silberschatz Background Un programma in genere risiede su disco in forma di un file binario eseguibile e deve essere portato (dal disco) in memoria e inserito
DettagliSistemi Operativi: Prof.ssa A. Rescigno Anno Acc. 2008-2009. Esercitazione. Memoria virtuale
Sistemi Operativi: Prof.ssa A. Rescigno Anno Acc. 2008-2009 Esercitazione Università di Salerno Memoria virtuale 1. Si assuma che un processo abbia m frames (inizialmente tutti vuoti) a disposizione e
DettagliCorso di laurea in Ingegneria dell Informazione Indirizzo Informatica. Reti e sistemi operativi. Memoria virtuale
Corso di laurea in Ingegneria dell Informazione Indirizzo Informatica Reti e sistemi operativi Memoria virtuale Motivazioni (1/2) Gestione della memoria vista in precedenza: richiede in generale che tutto
DettagliGestione della memoria centrale. Capitolo 8 - Silberschatz
Gestione della memoria centrale Capitolo 8 - Silberschatz Background Un programma in genere risiede su disco in forma di un file binario eseguibile e deve essere portato (dal disco) in memoria e inserito
DettagliVon Neumann Bottleneck
Von Neumann Bottleneck Gerarchia di memoria Struttura della Gerarchia Al livello 1 poniamo la memoria più veloce (piccola e costosa) Al livello n poniamo la memoria più lenta (grande ed economica) Scopo
DettagliMEMORIA VIRTUALE. Programma: Processore: Memoria fisica: Caso più semplice:
MEMORIA VIRTUALE MEMORIA VIRTUALE Programma: utilizza indirizzi che prendono il nome di indirizzi logici: l insieme degli indirizzi logici costituisce il cosiddetto spazio logico. Processore: utilizza
DettagliMemoria Cache. La memoria cache
Testo di rif.to: [Congiu] 6.1 (pg. 193 199) Memoria Cache 06.a Memoria associativa Cache completamente associativa Cache a mappatura diretta Cache set-associativa a n-vien Cache nell Xscale PXA-255 La
DettagliGestione della memoria
Gestione della memoria centrale Gestione della memoria Concetti generali. Swapping. Allocazione contigua di memoria. Paginazione. Segmentazione. Segmentazione con paginazione. Esempio: Pentium Intel Background
DettagliMemorie Cache. Calcolatori Elettronici a.a
Memorie Cache Cache-1 Richiami sulla memoria centrale Unità Funzionali Memoria Centrale Porte BUS indirizzi dati controllo MFC: Memory Function Completed BUS del Calcolatore (Indirizzi, Dati e Controllo)
DettagliLa Gerarchia delle Memorie. Calcolatori Elettronici II
La Gerarchia delle Memorie Calcolatori Elettronici II 1 Connessione memoria processore: schema tipo Processor MAR MDR k-bit address bus n-bit data bus Memory Up to 2 k addressable locations Dimensione
DettagliFallimenti nella TLB
Fallimenti nella TLB Un fallimento nella TLB può essere dovuto a due motivi: 1. la pagina fisica non è presente in memoria (page fault); 2. la traduzione non è nella TLB, anche se la pagina fisica è presente
DettagliParallel Frequent Set Counting
Parallel Frequent Set Counting Progetto del corso di Calcolo Parallelo AA 2001-02 Salvatore Orlando 1 Cosa significa association mining? Siano dati un insieme di item un insieme di transazioni, ciascuna
DettagliPROVA SCRITTA DEL MODULO DI. 18 Settembre 2018
PROVA SCRITTA DEL MODULO DI 18 Settembre 2018 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (10 punti) 1. (6 punti) Progettare una rete logica che calcoli il complemento a 2 di un operando a tre bit. 2. (4 punti)
DettagliSistemi Operativi (modulo di Informatica II) La memoria virtuale
Sistemi Operativi (modulo di Informatica II) La memoria virtuale Patrizia Scandurra Università degli Studi di Bergamo a.a. 2009-10 Sommario Ambiente virtuale Richiesta di paginazione Creazione di un processo
DettagliParallel Frequent Set Counting
Parallel Frequent Set Counting Progetto del corso di Calcolo Parallelo AA 2010-11 Salvatore Orlando 1 Cosa significa association mining? Siano dati un insieme di item un insieme di transazioni, ciascuna
DettagliSimuliamo ora il funzionamento di LRU sulla reference string data:
1. Un computer ha quattro frame, i cui istanti di caricamento, di ultimo riferimento e i reference bit sono riportati nella seguente tabella: Frame Caric. Rifer. R 2 135 287 1 1 240 250 1 0 169 253 0 3
DettagliMOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI
SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I 24 Febbraio 2 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (6 punti)
DettagliSegmentazione. Gestore della memoria II parte. Segmentazione. Segmentazione: Vantaggi. Segmentazione 07/06/2012. Confronto Paginazione - Segmentazione
Gestore della memoria II parte La segmentazione come la paginazione prevede di dividere lo spazio di indirizzamento logico del processo(ovvero la memoria necessaria al processo) in più parti Quello che
Dettagli