Overview. Introduzione I Bus di Sistema. Reti Industriali. Principi di Funzionamento Il BUS VME. Principi ProfiBus
|
|
- Gabriela Guglielmi
- 5 anni fa
- Visualizzazioni
Transcript
1 Introduzione
2 Overview Introduzione I Bus di Sistema Principi di Funzionamento Il BUS VME Reti Industriali Principi ProfiBus
3 Cosa Sono i Bus di sistema? Un bus è un comune collegamento elettrico tra moltii dispositivi. Il bus di sistema, presente in tutti i microcalcolatori, è composto da 50 a 100 fili in rame incisi sulla scheda madre ed è dotato di connettori separati ad intervalli regolari per l innesto dei moduli di memoria e di I/O (Tanebaum Architettura del calcolatore )
4 La nascita del Bus di Sistema: UNIBUS Le Architetture dei primi sistemi IBM 370, HP 2100 L UNIBUS
5 Evoluzione dei BUS (I) IBM74 (Anni 60) Comunicazioni indipendenti UNIBUS (Anni 60-70) Introduzione del Backplane, un unico canale BUS industriali e VME(dagli anni 80) Massimo utilizzo del concetto di bus di sistema, modularità portata all estremo, lo standard VME
6 Evoluzione dei BUS (II) I PC: dal PC Bus A PCI (dagli anni 80 ) Molteplici Bus, sia per la compatibilità con il passato (ISA), che per la gestione dedicata di parti del sistema (AGP), il PCI come standard de facto Reti Industriali I moduli diventano nodi di una rete, i concetti di bus di sistema e quello di rete si cominciano a confondere, lo standard Profibus
7 Gli Standard Esempi di noti standard IEEE 796 (Multibus I) IEEE 896 (Futurebus) IEEE 1014 (VME) IEC (Profibus, Foundation Fieldbus) Devono definire Caratteristiche Meccaniche Caratteristiche Elettriche Caratteristiche Logico/Funzionali
8 Sintesi di alcune Caratteristiche Meccaniche ed Elettriche Inserzione Diretta Indiretta Meccaniche Dimensione Standardizzazione delle Unità Elettriche Logica Positiva o Negativa Tempi di ritardo Tempi di salita/discesa
9 Caratteristiche Logico Funzionali Struttura Dimensione del Bus Numero e tipo dei segnali Modalità Sincrona Asincrona Meccanismo di allocazione del Bus Gestione delle Interruzioni Protocollo Insieme di regole per lo scambio dei segnali Descrizione della Tempificazione di ciascuno dei segnali coinvolti
10 Principi di Funzionamento
11 I ruoli dei Dispositivi Dispositivi Attivi (Master) Sono in grado di avviare dei trasferimenti sul bus Dispositivi Passivi (Slave) Sono in attesa, aspettando richieste di trasferimento Il ruolo di un dispositivo può cambiare nel tempo; un dispositivo può comportarsi da master o da slave incontesti differenti. Lo standard che definisce il bus deve fornire le regole per gestire tali condizioni o vietarle
12 Cenni a Problemi Elettrici - Driver del Bus - I segnali binari emessi dai dispositivi non sono in grado di alimentare il bus, il Driver del bus è esenzialmente un amplificatore digitale Driver BUS Receiver Ruolo Master Il Dispositivo è sia Master che Slave Transceiver Ruolo Slave
13 Le linee del BUS Interfaccia Periferica Decodifica Indirizzi Circuiti di Controllo Registri Dati e Stato BUS Linea Indirizzi Linea Dati Linea Controllo
14 Protocolli di Comunicazione Un Protocollo è quell insieme di regole che gestiscono la comunicazione tra due entità. Protocollo Sincrono E previsto un segnale di sincronizzazione (clock) che permette di gestire la temporizzazione delle comunicazioni Protocollo Asincrono Tutta la temporizzazione della comunicazione è gestita dal protocollo stesso attraverso lo scambio dei messaggi.
15 Protocollo Sincrono
16 Protocollo Asincrono (Ingresso)
17 Protocollo Asincrono (Uscita)
18 Arbitraggio del Bus Il Problema Bus MultiMaster: E ammesso più di u dispositivo Master sul BUS Arbitraggio: Gestione delle contese tra i vari Master Le Soluzioni Distribuito/ Daisy Chain Centralizzato/Parallelo Centralizzato/Daisy Chain
19 Daisy Chain (Multibus I) Il Master che intende utilizzare la linea controlla la linea di BUSY Se libera la asserisce La Logica del Master richiede l accesso al BUS TXRQ CMND Logica del Master BPRO BPRN AEN Logica del Master BPRO Logica del Master BPRN BUSY BCLK
20 Centralizzato Parallelo (Multibus I) Tutte le linee di richiesta vanno all arbitro Tutte le linee di ack vanno all arbitro L arbitro definisce le priorità Nota: adottato anche in EISA e PCI Logica del Master BPRN BPRO ARBITER Logica del Master BPRN BPRO
21 Centralizzato Daisy Chain (VME) Il Controllore gestisce diverse liste La Linea BBSY è comune a tutte e permette di sincronizzare le richieste Nessun modulo può fare richiesta con BBSY asserita BBSY Controller BRi BGiOUT BGiOUT BGiOUT BGiN BGiN BGiN BGiN
22 L esempio del VME
23 Lo Standard VME Standard IEEE 1014 Nato nel 1987, E il più diffuso dei BUS industriali Lo standard è considerato un riferimento generale per la sua chiarezza
24 Gli elementi definiti dallo standard Devices Functional Module Backplane Interface Logic Backplane
25 Le Linee del Bus VME Trasferimento dati (DTB) Arbitraggio del bus Bus per la Priorità degli Interrupt Bus di Utilità
26 Data Transfer Bus Lines Gestisce esplicitamente anche sistemi piccoli Trasferimenti da 8,16,32 bit Indirizzi a 16,24,32 bit 33 Diversi tipi di cicli di BUS Trasferimenti a blocchi (limitati a 256 byte) ciclo indivisibile lettura/modifica/scrittura ciclo solo indirizzo
27 Data Transfer Bus Lines 4 tipi di dispositivi Master e Slave Controllore di locazione (genera interrupt su certi indirizzi) Timer del Bus
28 Arbitraggio del Bus Linee 6 linee bus e 4 linee per il canale Daisy-Chain Tre tipi di arbitraggio A priorità RoundRobin Singolo livello
29 Priority Interrupt Bus lines Due classi di sottosistemi per le priorità Sistema a singola gestione (singolo interrupt handler) Sistema a gestione distribuita (2 o più interrupt handler)
30 Linee di utilità Segnale di clock a 16 Mhz NON viene usata per i cicli di bus, ma per le misurazioni del tempo 2 linee per il Bus seriale VMS Linee di inizializzazione, ripristino e controllo
31 Dal Bus di Sistema alla rete industriale
32 Dai Bus di Sistema alle Reti Industriali Un BUS di sistema permette la realizzazione di un sistema modulare Quando i moduli cominciano a crescere in complessità, ad essere più indipendenti l uno dall altro si comincia ad affermare il concetto di rete I Moduli non sono più schede di un BUS, ma dispositivi che dialogano attraverso pile di protocolli di rete Ad oggi i termini BUS di sistema e rete industriale vengono spesso confusi tra loro
33 Problema Un mittente A vuole comunicare delle informazioni ad un destinatario B. Mittente A Destinatario B ciao come stai? ciao come stai???? Siamo sicuri che l'informazione arrivi a destinazione nel giusto ordine non in ritardo e corretta?
34 Per risolvere il precedente problema occorre implementare una comunicazione Safety Sono sicuro che l informazione arriva a destinazione nel giusto ordine non in ritardo e corretta Questo argomento è di particolare interesse per Ansaldo Segnalamento Ferroviario che si occupa della sicurezza ferroviaria
35 COMUNICAZIONE SAFETY Correttezza dati Correttezza del percorso Continuità del flusso di dati Tempestività Occorre garantire che un dato ricevuto corrisponda al dato inviato Solo determinati percorsi dell informazione devono essere leciti Occorre rilevare l eventuale mancata ricezione di un dato prima di processare ulteriori dati ricevuti Occorre garantire che le anomalie di funzionamento del canale siano rilevate e gestite in tempo reale.
36 L insieme di regole per la gestione di una comunicazione (Safety) è detto Protocollo di Comunicazione (Safety) ISO/OSI Profibus RS232 Application Layer Presentation Layer Session Layer Transport Layer Network Layer Data Link Layer Physical Layer Application Layer Application Inte rface Remote Channel Manager Conne ction Manage r Safety Layer Data Link Layer Physical Layer Application Layer Transport and Safety Layer Data Link Layer Physical Layer
37 FASI PER IL PROGETTO DI UN PROTOCOLLO DI COMUNICAZIONE Ideazione e descrizione Verifica Valutazione delle prestazioni Conformità alle normative europee
38 IDEAZIONE E DESCRIZIONE PDU (Protocol Data Unit): formato dell unità di trasporto dei dati Primitive: funzioni messe a disposizione del protocollo di livello superiore Descrizione in linguaggio informale Descrizione in linguaggio formale (scientifico): UML (Unifield Modeling Language)
39 PDU n byte byte 1 byte 2... n TSLType TSLData TSL Frame header body DL header DLData DLD TSLType Rappresenta il tipo particolare di PDU TSLData Contenuto variabile in lunghezza e significato a seconda del tipo particolare di PDU
40 Primitive dei servizi offerti (1) PRIMITIVE SERVIZIO TSL_OpenChannel Apertura di un canale di comunicazione TSL_CloseChannel Chiusura di un canale di comunicazione TSL_SafSend TSL_Send Invio di un messaggio con misure di sicurezza Invio di un messaggio senza misure di sicurezza
41 Primitive dei servizi offerti (2) PRIMITIVE TSL_Receive TSL_Accept TSL_Hook SERVIZIO Ricezione di un messaggio con sospensione del chiamante Ricezione di un messaggio con rilascio del controllo al chiamante se non presente alcun pacchetto Ricezione di un messaggio con l accodamento dei vari pacchetti in un buffer
42 Descrizione del protocollo in UML(1)
43 Descrizione del protocollo in UML(2) Stato annidato della parte ripetitiva del mittente when(timeout) when(errore) TxPck 0 when(rxnack) Mittente Sequenza 0 check nack H attesa ack 0 when(rxack) check ack 0 when(rifiuta) TxPck0 when(errseq) when(fine Pacchetti) when(accetta) TxPck 1
Indice. Introduzione I Bus di Sistema. Il BUS VME. Architettura Principi di Funzionamento
Bus di Sistema Indice Introduzione I Bus di Sistema Architettura Principi di Funzionamento Il BUS VME Cosa Sono i Bus di sistema? Un bus è un comune collegamento elettrico tra molti dispositivi. Il bus
DettagliELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Gruppo G: Interfacciamento e interconnessioni Lezione n. 34 - G - 5: Protocollo a livello transazione Esempi di bus reali Interconnessioni 3
DettagliCalcolatori Elettronici Parte V: Bus. Prof. Riccardo Torlone Universita di Roma Tre
Calcolatori Elettronici Parte V: Bus Prof. Riccardo Torlone Universita di Roma Tre Architettura a più Bus n Diversi bus, interni ed esterni al chip n Soddisfano diverse esigenze: n Velocità di trasferimento
DettagliELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino. Gruppo G: Interfacciamento e interconnessioni Lezione n.
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Gruppo G: Interfacciamento e interconnessioni Lezione n. 35 - G - 6: Esempi di interfacce su bus Elettronica II - Dante Del Corso - Gruppo G
DettagliMODELLI ISO/OSI e TCP/IP
PARTE I - Reti di Calcolatori ed Internet MODELLI ISO/OSI e TCP/IP 2.1 Reti di Calcolatori Livelli e Servizi Il modello OSI Il modello TCP/IP Un confronto tra OSI e TCP/IP ARPANET Ethernet Reti ATM reti
DettagliElettronica per l informatica. Cosa c è nell unità A. Unità A: Bus di comunicazione. A.1 Architetture di interconnessione A.2 Esempi commerciali
Elettronica per l informatica 1 Cosa c è nell unità A Unità A: Bus di comunicazione A.1 Architetture di interconnessione A.2 Esempi commerciali 2 Contenuto dell unità A Architetture di interconnessione
DettagliMODELLI ISO/OSI e TCP/IP
PARTE I - Reti di Calcolatori ed Internet MODELLI ISO/OSI e TCP/IP Reti di Calcolatori Livelli e Servizi Il modello OSI Il modello TCP/IP Un confronto tra OSI e TCP/IP ARPANET Ethernet Reti ATM reti wireless
DettagliIl problema dello I/O e gli Interrupt. Appunti di Sistemi per la cl. 4 sez. D A cura del prof. Ing. Mario Catalano
Il problema dello I/O e gli Interrupt Appunti di Sistemi per la cl. 4 sez. D A cura del prof. Ing. Mario Catalano Il Calcolatore e le periferiche Periferica Decodifica Indirizzi Circuiti di Controllo Registri
DettagliInput/Output. bus, interfacce, periferiche
Architettura degli Elaboratori e delle Reti Lezione 29 Input/Output: bus, interfacce, periferiche Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliDispositivi per il controllo
Dispositivi per il controllo ordini di comando PARTE DI COMANDO PARTE DI POTENZA Controllori monolitici Controllori con architettura a bus Controllori basati su PC informazioni di ritorno PLC (Programmable
DettagliCorso di Reti di Calcolatori
Politecnico di Torino Corso di Reti di Calcolatori Il modello ISO/OSI Indice degli argomenti... Il modello di riferimento ISO/OSI Sistemi, Applicazioni e Mezzi Trasmissivi Architettura a Livelli I Sette
DettagliI bus. Sommario. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano
I bus Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/38 Sommario Il bus ed il protocollo di trasferimento Tipologie di bus La
DettagliInput/Output. bus, interfacce, periferiche
Architettura degli Elaboratori e delle Reti Lezione 29 Input/Output: bus, interfacce, periferiche Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Gruppo G: Interfacciamento e interconnessioni Lezione n. 33 - G - 4: Protocolli di ciclo e di transazione Modello di riferimento per sistemi
Dettagliverso espandibili eterogenei tempo di accesso tempo di risposta throughput
I/O Un calcolatore è completamente inutile senza la possibile di caricare/ salvare dati e di comunicare con l esterno Input / Output (I/O): insieme di architetture e dispositivi per il trasferimento di
DettagliUD 3 PROTOCOLLO ISO-OSI
UD 3 PROTOCOLLO ISO-OSI IL PROTOCOLLO All inizio ogni azienda creava dispositivo hw e sw in grado solo di essere utilizzati e di comunicare con dispositivi dell azienda stessa Sistemi Chiusi Nel tempo
DettagliIs the bus a bus? Linea XX: Microprocessore-I/O-Memorie
Arbitraggio del BUS Is the bus a bus? Linea XX: Microprocessore-I/O-Memorie Calcolatori Elettronici a.a. 2006-2007 1 Arbitraggio del BUS L'arbitraggio è la funzione di gestione del possesso del bus. Spesso,
DettagliArbitraggio del BUS. Arbitraggio in daisy chain a controllo centralizzato. ad 1 livello a più livelli
Arbitraggio del BUS L'arbitraggio è la funzione di gestione del possesso del bus. Spesso, infatti, accade che CPU, memoria e altri dispositivi ne richiedano simultaneamente l'utilizzo. In questi casi,
DettagliLe Reti Informatiche
Le Reti Informatiche modulo 2 Prof. Salvatore Rosta www.byteman.it s.rosta@byteman.it 1 Commutazione di Circuito Le reti telefoniche utilizzano la tecnica della commutazione di circuito. I commutatori
DettagliCon riferimento al funzionamento dei bus di un calcolatore: tracciare e illustrare il diagramma di temporizzazione di un
Esercizio su BUS Con riferimento al funzionamento dei bus di un calcolatore: tracciare e illustrare il diagramma di temporizzazione di un bus sincrono a 40 Mhz con linee condivise i per dati e indirizzi
DettagliISO OSI. International Standard Organization Open System Interconnection
ISO OSI International Standard Organization Open System Interconnection Open System Interconnection Verso gli anni '80 l'iso promuove un'azione volta alla definizione di un modello di riferimento a strati
DettagliTipi di Bus. Bus sincrono. Comunicazioni nell elaboratore (e oltre) Bus sincroni e asincroni Standard commerciali (PCI,SCSI,USB)
Comunicazioni nell elaboratore (e oltre) Bus sincroni e asincroni Standard commerciali (PCI,SCSI,USB) Architettura degli Elaboratori (Prima Unità) Renato.LoCigno@dit.unitn.it www.dit.unitn.it/~locigno/didattica/archit/02-03/index.html
DettagliProtocolli di Comunicazione
Protocolli di Comunicazione Elettronica dei Sistemi Digitali L-A Università di Bologna, Cesena Aldo Romani A.a. 2005-2006 UART UART Universal Asynchronous Receiver/Transmitter Clock implicito e trasmissione
DettagliLivello logico digitale bus e memorie
Livello logico digitale bus e memorie Principali tipi di memoria Memoria RAM Memorie ROM RAM (Random Access Memory) SRAM (Static RAM) Basata su FF (4 o 6 transistor MOS) Veloce, costosa, bassa densità
DettagliProblematiche Interfacciamento
Corso di Misure per la Automazione e la Produzione Industriale (Studenti Ingegneria Elettrica e Meccanica V anno Vecchio Ordinamento) Misure per la Automazione e la Qualità (Studenti Ingegneria Elettrica
DettagliDispositivi di I/O. Dispositivi di I/O
Dispositivi di I/O Architetture dei Calcolatori (lettere A-I) Dispositivi di I/O Un dispositivo di I/O è costituito da due componenti: Il dispositivo fisico effettivo (disco, stampante, mouse, video, )
DettagliLe Reti Informatiche
Le Reti Informatiche modulo 5 Prof. Salvatore Rosta www.byteman.it s.rosta@byteman.it 1 Rete Ethernet di Prova: 1 Ogni computer inserito nella rete contiene almeno una scheda di interfaccia Ethernet. I
DettagliModello OSI (Open System Interconnection) Prof. Francesco Accarino IIS Altiero Spinelli Sesto San Giovanni
Modello OSI (Open System Interconnection) Prof. Francesco Accarino IIS Altiero Spinelli Sesto San Giovanni Il Modello ISO-OSI L ISO (International Standard Organization) ha proposto il modello di riferimento
DettagliL input/output. Architettura degli Elaboratori e delle Reti
L input/output Architettura degli Elaboratori e delle Reti Alberto Borghese Università degli Studi di Milano Dipartimento di Scienze dell Informazione email: borghese@dsi.unimi.it 1 I/O Dispositivi eterogenei
DettagliTerminologia e concetti fondamentali La struttura di Internet (hardware e software):
Introduzione Terminologia e concetti fondamentali La struttura di Internet (hardware e software): Accesso alla rete: end-systems, applicazioni, mezzi trasmissivi Nucleo: commutazione, struttura della rete,
DettagliDispositivi di I/O. Dispositivi di I/O. Prestazioni degli hard disk. Dispositivi di I/O (2) Architetture dei Calcolatori (lettere A-I)
Dispositivi di I/O Architetture dei Calcolatori (lettere A-I) Dispositivi di I/O Un dispositivo di I/O è costituito da due componenti: Il dispositivo fisico effettivo (disco, stampante, mouse, video, )
DettagliArchitettura di rete. Modelli di Riferimento: TCP/IP e OSI. Modello di riferimento OSI. Modelli di riferimento. architettura di rete
I semestre 02/03 Modelli di Riferimento: TCP/IP e OSI Prof. Vincenzo Auletta auletta@dia.unisa.it http://www.dia.unisa.it/~auletta/ Architettura di rete architettura di rete insieme delle specifiche funzionali
DettagliI bus. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano
I bus Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento Patterson: 8.1-8.3 1/38 Sommario I bus La gestione dei bus La gestione
DettagliI bus. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano
I bus Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento Patterson: 8.1-8.3 1/38 Sommario I bus La gestione dei bus La gestione
DettagliI bus. Sommario. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano.
I bus Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/39 Sommario I bus La gestione dei bus La gestione dell I/O 2/39 1 Descrizione
DettagliArchitettura dei sistemi di elaborazione (Input/Output parte 1)
Architettura dei sistemi di elaborazione (Input/Output parte 1) Sottosistema di I/O Il sottosistema di I/O è la parte attraverso la quale si esplica la comunicazione tra il calcolatore e il mondo esterno.
DettagliComponenti e connessioni. Capitolo 3
Componenti e connessioni Capitolo 3 Componenti principali CPU (Unità Centrale di Elaborazione) Memoria Sistemi di I/O Connessioni tra loro Architettura di Von Neumann Dati e instruzioni in memoria (lettura
DettagliI bus. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano
I bus Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento Patterson: 8.1-8.3 1/38 Sommario I bus La gestione dei bus La gestione
DettagliComponenti principali
Componenti e connessioni Capitolo 3 Componenti principali n CPU (Unità Centrale di Elaborazione) n Memoria n Sistemi di I/O n Connessioni tra loro Architettura di Von Neumann n Dati e instruzioni in memoria
DettagliElettronica per la Telematica - D4 23/03/ /03/ ETLM - D DDC. Lezioni D1, D2, D3 (integrità dei segnali)
Politecnico di Torino Facoltà dell Informazione Lezione D4 Modulo Elettronica per la Telematica D Protocolli D4 Indirizzamento e allocazione» Transazioni» Indirizzamento» llocazione» Esempio bus PCI (rev
DettagliComponenti principali. Programma cablato. Architettura di Von Neumann. Programma cablato. Cos e un programma? Componenti e connessioni
Componenti principali Componenti e connessioni Capitolo 3 CPU (Unita Centrale di Elaborazione) Memoria Sistemi di I/O Connessioni tra loro 1 2 Architettura di Von Neumann Dati e instruzioni in memoria
DettagliProgramma del corso. Introduzione Rappresentazione delle Informazioni Calcolo proposizionale Architettura del calcolatore Reti di calcolatori
Programma del corso Introduzione Rappresentazione delle Informazioni Calcolo proposizionale Architettura del calcolatore Reti di calcolatori Evoluzione dei sistemi informatici Cos è una rete? Insieme di
DettagliCPU chips e bus. Didattica della strumentazione digitale e sistemi a microprocessore anno accademico 2006 2007 pagina 1
CPU chips e bus anno accademico 2006 2007 pagina 1 Layout di una cpu anno accademico 2006 2007 pagina 2 I bus in un sistema a microprocessore anno accademico 2006 2007 pagina 3 Proprietà di un bus Bus
DettagliRETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE
RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright
DettagliCenni sull architettura del calcolatore
Programmazione M-Z Ingegneria e Scienze Informatiche - Cesena A.A. 2016-2017 Cenni sull architettura del calcolatore Pietro Di Lena - pietro.dilena@unibo.it hard-ware /h :dwe9 r / n. The part of the computer
DettagliSistemi di Elaborazione: esercizio con il D12
Sistemi di Elaborazione: esercizio con il D12 Un sistema basato su PIC18F8720 a 24 MHz è dotato di 32 KB di EPROM agli indirizzi alti e 64 KB di RAM statica agli indirizzi bassi. Il sistema è dotato inoltre
DettagliLe interconnessioni tra i dispositivi. Sommario
Le interconnessioni tra i dispositivi Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento Patterson: 6.1-6.3-6.5 1/42 Sommario
DettagliSECONDA LEZIONE: LE TECNOLOGIE CABLATE DI COMUNICAZIONE PER RETI INDUSTRIALI
Corso di Sistemi di Misura Distribuiti SECODA LEZIOE: LE TECOLOGIE CABLATE DI COMUICAZIOE PER Le tecnologie di comunicazione più diffuse Deviceet CAopen FieldBus PROFIBUS Ethernet Flow Flow Gerarchia delle
DettagliISO- OSI e architetture Client-Server
LEZIONE 9 ISO- OSI e architetture Client-Server Proff. Giorgio Valle Raffaella Folgieri giorgio.valle@unimi.it folgieri@dico.unimi.it Lez 10 modello ISO-OSI e architettura client-server 1 Nelle scorse
DettagliINTRODUZIONE A RETI E PROTOCOLLI
PARTE 1 INTRODUZIONE A RETI E PROTOCOLLI Parte 1 Modulo 1: Introduzione alle reti 1 Perché le reti tra computer? Collegamenti remoti a mainframe (< anni 70) Informatica distribuita vs informatica monolitica
Dettaglimolteplici problemi e la realizzazione di una gran quantità di servizi, da parte
Il modello OSI. La comunicazione tra due utenti di una rete di computer implica la risoluzione di molteplici problemi e la realizzazione di una gran quantità di servizi, da parte d opportuni software ed
DettagliReti di Calcolatori. Lo Stack ISO-OSI
Reti di Calcolatori Lo Stack ISO-OSI Modello ISO-OSI ISO International Standard Organization OSI Open System Interconnection (Day e Zimmermann, 1983) Livello: viene introdotto un certo grado di astrazione
DettagliInput / Output. M. Dominoni A.A. 2002/2003. Input/Output A.A. 2002/2003 1
Input / Output M. Dominoni A.A. 2002/2003 Input/Output A.A. 2002/2003 1 Struttura del Computer 4 componenti strutturali: CPU: controlla le operazioni del computer Memoria Centrale: immagazinamento dati
DettagliPentium: architettura di sistema
Pentium: architettura di sistema 1 2 TXC 4 3 5 6 PIIX 7 Pentium: architettura a livello di sistema 1 Il processore Pentum (1) è interfacciato sul bus con la memoria cache di livello 2 (2). L interfacciamento
DettagliINGEGNERIA E TECNOLOGIE DEI SISTEMI DI CONTROLLO Processori per sistemi di controllo. Classificazione. I microcontrollori
INGEGNERIA E TECNOLOGIE DEI SISTEMI DI CONTROLLO per sistemi di controllo Prof. Carlo Rossi DEIS - Università di Bologna Tel: 051 2093020 email: crossi@deis.unibo.it Classificazione General Purpose CISC
DettagliINGEGNERIA E TECNOLOGIE DEI SISTEMI DI CONTROLLO Processori per sistemi di controllo
INGEGNERIA E TECNOLOGIE DEI SISTEMI DI CONTROLLO Processori per sistemi di controllo Prof. Carlo Rossi DEIS - Università di Bologna Tel: 051 2093020 email: crossi@deis.unibo.it Classificazione Processori
DettagliCorso integrato di Sistemi di Elaborazione. Modulo I. Prof. Crescenzio Gallo.
Corso integrato di Sistemi di Elaborazione Modulo I Prof. Crescenzio Gallo crescenzio.gallo@unifg.it Architettura dei calcolatori 2 Architettura di un calcolatore Che cos è un calcolatore? Come funziona
DettagliOrganizzazione di un Calcolatore. Architetture dei Calcolatori (Lettere. Dispositivi di I/O. Dispositivi di I/O. Device Controller
Organizzazione di un Calcolatore Architetture dei Calcolatori (Lettere A-I) Interrupts Dispositivi di Cache Ing.. Francesco Lo Presti Main memory bus Graphics Network 1 Dispositivi di Device Controller
DettagliIl sistema di I/O. Sistemi Operativi 13.1
Il sistema di I/O Hardware di I/O Interfaccia di I/O per le applicazioni Sottosistema per l I/O del kernel Trasformazione delle richieste di I/O Prestazioni 13.1 Introduzione Un elaborazione eseguita da
DettagliCorso di Calcolatori Elettronici I
Corso di Calcolatori Elettronici I Il sistema di Input-Output Roberto Canonico Università degli Studi di Napoli Federico II A.A. 2014-2015 Roberto Canonico Corso di Calcolatori Elettronici I A.A. 2014-2015
DettagliLE RETI INFORMATICHE. Parte seconda. Prof. Antonio Marrazzo Stage IeFP A.s Le reti Informatiche parte 2 Prof. Antonio Marrazzo 1
LE RETI INFORMATICHE Prof. Antonio Marrazzo Stage IeFP A.s. 2014-15 Parte seconda Le reti Informatiche parte 2 Prof. Antonio Marrazzo 1 Verso lo standard IEEE 802 A causa delle caratteristiche peculiari
DettagliIntroduzione alle reti per il controllo di processo
Introduzione alle reti per il controllo di processo Davide Quaglia Electronic Systems Design Group Università di Verona Seminari Distretti Produttivi, Verona, 27 Maggio 2008 3 Giornata della Sintesi Log
DettagliSistemi Operativi SISTEMI DI INPUT/OUTPUT. D. Talia - UNICAL. Sistemi Operativi 10.1
SISTEMI DI INPUT/OUTPUT 10.1 Sistemi I/O Hardware di I/O Interfaccia di I/O per le applicazioni Sottosistema per l I/O del kernel Trasformazione delle richieste di I/O Stream Prestazioni 10.2 I/O Hardware
DettagliElapC5 27/10/2014 ELETTRONICA APPLICATA E MISURE 2014 DDC 1. Lezione C5: protocolli di bus. Ingegneria dell Informazione
Ingegneria dell Informazione Lezione C5: protocolli di bus ELETTRONIC PPLICT E MISURE Dante DEL CORSO C5 PROTOCOLLI DI» Indirizzamento» rbitraggio» Parametri di prestazioni» Trasferimenti source sync.»
DettagliSistemi Operativi. Sistemi I/O SISTEMI DI INPUT/OUTPUT. Hardware di I/O. Interfaccia di I/O per le applicazioni. Sottosistema per l I/O del kernel
SISTEMI DI INPUT/OUTPUT 10.1 Sistemi I/O Hardware di I/O Interfaccia di I/O per le applicazioni Sottosistema per l I/O del kernel Trasformazione delle richieste di I/O Stream Prestazioni 10.2 I/O Hardware
DettagliIl protocollo di comunicazione del CAN è standardizzato come ISO (2003) ed è di tipo
I protocolli di comunicazione a bus 3.0 IL CANBUS Il CANBUS è un protocollo di comunicazione seriale a bus particolarmente utilizzato in ambito automotive o laddove siano necessarie comunicazioni e cablaggi
DettagliPeriferiche CPU. Misure e Sistemi Microelettronici Sistemi 6-1 SREG. Data Bus Address Bus Control Bus
Periferiche Interface Interface Interface Interface CPU SREG CREG DREG Il processore scambia informazioni con le periferiche attraverso dei registri. Tipicamente: Control REGister; Status REGister; Data
DettagliSistemi per l automazione industriale
Corso: Sistemi per l automazione industriale Controller Area Network (CAN) Ing.. Stefano Maggi Dottorato di Ricerca Dipartimento di Elettrotecnica giovedì 27 gennaio 2005 Le origini del CAN Il Controller
DettagliMODELLI ISO/OSI e TCP/IP
D. Talia RETI DI CALCOLATORI - UNICAL 1 Reti di Calcolatori MODELLI ISO/OSI e TCP/IP D. Talia RETI DI CALCOLATORI - UNICAL 2 Reti di Calcolatori Livelli e Servizi Il modello OSI Il modello TCP/IP Un confronto
DettagliPage 1. ElapC5 29/10/2013 ELETTRONICA APPLICATA E MISURE 2013 DDC 1. Ingegneria dell Informazione. Lezione C5: protocolli di bus
Ingegneria dell Informazione Lezione C5: protocolli di bus ELETTRONIC PPLICT E MISURE Dante DEL CORSO C5 PROTOCOLLI DI» Indirizzamento» rbitraggio» Parametri di prestazioni» Trasferimenti source sync.»
DettagliSistemi Operativi. Sottosistema di I/O
Sistemi Operativi (modulo di Informatica II) Sottosistema di I/O Patrizia Scandurra Università degli Studi di Bergamo a.a. 2011-12 Sommario L hardware di I/O Struttura Interazione tra computer e controllori
DettagliSistemi di elaborazione delle informazioni
Sistemi di elaborazione delle informazioni Univ. degli studi Federico II di Napoli Ing. Antonio Fratini Reti di Telecomunicazione Una Rete di Telecomunicazione può essere definita come un sistema distribuito
DettagliCorso di Reti di Calcolatori
Politecnico di Torino Corso di Reti di Calcolatori Commutazione e trasmissione Indice degli argomenti... Architettura di una rete Nodi di una rete Canali locali e geografici Commutazione di circuito Commutazione
DettagliInformatica di Base - 6 c.f.u.
Università degli Studi di Palermo Dipartimento di Ingegneria Informatica Informatica di Base - 6 c.f.u. Anno Accademico 2007/2008 Docente: ing. Salvatore Sorce Architettura dei calcolatori III parte Dispositivi
DettagliComunicazione tra Computer. Protocolli. Astrazione di Sottosistema di Comunicazione. Modello di un Sottosistema di Comunicazione
I semestre 03/04 Comunicazione tra Computer Protocolli Prof. Vincenzo Auletta auletta@dia.unisa.it http://www.dia.unisa.it/professori/auletta/ Università degli studi di Salerno Laurea in Informatica 2
DettagliINdICe. Prefazione XIII. 3 Capitolo 1 Classificazioni e concetti base
INdICe XIII Prefazione 3 Capitolo 1 Classificazioni e concetti base 3 1.1 Sistemi - Un approccio gerarchico 4 1.2 Sistemi basati su componenti programmabili 1.2.1 Concetto di Sistema di Elaborazione, p.
DettagliCALCOLATORI ELETTRONICI II
CALCOLATORI ELETTRONICI II L INTERFACCIA PARALLELA Argomenti della lezione Le interfacce parallele Il dispositivo Intel 855 Architettura Funzionamento Le interfacce parallele Esempio Le interfacce parallele
DettagliInput/Output: bus, interfacce, periferiche
Architettura degli Elaboratori e delle Reti Lezione 29 Input/Output: bus, interfacce, periferiche A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L
DettagliArchitetture a livelli
Architetture a livelli Stratificazione Protocolli di rete Famiglie e pile di protocolli Messaggi in una pila di protocolli Modello di riferimento ISO/OSI Architettura tt di Internet t Stratificazione (layering)
DettagliSettimana n.2. Obiettivi Esecuzione di un programma. Tutorial su CodeBlocks e ambiente di sviluppo.
Settimana n.2 Obiettivi Esecuzione di un programma. Tutorial su CodeBlocks e ambiente di sviluppo. Contenuti Linguaggi di programmazione Dati e istruzioni Architettura di un elaboratore Uso del compilatore
DettagliCorso di MODI DI INTERCONNESSIONE NEI SISTEMI
Corso di Misure per l Automazione e la Qualità (Studenti III anno Laurea Ingegneria Elettrica) Interfacciamento Andrea Bernieri bernieri@unicas.it MODI DI INTERCONNESSIONE NEI SISTEMI Un notevole numero
DettagliTecnologie dei Sistemi di Automazione
Facoltà di Ingegneria Tecnologie dei Sistemi di Automazione Prof. Gianmaria De Tommasi Lezione 2 Architetture dei dispositivi di controllo e Dispositivi di controllo specializzati Corso di Laurea Codice
DettagliReti di Calcolatori. Concetti introduttivi. Il modello ISO/OSI ed il protocollo TCP/IP
Reti di Calcolatori Concetti introduttivi Introduzione alle reti di calcolatori; Concetti di topologie, instradamento, protocolli, interfacce; Architettura a livelli delle reti di calcolatori. Il modello
DettagliElementi di informatica
Elementi di informatica Architetture degli elaboratori Il calcolatore Un calcolatore è sistema composto da un elevato numero di componenti Il suo funzionamento può essere descritto se lo si considera come
DettagliIl protocollo RS Introduzione. 1.2 Lo Standard RS-232
1 Il protocollo RS232 1.1 Introduzione Come noto un dispositivo di interfaccia permette la comunicazione tra la struttura hardware di un calcolatore e uno o più dispositivi esterni. Uno degli obiettivi
DettagliLe interconnessioni tra i dispositivi
Le interconnessioni tra i dispositivi Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento Patterson: 6.1-6.3-6.5 1/36 Sommario
DettagliElementi di Reti per Telecomunicazioni
Elementi di Reti per Telecomunicazioni (Parte II) Corso di Telecomunicazioni Anno Accademico 2008/2009 Interfacciamento di Reti di Monitoraggio Ambientale Rete A Rete B Gateway: device di interfacciamento
DettagliGESTIONE DELLE PERIFERICHE D INGRESSO/USCITA COMPITI DEL SOTTOSISTEMA DI I/O ARGOMENTI
GESTIONE DELLE PERIFERICHE D INGRESSO/USCITA ARGOMENTI Compiti del sottosistema di I/O Architettura del sottosistema di I/O Gestore di un di I/O 1. Nascondere al programmatore i dettagli delle interfacce
DettagliGESTIONE DELLE PERIFERICHE D INGRESSO/USCITA ARGOMENTI
GESTIONE DELLE PERIFERICHE D INGRESSO/USCITA ARGOMENTI Compiti del sottosistema di I/O Architettura del sottosistema di I/O Gestore di un dispositivo di I/O Gestione e organizzazione dei dischi COMPITI
DettagliSaper riconoscere un automa attraverso l analisi delle caratteristiche di un sistema. Saper descrivere il funzionamento di una CPU
Dipartimento Informatica Materia SeR - Sistemi e Reti Classe 3 Tec Ore/anno 132 A.S. 2018-2019 MODULI COMPETENZE UNITA di APPRENDIMENTO Definizione di sistema Introduzione ai Sistemi Saper riconoscere
DettagliEsercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti) (3 punti)
Cognome e Nome: Matr.: Architettura degli Elaboratori Inf A 19 febbraio 2014 Esercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti)
DettagliArchitettura dei sistemi di elaborazione (Input/Output parte 3)
Architettura dei sistemi di elaborazione (Input/Output parte 3) Accesso diretto alla RAM (DMA) Se la periferica è molto veloce, è possibile che la frequenza delle interruzioni sia così alta da non lasciare,
DettagliCorso di Sistemi Automatici di Misura
Corso di Sistemi Automatici di Misura GENERALITA SUL VXI BUS Oggi che i sistemi di misura automatici costituiscono una realtà consolidata, l interesse va spostandosi sempre più verso la qualità dell automazione
DettagliINTRODUZIONE AL TCP/IP TCP/IP Trasmission Control Protocol /
TCP/IP SOMMARIO Introduzione al TCP/IP Indirizzi IP Subnet Mask Frame IP Meccanismi di comunicazione tra reti diverse Classi di indirizzi IP Indirizzi IP privati e pubblici INTRODUZIONE AL TCP/IP TCP/IP
DettagliArchitettura a strati dei protocolli di comunicazione
Capitolo 10 Architettura a strati dei protocolli di comunicazione Tramite le reti di comunicazione piú host possono essere messi in grado di comunicare, permettendo il trasferimento di dati di diverso
Dettagli