Arbitraggio del BUS. Arbitraggio in daisy chain a controllo centralizzato. ad 1 livello a più livelli
|
|
- Federica Gagliardi
- 5 anni fa
- Visualizzazioni
Transcript
1 Arbitraggio del BUS L'arbitraggio è la funzione di gestione del possesso del bus. Spesso, infatti, accade che CPU, memoria e altri dispositivi ne richiedano simultaneamente l'utilizzo. In questi casi, esistono varie tecniche per decidere chi ha diritto al trasferimento. Prima di analizzarle in dettaglio, ne presentiamo uno schema riassuntivo: Arbitraggio in daisy chain a controllo decentralizzato Arbitraggio in daisy chain a controllo centralizzato ad 1 livello a più livelli Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 1
2 Arbitraggio del BUS Arbitraggio a richieste indipendenti a controllo centralizzato Arbitraggio a richieste indipendenti a controllo distribuito a priorità decodificata a priorità non decodificata o serializzato o a linee spezzate Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 2
3 Daisy chain a controllo decentralizzato Grant CPU DMA 1 DMA 2 DMA n BUSREQ Ciascun dispositivo ha una sua priorità, dipendente dalla distanza dalla CPU: priorità minima per il DMA più lontano, massima per quello più vicino. Quando un dispositivo ha necessità di accedere al bus, manda un segnale di BUSREQ alla CPU. Quest'ultima interrompe ciò che sta facendo e manda in risposta un segnale di GRANT che attraversa tutti i dispositivi alla ricerca di quello che ha effettuato la richiesta. Il dispositivo richiedente, quando raggiunto dal GRANT, ha la certezza che la CPU è ferma in attesa del suo accesso al bus e può così effettuare la transazione. Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 3
4 In caso di più richieste, dato il collegamento a margherita, verrà servito (tra quelli che hanno effettuato la richiesta) il dispositivo più vicino alla CPU, poiché verrà attraversato dal GRANT per primo e bloccherà la propagazione del segnale ai successivi Un sistema che implementasse la schematizzazione vista, però, avrebbe un'alta probabilità di bloccarsi. Questo perché GRANT è un segnale funzionante a livello e, una volta attraversato un dispositivo della catena, non può essere interrotto. Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 4
5 ESEMPIO: Supponiamo di che DMA5 abbia inoltrato una richiesta alla CPU, che questa abbia risposto con GRANT e che GRANT abbia già attraversato DMA2. Quest'ultimo, in caso di necessità di accesso al bus, inoltrerebbe il segnale di BUSREQ2 alla CPU e si metterebbe in attesa del segnale di ritorno. A questo punto, interpreterebbe come proprio il segnale di GRANT diretto a DMA5, cominciando così una transazione sicuramente destinata a entrare in conflitto con quella dell'altro dispositivo. Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 5
6 Daisy chain a controllo centralizzato Lo schema di principio è il seguente: La struttura è analoga al caso precedente, ha in più un segnale di acknowledge che comunica alla CPU che il dispositivo è pronto per usare il bus. Quando un dispositivo ha necessità di utilizzare il bus segnala con BUSREQ alla CPU la volontà di compiere l'accesso, la CPU risponde con GRANT ma non interrompe la sua attività. Sarà il segnale di BUSACK a comunicarle che la transazione sta per avere inizio. Solo allora sospenderà l'esecuzione del processo in corso, sospenderà l'invio di GRANT e rilascerà il bus. Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 6
7 In questo modo: 1. il bus non è mai inutilizzato, poiché la CPU continua ad usarlo anche mentre invia GRANT e attende BUSACK; 2. il sistema non si blocca come nel caso precedente, perché anche se ci sono più richieste e nessuno capisce a chi è diretto il GRANT, BUSACK non viene generato e dopo un po' la CPU toglie anche GRANT; l'arbitraggio si può sovrapporre alla transazione perché una volta arrivato BUSACK il GRANT è 'resettato' ed è possibile ricevere una nuova richiesta. Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 7
8 Richieste a più livelli Per risolvere il problema del 'basso valore di priorità' della CPU, si utilizza una struttura con più livelli di richiesta con priorità diverse Nella CPU avremo un registro contenente il valore della priorità del programma: verranno servite solo le richieste con priorità maggiore di quella del programma. Ad esempio, se la priorità del programma è 3 e abbiamo 7 livelli di richieste, accetteremo solo le richieste dei livelli 0, 1, 2, 3 (per convenzione le richieste a priorità maggiore sono indicate col valore più basso). Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 8
9 Richieste indipendenti a controllo centralizzato L'utilizzo di una struttura di tipo daisy chain in un sistema multiprocessore ne vanificherebbe i vantaggi. Per questo motivo, in un tale tipo di sistema il compito di gestire l'arbitraggio non viene dato a una CPU ma a un dispositivo esterno che accolga separatamente le richieste di ciascuna CPU. In questo modo, viene rispettata la necessità che le CPU abbiano pari priorità. Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 9
10 Introduzione Un bus è una struttura che interconnette due o più dispositivi. Un bus è una struttura condivisa: i valori che un dispositivo scrive su di esso sono accessibili a tutti gli altri dispositivi connessi. Si possono avere bus: interni ad un singolo circuito integrato per la connessione di più circuiti integrati su una scheda per la connessione di più schede in un sistema (backplane). Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 10
11 Architetture di Bus Si possono avere 2 tipi di architetture a bus: bus singolo: è la configurazione più semplice bus multiplo: è utile laddove si desiderano prestazioni elevate, oppure quando si devono connettere diverse classi di dispositivi, con caratteristiche tra loro diverse. Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 11
12 Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 12
13 Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 13
14 Struttura di un Bus Un bus è composto da 3 gruppi di segnali: segnali di dato: normalmente sono in numero pari ad un multiplo di 8; possono essere bidirezionali o unidirezionali (in tal caso è necessario un numero doppio di linee); segnali di indirizzo: identificano lo slave con cui il master vuole comunicare (nonchè quale parte dello slave è coinvolta); possono essere multiplexati con I segnali di dato per ridurre le linee del bus e/o i pin dei dispositivi connessi; segnali di controllo: forniscono informazioni di stato, di temporizzazione, di tipo (dei dati sul bus). Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 14
15 Problemi Multiplexato o dedicato? - Il primo è più economico come hardware, il secondo è più veloce. Comunicazioni sincrone o asincrone? - Dipende dalla distanza Quale interfaccia? - Esistono degli standard (es. Multibus, VME, EISA, Futurebus+). Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 15
16 Master e Slave Considereremo un sistema a bus singolo nel quale le unità connesse sono di 2 tipi: unità master: inizia ogni procedura di trasferimento dati e sceglie lo slave con cui comunicare; è anche denominata Bus Control Unit e spesso coincide con la CPU; unità slave: risponde ai comandi dell unità master; le memorie sono unità slave. Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 16
17 Bus Sincroni/Asincroni Bus Sincroni: ogni unità di dato è trasferita in un periodo di tempo prefissato (normalmente un periodo di clock); le unità sorgente e destinazione utilizzano lo stesso segnale di clock, che fa parte del bus stesso; alternativamente, le 2 unità possono avere clock separati, ma alla stessa frequenza, e scambiare periodicamente segnali di sincronizzazione; la frequenza del clock è imposta dai dispositivi più lenti; il meccanismo funziona su distanze ridotte. Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 17
18 Bus Sincroni/Asincroni (II) Bus Asincroni: ogni sessione di comunicazione può avere una sua velocità, determinata da appositi segnali di controllo che accompagnano i segnali di dato; si acquisisce così la massima flessibilità, a spese di una maggiore complessità del protocollo. Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 18
19 Interfaccia al Bus Le unità connesse al bus utilizzano 2 tipi di dispositivi: driver: per pilotare le linee del bus receiver: per leggere i valori sul bus. I due dispositivi sono spesso raggruppati in un unica entità denominata transceiver. Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 19
20 Tristate La tecnologia tristate è quella comunemente utilizzata perimplementare i driver: l uscita di questi può assumere 3 valori: 0, 1, Z. Quando una linea assume il valore Z (alta impedenza), essa corrisponde ad un circuito aperto. Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 20
21 Connessione tramite tristate Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 21
22 Problemi L utilizzo di un sistema a bus richiede la soluzione di due principali problemi: la definizione delle tempistiche per i segnali sul bus l introduzione di un meccanismo per la gestione dei conflitti nell accesso al bus. Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 22
23 Tempistica e Protocollo Le specifiche di un bus comprendono la descrizione del protocollo che i segnali dovranno seguire, nonchè i limiti di tempo che dovranno essere rispettati. Nel seguito sono riportati alcuni diagrammi che sintetizzano il protocollo e la tempistica per alcune operazioni su bus. Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 23
24 Bus Sincrono - Lettura Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 24
25 Bus Sincrono Scrittura T T Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 25
26 Bus Sincrono - Lettura con Stati di Wait Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 26
27 Bus Asincroni Si possono avere due casi: controllo unidirezionale: i segnali di temporizzazione sono generati da uno solo dei due dispositivi coinvolti; controllo bidirezionale, o interlacciato: ambedue i dispositivi partecipano alla generazione dei segnali di temporizzazione. Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 27
28 Bus Asincrono con Controllo Unidirezionale Bus Asincrono con Controllo Unidirezionale Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 28
29 Latch (controllo del produttore) Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 29
30 Latch (controllo del consumatore) Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 30
31 Bus Asincroni con Controllo Bidirezionale Permettono di verificare che il trasferimento sia andato a buon fine. Per fare questo introducono un ulteriore segnale di Acknowledge, generato dall unità che non ha richiesto il trasferimento. La sequenza di valori che i segnali devono assumere prende il nome di handshaking. Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 31
32 Bus Asincrono con Controllo Bidirezionale: trasferimento iniziato dall unità sorgente Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 32
33 Bus Asincrono con Controllo Bidirezionale: trasferimento iniziato dall unità destinazione Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 33
34 Arbitraggio Il meccanismo di arbitraggio del bus entra in funzione quando 2 o più unità fanno contemporaneamente richiesta di accesso al bus. Il meccanismo deve allora designare il nuovo dispositivo master. L arbitraggio può avvenire in maniera: centralizzata: esiste un arbitro, che a volte fa parte della CPU distribuita: ogni modulo contiene la logica necessaria per implementare un meccanismo di arbitraggio che permette di definire il nuovo master. Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 34
35 Arbitraggio distribuito: il bus SCSI Il bus SCSI possiede 8 linee DB(0),, DB(7) che vengono utilizzate sia per il trasferimento dati che per l arbitraggio. Durante l arbitraggio, ogmi linea è associata ad un dispositivo: la line a DB(7) ha la priorità massima. Quando la linea BSY diventa inattiva, tutti i dispositivi (al più 8) che desiderano fare accesso al bus alzano la rispettiva linea DB(i). Tutti i dispositivi osservano il valore sulle linee DB(0),, DB(7), ed il dispositivo con priorità massima vince la contesa; gli altri attendono che BSY torni inattiva. Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 35
36 Arbitraggio Centralizzato Esistono 3 meccanismi di arbitraggio centralizzato: daisy-chaining polling richieste indipendenti. Essi differiscono per: numero di linee di controllo richieste velocità di risposta del bus controller flessibilità nella gestione delle priorità tolleranza ai guasti. Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 36
37 Daisy Chaining: struttura Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 37
38 Daisy Chaining: funzionamento una unità fa richiesta del bus (BUS REQUEST) attendendo che il bus sia libero (BUS BUSY) l arbitro attiva il segnale di BUS GRANT ogni unità, quando riceve il BUS GRANT: - se ha richiesto il bus: attiva BUS BUSY - se non ha richiesto il bus: attiva BUS GRANT verso l unità a valle. Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 38
39 Daisy Chaining: caratteristiche + richiede solo 3 segnali di controllo - non permette di modificare le priorità - non è adatta a numeri elevati di dispositivi connessi - non è tollerante ai guasti. Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 39
40 Polling: struttura Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 40
41 Polling: funzionamento Una unità fa richiesta del bus (BUS REQUEST), attendendo che il bus sia libero (BUS BUSY) l arbitro scandisce tutte le unità collegate, mettendo sul Poll Counter gli indirizzi di ciascuna, in sequenza quando una unità viene indirizzata, ed ha fatto richiesta, attiva il segnale di BUS BUSY; a questo punto l arbitro interrompe la scansione. Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 41
42 Polling: caratteristiche - richiede 2+log(n) segnali di controllo per gestire n unità + la gerarchia delle unità può essere cambiata modificando la sequenza di scansione + il sistema è tollerante ad un eventuale guasto in una unità. Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 42
43 Richieste Indipendenti: struttura Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 43
44 Richieste Indipendenti: funzionamento l unità i-esima fa richiesta del bus (BUS REQUEST i), attendendo che il bus sia libero (BUS BUSY) l arbitro gestisce tutte le richieste, e concede il bus all unità con priorità maggiore (BUS GRANT j) l unità j assume il controllo del bus (BUS BUSY j). Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 44
45 Richieste Indipendenti: caratteristiche - richiede 2*n+1 segnali di controllo per gestire n unità + le priorità dei dispositivi dipendono dai meccanismi implementati dall'arbitro + il sistema può tollerare ad un eventuale guasto in una unità. Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 45
46 Esempio: VMEbus Il bus VMEbus (Versa Module European bus) prevede 32 linee per i dati, 32 per gli indirizzi, ed altre per il controllo. Ogni scheda deve presentare un connettore da 96 pin. È il successore del Versabus, che ha ampiezza pari a 16 bit. È stato definito congiuntamente nel 1981 da Motorola, Mostek e Philips/Signetics ed è adatto a sistemi di piccole e medie dimensioni. Si presta particolarmente per essere utilizzato con processori È un bus di tipo asincrono con schema di arbitraggio centralizzato. La frequenza di trasferimento dei dati si aggira sui 30 Mbyte/s. Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 46
47 Esempio: il bus SCSI Lo SCSI (Small Computer System Interface) è stato standardizzato dall ANSI con la denominazione X È rivolto ai sistemi di piccole e medie dimensioni e prevede un bus cui si possono collegare sino ad 8 dispositivi (principalmente dischi), ciascuno dotato di un proprio controllore. I controllori possono essere di due tipi: iniziatori e target. I trasferimenti di dati sono sempre controllati dal controllore target, mentre l iniziatore sceglie il target e definisce l operazione da eseguire. Ogni trasferimento prevede l instaurazione di una connessione logica. Ha una lunghezza massima di 25 metri. Può essere sincrono o asincrono. Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 47
48 Esempio: PCI È un bus di backplane, adatto a collegare schede di tipo diverso. Ha un'ampiezza variabile (32 o 64 bit) per la parte dati. Il bus dati ed il bus indirizzi condividono gli stessi segnali. Può gestire sino a 32 dispositivi, e adotta un arbitraggio di tipo centralizzato. È di tipo sincrono, e può funzionare ad una frequenza massima di 66 MHz, raggiungendo una velocità di trasferimento di picco pari a 80 MByte/s. Ha una lunghezza massima di 50 cm. Calcolatori Elettronici a.a Omero Tuzzi Gestione del Bus 48
Is the bus a bus? Linea XX: Microprocessore-I/O-Memorie
Arbitraggio del BUS Is the bus a bus? Linea XX: Microprocessore-I/O-Memorie Calcolatori Elettronici a.a. 2006-2007 1 Arbitraggio del BUS L'arbitraggio è la funzione di gestione del possesso del bus. Spesso,
DettagliElettronica per l informatica. Cosa c è nell unità A. Unità A: Bus di comunicazione. A.1 Architetture di interconnessione A.2 Esempi commerciali
Elettronica per l informatica 1 Cosa c è nell unità A Unità A: Bus di comunicazione A.1 Architetture di interconnessione A.2 Esempi commerciali 2 Contenuto dell unità A Architetture di interconnessione
Dettagliverso espandibili eterogenei tempo di accesso tempo di risposta throughput
I/O Un calcolatore è completamente inutile senza la possibile di caricare/ salvare dati e di comunicare con l esterno Input / Output (I/O): insieme di architetture e dispositivi per il trasferimento di
DettagliInput/Output. bus, interfacce, periferiche
Architettura degli Elaboratori e delle Reti Lezione 29 Input/Output: bus, interfacce, periferiche Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliInput/Output. bus, interfacce, periferiche
Architettura degli Elaboratori e delle Reti Lezione 29 Input/Output: bus, interfacce, periferiche Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Gruppo G: Interfacciamento e interconnessioni Lezione n. 34 - G - 5: Protocollo a livello transazione Esempi di bus reali Interconnessioni 3
DettagliI bus. Sommario. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano
I bus Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/38 Sommario Il bus ed il protocollo di trasferimento Tipologie di bus La
DettagliLo scopo del BUS è quello d effettuare tutti i trasferimenti d informazioni tra le unità funzionali del calcolatore:
ACSO Architettura dei Calcolatori e Sistemi Operativi Struttura e funzionamento del bus Corso ACSO prof. Cristina SILVANO Politecnico di Milano Il BUS del calcolatore Il calcolatore è composto da unità
DettagliComponenti principali
Componenti e connessioni Capitolo 3 Componenti principali n CPU (Unità Centrale di Elaborazione) n Memoria n Sistemi di I/O n Connessioni tra loro Architettura di Von Neumann n Dati e instruzioni in memoria
DettagliComponenti principali. Programma cablato. Architettura di Von Neumann. Programma cablato. Cos e un programma? Componenti e connessioni
Componenti principali Componenti e connessioni Capitolo 3 CPU (Unita Centrale di Elaborazione) Memoria Sistemi di I/O Connessioni tra loro 1 2 Architettura di Von Neumann Dati e instruzioni in memoria
DettagliIl problema dello I/O e gli Interrupt. Appunti di Sistemi per la cl. 4 sez. D A cura del prof. Ing. Mario Catalano
Il problema dello I/O e gli Interrupt Appunti di Sistemi per la cl. 4 sez. D A cura del prof. Ing. Mario Catalano Il Calcolatore e le periferiche Periferica Decodifica Indirizzi Circuiti di Controllo Registri
DettagliAXO Architettura dei Calcolatori e Sistemi Operativi. struttura e funzionamento del bus
AXO Architettura dei Calcolatori e Sistemi Operativi struttura e funzionamento del bus Il BUS del calcolatore Il calcolatore elettronico è un insieme d unità funzionali: l unità centrale d elaborazione
DettagliELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Gruppo G: Interfacciamento e interconnessioni Lezione n. 33 - G - 4: Protocolli di ciclo e di transazione Modello di riferimento per sistemi
DettagliComponenti e connessioni. Capitolo 3
Componenti e connessioni Capitolo 3 Componenti principali CPU (Unità Centrale di Elaborazione) Memoria Sistemi di I/O Connessioni tra loro Architettura di Von Neumann Dati e instruzioni in memoria (lettura
DettagliCon riferimento al funzionamento dei bus di un calcolatore: tracciare e illustrare il diagramma di temporizzazione di un
Esercizio su BUS Con riferimento al funzionamento dei bus di un calcolatore: tracciare e illustrare il diagramma di temporizzazione di un bus sincrono a 40 Mhz con linee condivise i per dati e indirizzi
DettagliLivello logico digitale bus e memorie
Livello logico digitale bus e memorie Principali tipi di memoria Memoria RAM Memorie ROM RAM (Random Access Memory) SRAM (Static RAM) Basata su FF (4 o 6 transistor MOS) Veloce, costosa, bassa densità
DettagliL input/output. Architettura degli Elaboratori e delle Reti
L input/output Architettura degli Elaboratori e delle Reti Alberto Borghese Università degli Studi di Milano Dipartimento di Scienze dell Informazione email: borghese@dsi.unimi.it 1 I/O Dispositivi eterogenei
DettagliProgramma del corso. Introduzione Rappresentazione delle Informazioni Calcolo proposizionale Architettura del calcolatore Reti di calcolatori
Programma del corso Introduzione Rappresentazione delle Informazioni Calcolo proposizionale Architettura del calcolatore Reti di calcolatori Evoluzione dei sistemi informatici Cos è una rete? Insieme di
DettagliCalcolatori Elettronici Parte V: Bus. Prof. Riccardo Torlone Universita di Roma Tre
Calcolatori Elettronici Parte V: Bus Prof. Riccardo Torlone Universita di Roma Tre Architettura a più Bus n Diversi bus, interni ed esterni al chip n Soddisfano diverse esigenze: n Velocità di trasferimento
DettagliArchitettura dei sistemi di elaborazione (Input/Output parte 2)
Architettura dei sistemi di elaborazione (Input/Output parte 2) Gestione dell I/O Il processore può comunicare con uno o più dispositivi esterni secondo schemi temporali imprevedibili che dipendono dalle
DettagliInput / Output. M. Dominoni A.A. 2002/2003. Input/Output A.A. 2002/2003 1
Input / Output M. Dominoni A.A. 2002/2003 Input/Output A.A. 2002/2003 1 Struttura del Computer 4 componenti strutturali: CPU: controlla le operazioni del computer Memoria Centrale: immagazinamento dati
DettagliIO 1 Input Output a livello Hardware
Architettura dei calcolatori e sistemi operativi Input Output IO 1 Input Output a livello Hardware Accesso delle periferiche Le unità periferiche interagiscono con il processore e la memoria centrale attraverso
DettagliBUS. Il Livello Logico-Digitale. Il BUS del calcolatore. Il BUS del calcolatore. Sistema con diversi BUS. BUS interni ed esterni
Il BUS del calcolatore Il Livello Logico-Digitale Il BUS del calcolatore Il calcolatore elettronico è un insieme di unità funzionali: unità centrale di elaborazione (CPU), o processore unità funzionali
DettagliSistemi Operativi SISTEMI DI INPUT/OUTPUT. D. Talia - UNICAL. Sistemi Operativi 10.1
SISTEMI DI INPUT/OUTPUT 10.1 Sistemi I/O Hardware di I/O Interfaccia di I/O per le applicazioni Sottosistema per l I/O del kernel Trasformazione delle richieste di I/O Stream Prestazioni 10.2 I/O Hardware
DettagliArchitettura dei sistemi di elaborazione (Input/Output parte 1)
Architettura dei sistemi di elaborazione (Input/Output parte 1) Sottosistema di I/O Il sottosistema di I/O è la parte attraverso la quale si esplica la comunicazione tra il calcolatore e il mondo esterno.
DettagliELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino. Gruppo G: Interfacciamento e interconnessioni Lezione n.
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Gruppo G: Interfacciamento e interconnessioni Lezione n. 35 - G - 6: Esempi di interfacce su bus Elettronica II - Dante Del Corso - Gruppo G
DettagliI dispositivi di input/output
I dispositivi di input/output I dispositivi di input/output (anche detti periferiche), permettono di realizzare l'interazione tra l'uomo e la macchina La loro funzione primaria è quella di consentire l'immissione
DettagliMetodo di arbitraggio
Metodo di arbitraggio Se un sistema ha solo un master (il processore) allora non c è necessità di arbitraggio: l accesso al bus è sempre garantito al processore che pilota lo slave con cui correntemente
DettagliOverview. Introduzione I Bus di Sistema. Reti Industriali. Principi di Funzionamento Il BUS VME. Principi ProfiBus
Introduzione Overview Introduzione I Bus di Sistema Principi di Funzionamento Il BUS VME Reti Industriali Principi ProfiBus Cosa Sono i Bus di sistema? Un bus è un comune collegamento elettrico tra moltii
DettagliLA GESTIONE DELLA I/O
LA GESTIONE DELLA I/O Il S.O. È l interfaccia tra l hardware e i programmi che effettuano richieste di I/O Sottosistema di I/O strutturato in moduli chiamati DRIVER uno per ogni dispositivo I Driver rendono
DettagliSistemi Operativi. Sistemi I/O SISTEMI DI INPUT/OUTPUT. Hardware di I/O. Interfaccia di I/O per le applicazioni. Sottosistema per l I/O del kernel
SISTEMI DI INPUT/OUTPUT 10.1 Sistemi I/O Hardware di I/O Interfaccia di I/O per le applicazioni Sottosistema per l I/O del kernel Trasformazione delle richieste di I/O Stream Prestazioni 10.2 I/O Hardware
DettagliDispositivi di I/O. Dispositivi di I/O
Dispositivi di I/O Architetture dei Calcolatori (lettere A-I) Dispositivi di I/O Un dispositivo di I/O è costituito da due componenti: Il dispositivo fisico effettivo (disco, stampante, mouse, video, )
DettagliTipi di Bus. Bus sincrono. Comunicazioni nell elaboratore (e oltre) Bus sincroni e asincroni Standard commerciali (PCI,SCSI,USB)
Comunicazioni nell elaboratore (e oltre) Bus sincroni e asincroni Standard commerciali (PCI,SCSI,USB) Architettura degli Elaboratori (Prima Unità) Renato.LoCigno@dit.unitn.it www.dit.unitn.it/~locigno/didattica/archit/02-03/index.html
DettagliProtocolli di Comunicazione
Protocolli di Comunicazione Elettronica dei Sistemi Digitali L-A Università di Bologna, Cesena Aldo Romani A.a. 2005-2006 UART UART Universal Asynchronous Receiver/Transmitter Clock implicito e trasmissione
DettagliLe interconnessioni tra i dispositivi. Sommario
Le interconnessioni tra i dispositivi Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento Patterson: 6.1-6.3-6.5 1/42 Sommario
DettagliI bus. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano
I bus Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento Patterson: 8.1-8.3 1/38 Sommario I bus La gestione dei bus La gestione
DettagliI bus. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano
I bus Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento Patterson: 8.1-8.3 1/38 Sommario I bus La gestione dei bus La gestione
DettagliI bus. Sommario. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano.
I bus Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/39 Sommario I bus La gestione dei bus La gestione dell I/O 2/39 1 Descrizione
DettagliProblematiche Interfacciamento
Corso di Misure per la Automazione e la Produzione Industriale (Studenti Ingegneria Elettrica e Meccanica V anno Vecchio Ordinamento) Misure per la Automazione e la Qualità (Studenti Ingegneria Elettrica
DettagliLe interconnessioni tra i dispositivi
Le interconnessioni tra i dispositivi Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento Patterson: 6.1-6.3-6.5 1/36 Sommario
DettagliStrutture dei sistemi di calcolo
Strutture dei sistemi di calcolo Funzionamento di un sistema di calcolo Struttura di I/O Struttura della memoria Gerarchia delle memorie Architetture di protezione Architettura di un sistema di calcolo
DettagliI bus. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano
I bus Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento Patterson: 8.1-8.3 1/38 Sommario I bus La gestione dei bus La gestione
DettagliCalcolatori Elettronici Lezione B2 Il Bus
Calcolatori Elettronici Lezione B2 Il Bus Ing. Gestionale e delle Telecomunicazioni A.A. 2007/08 Gabriele Cecchetti Sommario Il bus Il bus asincrono Il bus sincrono Il bus semisincrono Arbitraggio del
DettagliDispositivi di I/O. Dispositivi di I/O. Prestazioni degli hard disk. Dispositivi di I/O (2) Architetture dei Calcolatori (lettere A-I)
Dispositivi di I/O Architetture dei Calcolatori (lettere A-I) Dispositivi di I/O Un dispositivo di I/O è costituito da due componenti: Il dispositivo fisico effettivo (disco, stampante, mouse, video, )
DettagliIl Processore. Informatica di Base -- R.Gaeta 27
Il Processore Il processore (detto anche CPU, ovvero, Central Processing Unit) è la componente dell unità centrale che fornisce la capacità di elaborazione delle informazioni contenute nella memoria principale
DettagliStrutture di Interconnessione in un calcolatore
Strutture di Interconnessione in un calcolatore Introduzione ai Bus e ruoli dei dispositivi. Linee dei Bus, Ampiezza. Temporizzazione: Bus sincroni e asincroni. Un esemepio di read da memoria Arbitraggio:
DettagliPeriferiche CPU. Misure e Sistemi Microelettronici Sistemi 6-1 SREG. Data Bus Address Bus Control Bus
Periferiche Interface Interface Interface Interface CPU SREG CREG DREG Il processore scambia informazioni con le periferiche attraverso dei registri. Tipicamente: Control REGister; Status REGister; Data
DettagliIntroduzione all'architettura dei Calcolatori. Maurizio Palesi
Introduzione all'architettura dei Calcolatori Maurizio Palesi 1 Agenda Architettura generale di un Sistema di Elaborazione La memoria principale Il sottosistema di comunicazione La CPU Miglioramento delle
DettagliCorso di Informatica 2 Prof. Sciuto; Lezione su Bus e I/O.
Corso di Informatica 2 Prof. Sciuto Comunicazione di I/O Daniele Paolo Scarpazza Dipartimento di Elettronica e Informazione Politecnico di Milano 30 Maggio 2005 1 Convenzioni sui termini e sui segnali
DettagliIl Livello Logico-Digitale. Il BUS del calcolatore
Il Livello Logico-Digitale Il BUS del calcolatore Lezione tenuta da: Alessandro A. Nacci - alessandro.nacci@polimi.it Capitolo 8 Hamacher Il BUS del calcolatore Il calcolatore elettronico è un insieme
DettagliArchitettura del calcolatore: gerarchia delle memorie, coprocessori, bus (cenni)
Architettura del calcolatore: gerarchia delle memorie, coprocessori, bus (cenni) Percorso di Preparazione agli Studi di Ingegneria Università degli Studi di Brescia Docente: Massimiliano Giacomin Migliorare
DettagliCorso integrato di Sistemi di Elaborazione. Modulo I. Prof. Crescenzio Gallo.
Corso integrato di Sistemi di Elaborazione Modulo I Prof. Crescenzio Gallo crescenzio.gallo@unifg.it Architettura dei calcolatori 2 Architettura di un calcolatore Che cos è un calcolatore? Come funziona
DettagliTecnologie dei Sistemi di Automazione
Facoltà di Ingegneria Tecnologie dei Sistemi di Automazione Prof. Gianmaria De Tommasi Lezione 2 Architetture dei dispositivi di controllo e Dispositivi di controllo specializzati Corso di Laurea Codice
DettagliElapC4 24/09/ DDC 1 ELETTRONICA APPLICATA E MISURE. Ingegneria dell Informazione. Lezione C4: Cicli di trasferimento
Ingegneria dell Informazione Lezione C4: Cicli di trasferimento ELETTRONICA ALICATA E MISURE Dante DEL CORSO C4 CICLI BASE DI TRASFERIMENTO» Skew e sincronizzazione» Livelli di protocollo» Cicli sincroni»
DettagliInput / Output. M. Dominoni A.A. 2004/2005. Input/Output A.A. 2004/2005 1
Input / Output M. Dominoni A.A. 2004/2005 Input/Output A.A. 2004/2005 1 Struttura del Computer 4 componenti strutturali: CPU: controlla le operazioni del computer Memoria Centrale: immagazinamento dati
DettagliArchitetture dei Calcolatori Interfacce
Architetture dei Calcolatori Interfacce Ingegneria dell Automazione A.A. 2011/12 Anna Lina Ruscelli Sommario Organizzazione dello spazio di I/O Interfacce parallele di ingresso/uscita senza handshake con
DettagliInput/Output: bus, interfacce, periferiche
Architettura degli Elaboratori e delle Reti Lezione 29 Input/Output: bus, interfacce, periferiche A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L
DettagliSistemi Operativi. Sottosistema di I/O
Sistemi Operativi (modulo di Informatica II) Sottosistema di I/O Patrizia Scandurra Università degli Studi di Bergamo a.a. 2011-12 Sommario L hardware di I/O Struttura Interazione tra computer e controllori
DettagliUniversità degli Studi di Cassino
Corso di Il Sistema di bus Anno Accademico 2006/2007 Francesco Tortorella Connettiamo tutto! Sistema di elaborazione: struttura formata da unità diverse (CPU, moduli di memoria, moduli di I/O) collegate
DettagliLa memoria principale
La memoria principale DRAM (Dynamic RAM) il contenuto viene memorizzato per pochissimo tempo per cui deve essere aggiornato centinaia di volte al secondo (FPM, EDO, SDRAM, RDRAM) SRAM (Static RAM) veloce
DettagliInformatica B a.a 2005/06 (Meccanici 4 squadra) PhD. Ing. Michele Folgheraiter
Informatica B a.a 2005/06 (Meccanici 4 squadra) Scaglione: da PO a ZZZZ PhD. Ing. Michele Folgheraiter Funzionamento macchina di von Neumann clock Memoria Centrale: Tutta l informazione prima di essere
DettagliEsercitazione di Calcolatori Elettronici Ing. Battista Biggio. Corso di Laurea in Ingegneria Elettronica. Capitolo 7 Input/Output
Esercitazione di Calcolatori Elettronici Ing. Battista Biggio Corso di Laurea in Ingegneria Elettronica Capitolo 7 Input/Output Capitolo 7: Input/Output Esercizi sul BUS: 1. Bus sincrono 2. Arbitraggio
DettagliCapitolo 2: Strutture dei sistemi di calcolo
Capitolo 2: Strutture dei sistemi di calcolo Funzionamento di un sistema di calcolo Struttura di I/O Struttura della memoria Gerarchia delle memorie Architetture di protezione Struttura delle reti di calcolatori
DettagliCapitolo 7: Input/Output. Es.1 - Bus sincrono. Es.1 - Risposta (a)
Esercitazione di Calcolatori Elettronici Ing. Gian Luca Marcialis Corso di Laurea in Ingegneria Elettronica Capitolo 7: Input/Output Capitolo 7 Input/Output Esercizi sul BUS: 1. Bus sincrono 2. Arbitraggio
DettagliArchitetture dei Calcolatori Il Bus
Architetture dei Calcolatori Il Bus Ingegneria dell Automazione A.A. 2011/12 Anna Lina Ruscelli Sommario Il bus Il bus asincrono Il bus sincrono Il bus semisincrono Arbitraggio del bus Set di operazioni
DettagliLa Comunicazione tra i dispositivi
La Comunicazione tra i dispositivi Per fare comunicare i dispositivi occorre : a) stabilire un protocollo di comunicazione - definire una forma di interazione e sincronizzazione che rispecchi certe regole
DettagliCenni sull architettura del calcolatore
Programmazione M-Z Ingegneria e Scienze Informatiche - Cesena A.A. 2016-2017 Cenni sull architettura del calcolatore Pietro Di Lena - pietro.dilena@unibo.it hard-ware /h :dwe9 r / n. The part of the computer
DettagliModuli Principali e loro Ingressi/Uscite. Strutture di Interconnessione. Sommario. Calcolatori Elettronici Prof. Ing. Gian Luca Marcialis
Calcolatori Elettronici Prof. Ing. Gian Luca Marcialis Corso di Laurea di Ingegneria Elettronica Capitolo 7 Unità di Ingresso e Uscita Fonti Principali: Stallings, W., "Architettura e organizzazione dei
DettagliArchitettura dei sistemi di elaborazione (Input/Output parte 3)
Architettura dei sistemi di elaborazione (Input/Output parte 3) Accesso diretto alla RAM (DMA) Se la periferica è molto veloce, è possibile che la frequenza delle interruzioni sia così alta da non lasciare,
DettagliCorso di Fondamenti di Informatica Elementi di Architettura
di Cassino e del Lazio Meridionale Corso di Informatica Elementi di Architettura Anno Accademico 2016/2017 Francesco Tortorella Modello di von Neumann Bus di sistema CPU Memoria Centrale Interfaccia Periferica
DettagliIl processore. Istituzionii di Informatica -- Rossano Gaeta
Il processore Il processore (detto anche CPU, ovvero, Central Processing Unit) è la componente dell unità centrale che fornisce la capacità di elaborazione delle informazioni contenute nella memoria principale
DettagliCapitolo 13 Il sottosistema di ingresso/uscita
Capitolo 13 Il sottosistema di ingresso/uscita Elementi di base del sottosistema di I/O I dispositivi di I/O sono collegati al bus di sistema attraverso una interfaccia che risolve i problemi di sincronizzazione
DettagliNicola Amoroso. Corso introduttivo sui microcontrollori A. S Il Bus I 2 C.
Corso introduttivo sui microcontrollori A. S. 2007 2008 Vedi anche: BUS I 2 C di Mauro Laurenti [http://www.laurtec.com] Nicola Amoroso namoroso@mrscuole.net na_bus I 2 C 1 Il bus I 2 C permette una alta
DettagliAXO Architettura dei Calcolatori e Sistemi Operativi. reti sequenziali
AXO Architettura dei Calcolatori e Sistemi Operativi reti sequenziali Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock Bistabili D e SR sincroni Flip-flop
DettagliCorso di Architettura dei Calcolatori (I anno) Prova scritta finale 20 giugno 2005
Corso di rchitettura dei Calcolatori (I anno) Prova scritta finale 20 giugno 2005 a.a. 2004/2005 1. (punti 4) Considerare una realizzazione di tipo superscalare di livello 2 per la macchina convenzionale
DettagliG L O S S A R I O. Fondamenti di Informatica I - Università degli Studi di Trento Dott. Roberti Pierluigi
G L O S S A R I O BIT: acronimo di Binary Digit. E l unità elementare di informazione. Può assumere solo il valore 0 o 1. CALCOLATORE: macchina che opera la trasformazione dei dati (informazioni) HARDWARE:
DettagliLABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 19
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 19 Prof. Rosario Cerbone rosario.cerbone@libero.it http://digilander.libero.it/rosario.cerbone a.a. 2005-2006 Interrupt Se il ciclo del processore
DettagliInterrupt. LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 19. Prof. Rosario Cerbone
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 19 Prof. Rosario Cerbone rosario.cerbone@libero.it http://digilander.libero.it/rosario.cerbone a.a. 2006-2007 Se il ciclo del processore fosse effettivamente
DettagliComunicazione di I/O
Corso di Informatica 2 Prof. Sciuto Comunicazione di I/O Daniele Paolo Scarpazza Dipartimento di Elettronica e Informazione Politecnico di Milano May 12th 2004 1 Nota sui termini Nelle slide che seguono
DettagliCaratteristiche di un PC
Caratteristiche di un PC 1 Principali porte presenti sui personal computer PC Una porta è il tramite con la quale i dispositivi (periferiche o Device ) vengono collegati e interagiscono con il personal
DettagliUn bus è costituito da un fascio di collegamenti elettrici. In genere viene rappresentato mediante una freccia larga
Introduzione Caratteristiche larghezza il bus multiplexato temporizzazione il bus asincrono (lettura/scrittura) il bus sincrono (lettura/scrittura) arbitraggio arbitro asincrono elementare arbitro asincrono
DettagliIl sistema di I/O. Calcolatori Elettronici
Il sistema di I/O 1 Architettura a bus singolo Memoria CPU Interfaccia Unità di I/O Interfaccia Unità di I/O 2 Interfaccia Svolge la funzione di adattamento sia elettrico sia logico tra le unità periferiche
DettagliGerarchia fisica di memoria 1. Gerarchia fisica di memoria 2. Gerarchia fisica di memoria 3. Ricapitolazione di concetti base
Gerarchia fisica di memoria 1 Tempo di accesso Capacità tipica Ricapitolazione di concetti base Sistemi Operativi - T. Vardanega Pagina 92/113 Gerarchia fisica di memoria 2 La cache è suddivisa in blocchi
DettagliI dischi ottici. Fondamenti di Informatica -- Rossano Gaeta
I dischi ottici Le tecnologie dei dischi ottici sono completamente differenti e sono basate sull'uso di raggi laser Il raggio laser è un particolare tipo di raggio luminoso estremamente focalizzato che
DettagliEmbedded and Reconfigurable Systems M 03 Bus protocols
Embedded and Reconfigurable Systems M 03 Bus protocols Stefano Mattoccia, DISI - University of Bologna 1 Protocolli di comunicazione standard - Protocolli per connessioni con periferiche e memorie - 3
DettagliIl sistema di Input/Output
Corso di Calcolatori Elettronici I A.A. 2010-2011 Il sistema di Input/Output Lezione 35 Prof. Roberto Canonico Università degli Studi di Napoli Federico II Facoltà di Ingegneria Corso di Laurea in Ingegneria
DettagliCALCOLATORI ELETTRONICI II
CALCOLATORI ELETTRONICI II L INTERFACCIA PARALLELA Argomenti della lezione Le interfacce parallele Il dispositivo Intel 855 Architettura Funzionamento Le interfacce parallele Esempio Le interfacce parallele
DettagliConfronto fra bus sincrono e bus asincrono: esempio.
Banda massima di trasmissione la quantità di dati che può essere trasferita in una unità di tempo oppure il numero di operazioni di I/O che possono essere eseguite in una unità di tempo Confronto fra bus
DettagliElementi di informatica
Elementi di informatica Architetture degli elaboratori Il calcolatore Un calcolatore è sistema composto da un elevato numero di componenti Il suo funzionamento può essere descritto se lo si considera come
DettagliTecniche di gestione dell I/O
CEFRIEL Consorzio per la Formazione e la Ricerca in Ingegneria dell Informazione Politecnico di Milano Tecniche di gestione dell I/O Ottobre 2001 Docente William Fornaciari Politecnico di Milano {fornacia,
DettagliIl Sistema Operativo. Informatica Sistema Operativo 1
Il Sistema Operativo Informatica Sistema Operativo 1 O.S.:.: un intermediario SW Applicativo Sistema Operativo HW Informatica Sistema Operativo 2 O.S. vs applicativi Applicativi accesso a un insieme ridotto
DettagliInfluenza dell' I/O sulle prestazioni (globali) di un sistema
Influenza dell' I/O sulle prestazioni (globali) di un sistema Tempo totale per l'esecuzione di un programma = tempo di CPU + tempo di I/O Supponiamo di avere un programma che viene eseguito in 100 secondi
DettagliINdICe. Prefazione XIII. 3 Capitolo 1 Classificazioni e concetti base
INdICe XIII Prefazione 3 Capitolo 1 Classificazioni e concetti base 3 1.1 Sistemi - Un approccio gerarchico 4 1.2 Sistemi basati su componenti programmabili 1.2.1 Concetto di Sistema di Elaborazione, p.
DettagliTrasparenze del Corso di Sistemi Operativi
Università di Udine Facoltà di Scienze MM.FF.NN. Laurea in Informatica A.A. 2018/19 Trasparenze del Corso di Sistemi Operativi Marina Lenisa Università di Udine Copyright c 2000-04 Marino Miculan (miculan@dimi.uniud.it)
Dettagli