Architettura dei sistemi di elaborazione (Input/Output parte 2)

Transcript

1 Architettura dei sistemi di elaborazione (Input/Output parte 2)

2 Gestione dell I/O Il processore può comunicare con uno o più dispositivi esterni secondo schemi temporali imprevedibili che dipendono dalle richieste di I/O del programma. I periferici sono normalmente più lenti a paragone della velocità di esecuzione delle istruzioni di una CPU. Inoltre essi procedono in modo autonomo e quindi si rende necessario introdurre qualche meccanismo di sincronizzazione. Le tecniche fondamentali sono: - gestione a controllo di programma - gestione sotto controllo di interruzione - gestione tramite accesso diretto alla memoria (DMA)

3 Gestione I/O a controllo di programma Si realizzano più sottoprogrammi di gestione per ogni periferica, richiamabili dal programma principale. Il grosso limite della gestione a controllo di programma: si va alla velocità della periferica (che in genere è molto più lenta della CPU). La maggior parte del tempo di CPU è sprecato nell osservare lo stato della periferica in attesa che sia pronta per un nuovo trasferimento. Es. la CPU esegue 100 M istr./sec la stampante stampa 100 car/sec, cioè 1 carattere ogni 10 msec tra carattere e carattere la CPU avrebbe tempo per eseguire 10 6 istr.

4 Problema del Busy-Waiting Un programma che legge una riga di caratteri dalla tastiera e la invia al terminale video. Move #LINEA,R1 Inizializza il puntatore alla memoria. ASPETTAT TestBit #O,STATUS Verifica SIN. Branch = O ASPETTAT Aspetta che venga inserito un carattere. Move DATAIN,RO Leggi un carattere. ASPETTAV TestBit #1,STATUS Verifica SOUT. Branch = O ASPETTAV Aspetta finché il video non è pronto. Move RO,DATAOUT Manda un carattere al video. Move RO,(R1)+ Memorizza il carattere e incrementa il puntatore. Compare #$OD,RO Controlla se c'è il ritorno a capo. Branch O ASPETTAT Se non c'è, prendi un altro carattere. CALL PROCESSO Chiama una proc. per elaborare la riga in ingresso. Esempio di I/O controllato da programma. Altre soluzioni: 1) interrupt, 2) direct memory access (DMA)

5 Gestione I/O interrupt-controlled La CPU non deve verificare con continuità lo stato dei dispositivi di I/O. Devono essere questi ultimi a richiamare l'attenzione della CPU. Accesso diretto e rapido alla CPU per: richiesta inizio operazione. segnalazione di fine operazione. E necessario assegnare urgenze o priorità diverse alle varie richieste di intervento se contemporanee.

6 Interrupt Eventi infrequenti ed eccezionali, generati internamente o esternamente, causano il trasferimento del controllo dal programma corrente a un programma specifico di servizio dell'evento. Classificazione: 1. Interruzioni esterne (external interrupt o device interrupt): in genere usate per gestire le operazioni di I/O, si verificano in modo asincrono rispetto all esecuzione del programma. 2. Eccezioni (exception conditions): causate da situazioni anomale rilevate durante l esecuzione del programma, si verificano in modo sincrono; esempio: divisione per zero. 3. Trappole (traps): generate da apposite istruzioni presenti nel programma (es. istruzione INT del processore 8086), si verificano in modo sincrono e sono predicibili in pratica sono particolari operazioni di salto.

7 Interrupt Meccanismo che avvisa il processore della disponibilità del Dispositivo di I/O ad eseguire una operazione. Quando il dispositivo è pronto invia alla CPU un segnale di Interrupt su una specifica linea del bus di controllo La CPU interrompe l operazione corrente ed esegue una routine di servizio dell interrupt La CPU informa il dispositivo che la richiesta di interrupt è stata Accolta con un segnale di riscontro (Interrupt Acknowledge) La routine di gestione dell interrupt salva lo stato della CPU nello stack. Nel PC viene immagazzinato l'indirizzo del sottoprogramma di gestione. L'esecuzione del sottoprogramma continua fino all'istruzione di RETURN che riporta il controllo al programma interrotto.

8 Interrupt Il meccanismo di interruzione è caratterizzato da tre elementi: INTR (interrupt request, di solito attiva bassa) = linea di richiesta di interruzione INTA (interrupt acknowledge, di solito attiva bassa) = segnale di riscontro della interruzione Procedura di servizio della interruzione

9 Interruzioni

10 Gestione di un interrupt Riconoscimento dell interrupt Selezione della procedura di servizio Salvataggio del contesto Esecuzione della procedura di servizio Ripristino del contesto

11 Problemi legati alle interruzioni Cambio del contesto = Context switch (legato al sistema operativo, al minimo PS e PC in modo automatico, ma anche altre informazioni presenti nei registri) latenza di interrupt abilitazione e disabilitazione degli interrupt

12 Interrupt dispositivi multipli Come fa la CPU a capire da quale dispositivo riceve l Interrupt? CPU INTR INTR1 INTR2 INTR3 La CPU fa il POLLING dei dispositivi per verificare quale IRQ è abilitato. Oltre al segnale di interrupt il dispositivo invia sul bus alla CPU un proprio codice identificativo che può essere utilizzato per identificare la routine specifica di gestione dell interrupt (vettore di interrupt)

13 Identificazione del dispositivo Viene cambiato lo stato del dispositivo interrompente (IRQ alto) Soluzione del problema di identicazione: 1. Polling = interrogazione ciclica dei dispositivi 2. Interrupt vettorizzati (autoidenticazione tramite interrupt vector)

14 Problemi di efficienza Un lungo ritardo nella emissione di INTA può provocare errori nella gestione del tempo reale (ad es. real time clock) Soluzione: organizzazione dei dispositivi secondo (classi di) PRIORITÀ e mascheramento selettivo

15 Arbitraggio delle priorità

16 Schemi di Interrupt Daisy Chain = soluzione in caso di richieste simultanee di interrupt

17 Schemi di Interrupt Gruppi di priorità + daisy chain: maggiore flessibilità

18 Eccezioni Le interruzioni sono un tipo particolare di eccezioni. Gestione degli errori (TRAP): controllo di parità, istruzioni non ammissibili, divisioni per zero, violazione di indirizzamento, eccezioni di privilegio (modo kernel) DEBUGGING: trace e breakpoints

19 Gestione delle eccezioni software Linguaggio C: SIGNAL HANDLERS C++ e JAVA: try { }except { } catch { }

20 Interrupt dispositivi multipli Un dispositivo può interrompere la CPU mentre questa sta servendo un altro interrupt? Problema delle Priorità CPU Dispositivo 1 Dispositivo 2 Dispositivo 3 Circuito Arbitraggio Priorità

21 Gestori di Interruzioni (Interrupt Handlers) Meglio nascondere i gestori delle interruzioni il driver si blocca dopo aver iniziato una operazione di I/O La procedura di gestione dell interrupt sblocca il driver quando arriva dall interrupt che notifica il completamento dell operazione Passi che devono essere eseguiti dal software dopo aver ricevuto un interrupt 1. Salvataggio dei registri non ancora salvati dall hardware 2. Preparazione del contesto di esecuzione per la procedura di gestione dell interrupt

22 Gestione I/O interrupt-controlled Come avvengono le interruzioni. Le connessioni fra dispositivi ed interrupt controller in realtà utilizzano le linee di interrupt del bus e non dei collegamenti dedicati.