Ogni CPU è in grado di eseguire un insieme limitato di istruzioni macchina codificate in binario secondo il seguente schema generale.
|
|
|
- Cristina Rinaldi
- 5 anni fa
- Visualizzazioni
Transcript
1 Ogni CPU è in grado di eseguire un insieme limitato di istruzioni macchina codificate in binario secondo il seguente schema generale. Campo Codice Operativo Campo Operandi K bit n-k bit n bit 1
2 Istruzione in linguaggio macchina Codice Operativo Operandi k bit n-k bit n bit 2
3 Istruzione in linguaggio macchina bit 16 bit 24 bit 3
4 CODICI OPERATIVI ADDIZIONE ADD SOTTRAZIONE SUB MOLTIPLICAZIONE MUL DIVISIONE DIV AND AND OR OR XOR XOR 4
5 Istruzione in pseudo-assembly Codice Mnemonico ADD bit 16 bit 5
6 Codice Mnemonico 16 bit ADD ASSEMBLATORE bit 16 bit 6
7 Nel linguaggio C per eseguire la somma tra le variabili X e Y ed assegnare poi il risultato alla variabile Z dobbiamo scrivere la seguente istruzione: Z = X + Y; Mentre nel linguaggio macchina dobbiamo scrivere tre istruzioni del seguente tipo:
8 Linguaggio C Z = X + Y; Linguaggio macchina
9 Linguaggio macchina Pseudo - Assembly LEGGI ADD SCRIVI
10 Pseudo - Assembly LEGGI ADD SCRIVI Pseudo - Assembly LEGGI 00FD ADD 00FE SCRIVI 00FF 10
11 Linguaggio C Z = X + Y; Pseudo - Assembly LEGGI 00FD ADD 00FE SCRIVI 00FF 11
12 RAM (indirizzi di 16 bit) 00F7 LEGGI 00FD 00F8 ADD 00FE 00F9 SCRIVI 00FF 00FA 00FB 00FC X 28 00FD Y 12 00FE Z 40 = FF
13 Nell esempio: La variabile X contiene l intero decimale 28. La variabile Y contiene l intero decimale 12. La variabile Z contiene, dopo l esecuzione della somma = 40 tra X ed Y, il risultato di tale somma cioè l intero
14 00FD (253 decimale) è l indirizzo della locazione di memoria associata alla variabile X. 00FE (254 decimale) è l indirizzo della locazione di memoria associata alla variabile Y. 00FF (255 decimale) è l indirizzo della locazione di memoria associata alla variabile Z. 14
15 Nelle istruzioni: LEGGI 00FD ADD 00FE SCRIVI 00FF LEGGI, ADD, SCRIVI sono i codici operativi. 00FD, 00FE, 00FF sono gli operandi. 15
16 L istruzione: LEGGI 00FD copia nel registro accumulatore (ACC) il dato contenuto nella locazione di memoria che ha indirizzo 00FD (variabile X). 16
17 L istruzione: ADD 00FE somma il dato contenuto nel registro accumulatore (ACC) al dato contenuto nella locazione di memoria che ha indirizzo 00FE (variabile Y). Il risultato della somma viene memorizzato nel registro accumulatore. 17
18 L istruzione: SCRIVI 00FF scrive nella locazione di memoria che ha indirizzo 00FF (variabile Z) il dato contenuto nel registro accumulatore (ACC). 18
19 CPU MBR BUS dei DATI RAM 00F7 LEGGI 00FD 00F8 ACC RB IR IP ADD 00FE 00F9 SCRIVI 00FF 00FA MAR 00FB ALU CZVSP F Decodificatore CU BUS degli INDIRIZZI 00FC X 28 00FD Y 12 00FE Z 40 = FF CLOCK Unità di Temporizzazione BUS dei CONTROLLI
20 MBR: Memory Buffer Register ALU: Arithmetic Logic Unit ACC: Accumulator RB: Registro B (dei dati) IR: Instruction Register IP: Instruction Pointer CU: Control Unit MAR: Memory Address Register F: Registro dei Flag (o di Stato) RAM: Random Access Memory 20
21 Bus dei Dati Insieme di linee bidirezionali dedicate alla trasmissione dei dati tra le varie unità (CPU, RAM, ROM, periferiche, ecc.). 21
22 Bus degli Indirizzi Insieme di linee unidirezionali, dedicate alla trasmissione di indirizzi, tramite i quali il processore seleziona l unità (RAM, ROM, periferiche, ecc.) con la quale deve essere stabilita la comunicazione. 22
23 Bus dei Controlli Insieme di linee bidirezionali riservate alla trasmissione dei segnali di controllo. 23
24 MBR MBR (Memory Buffer Register) è il Registro Buffer (temporaneo) della Memoria: contiene temporaneamente il dato che deve essere trasferito dalla CPU verso la memoria o in senso inverso dalla memoria verso la CPU. 24
25 ALU La ALU (Arithmetic Logic Unit) è l Unità Aritmetico Logica che ha il compito di effettuare semplici operazioni su dati codificati in binario. Le operazioni possono essere: Aritmetiche, quali, ad esempio, addizioni, sottrazioni, moltiplicazioni e divisioni su numeri interi, spesso codificati in complemento a due. 25
26 ALU Logiche, ovvero le operazioni booleane OR, AND e NOT. Di confronto, per stabilire se un operando è maggiore, minore oppure uguale a un altro. La ALU prende il primo operando dell operazione dal registro accumulatore (ACC) ed il secondo operando dal registro B (RB). 26
27 ACC ACC (Accumulator) è il registro Accumulatore: contiene uno dei due operandi (l altro operando è contenuto nel registro RB) dell operazione aritmetica o logica che il registro ALU deve eseguire. L accumulatore è anche il registro in cui la ALU deposita il risultato dell operazione eseguita. 27
28 RB RB è il Registro B: contiene il secondo operando (il primo operando è contenuto nel registro accumulatore ACC) dell operazione aritmetica o logica che il registro ALU deve eseguire. 28
29 IR IR (Instruction Register) è il Registro Istruzione: l istruzione prelevata dalla memoria rimane depositata in questo registro per il tempo necessario alla sua esecuzione. Il registro IR pertanto contiene l istruzione che il processore sta eseguendo o si accinge ad eseguire. 29
30 IP IP (Instruction Pointer) conserva l'indirizzo della locazione di memoria contenente l istruzione successiva che deve essere eseguita. Dato che le istruzioni sono memorizzate in locazioni contigue della memoria centrale, l Instruction Pointer si autoincrementa ad ogni passo del numero di locazioni occupate dall istruzione in esecuzione, puntando così automaticamente all istruzione successiva. 30
31 CU La CU (Control Unit) è l Unità di Controllo: rappresenta il cuore dell intero sistema di elaborazione. La sua funzione principale è quella di controllare e coordinare il funzionamento di tutte le altre unità, sia interne che esterne alla CPU. 31
32 CU L unità di controllo è costituita da due sottounità: 1. L unità di decodifica (o decodificatore) dell istruzione (instruction decoder) che ha il compito di interpretare il codice operativo dell istruzione macchina, trasmettendo questa informazione all unità di temporizzazione. 32
33 CU 2. L unità di temporizzazione (timing and control) genera i segnali di attivazione delle diverse unità del computer, al ritmo degli impulsi forniti da un temporizzatore (clock). Ad esempio, nel caso dell esecuzione di una operazione di lettura, l unità di temporizzazione genera ed invia gli opportuni segnali alla RAM predisponendola all operazione di lettura. 33
34 MAR MAR (Memory Address Register) è il Registro Indirizzi della Memoria: contiene temporaneamente (buffer) l'indirizzo emesso dalla CPU verso la memoria. Il contenuto del MAR rappresenta una di quelle informazioni che compongono lo stato della macchina, per cui, in caso di malfunzionamento della macchina, per esempio, garantisce una corretta ripresa del lavoro. 34
35 F F è il Registro dei Flag (o Registro di Stato): questo registro è l'unico nel quale ogni bit ha un significato specifico. 35
36 F Ogni bit del Registro dei Flag indica il verificarsi o meno di un evento specifico: la sua consultazione è fondamentale ogni volta che il microprocessore deve prendere una decisione sul flusso di azioni da eseguire, quindi ogni operazione di controllo espressa in un linguaggio ad alto livello con strutture di tipo IF o iterative (ciclo FOR, WHILE, ) prevede la verifica di almeno un bit del registro dei flag. 36
37 Non tutti i microprocessori rilevano gli stessi eventi, tuttavia ce ne sono alcuni particolarmente importanti che sicuramente ritroverete nella CPU a vostra disposizione: C: bit di riporto (carry); vale 1 se l'operazione logico-aritmetica appena compiuta ha generato un riporto e vale 0 nel caso contrario. Z: bit di zero; vale 1 se il risultato dell'operazione appena compiuta è zero, mentre vale 0 in caso contrario. F 37
38 F V: bit di overflow; vale 1 se si è verificato un overflow, mentre vale 0 in caso contrario. S: bit di segno; vale 1 se il risultato dell'operazione è negativo, mentre vale 0 se il risultato è positivo. P: bit di parità. Secondo la tecnica del bit di parità (per es.: parità pari), il flag varrà 1 se il numero di 1 nella sequenza di bit è dispari, varrà 0 in caso contrario. Se la parità è dispari quanto detto va inteso esattamente al contrario. 38
39 L esecuzione delle tre istruzioni: LEGGI 00FD ADD 00FE SCRIVI 00FF inizia quando Instruction Pointer (IP) contiene l indirizzo della locazione di memoria nella quale è memorizzata la prima istruzione (LEGGI 00FD), cioè: IP Indirizzo 1 a istruzione cioè: IP 00F8 39
40 CPU MBR BUS dei DATI RAM 00F7 00F8 LEGGI 00FD 00F8 ACC RB IR IP ADD 00FE 00F9 SCRIVI 00FF 00FA MAR 00FB ALU CZVSP F Decodificatore CU BUS degli INDIRIZZI 00FC X 28 00FD Y 12 00FE Z 00FF CLOCK Unità di Temporizzazione BUS dei CONTROLLI
41 Inizio della fase FETCH dell istruzione LEGGI 00FD 41
42 1. L indirizzo contenuto in IP viene scritto (copiato) nel MAR. cioè: MAR IP MAR 00F8 42
43 CPU MBR BUS dei DATI RAM 00F7 00F8 LEGGI 00FD 00F8 ACC RB IR IP ADD 00FE 00F9 SCRIVI 00FF 00FA 00F8 MAR 00FB ALU CZVSP F Decodificatore CU BUS degli INDIRIZZI 00FC X 28 00FD Y 12 00FE Z 00FF CLOCK Unità di Temporizzazione BUS dei CONTROLLI
44 2. L istruzione contenuta nella locazione di memoria associata all indirizzo specificato dal MAR, viene trasportata sul Bus dei Dati e scritta (copiata) nel buffer MBR. MBR M(MAR) cioè: MBR LEGGI 00FD 44
45 CPU BUS dei DATI MBR LEGGI 00FD RAM 00F7 00F8 LEGGI 00FD 00F8 ACC RB IR IP ADD 00FE 00F9 SCRIVI 00FF 00FA 00F8 MAR 00FB ALU CZVSP F Decodificatore CU BUS degli INDIRIZZI 00FC X 28 00FD Y 12 00FE Z 00FF CLOCK Unità di Temporizzazione BUS dei CONTROLLI
46 3. L istruzione contenuta nel buffer MBR viene scritta (copiata) nel registro IR. IR MBR cioè: IR LEGGI 00FD 46
47 CPU BUS dei DATI MBR LEGGI 00FD RAM 00F7 LEGGI 00FD 00F8 LEGGI 00FD 00F8 ACC RB IR IP ADD 00FE 00F9 SCRIVI 00FF 00FA 00F8 MAR 00FB ALU CZVSP F Decodificatore CU BUS degli INDIRIZZI 00FC X 28 00FD Y 12 00FE Z 00FF CLOCK Unità di Temporizzazione BUS dei CONTROLLI
48 4. IP viene incrementato. cioè: IP IP + 1 cioè: IP 00F8 + 1 IP 00F9 48
49 CPU BUS dei DATI MBR LEGGI 00FD RAM 00F7 LEGGI 00FD 00F9 LEGGI 00FD 00F8 ACC RB IR IP ADD 00FE 00F9 SCRIVI 00FF 00FA 00F8 MAR 00FB ALU CZVSP F Decodificatore CU BUS degli INDIRIZZI 00FC X 28 00FD Y 12 00FE Z 00FF CLOCK Unità di Temporizzazione BUS dei CONTROLLI
50 Fine della fase FETCH dell istruzione LEGGI 00FD 50
51 Inizio della fase EXECUTE dell istruzione LEGGI 00FD 51
52 5. Il codice operativo dell istruzione contenuta nel registro IR viene inviato alla CU che lo decodifica mediante un decodificatore. cioè: CU IR (Cod.Op.) cioè: CU LEGGI 52
53 CPU BUS dei DATI MBR LEGGI 00FD RAM 00F7 LEGGI 00FD 00F9 LEGGI 00FD 00F8 ACC RB IR IP ADD 00FE 00F9 SCRIVI 00FF 00FA LEGGI 00F8 MAR 00FB ALU CZVSP F Decodificatore CU BUS degli INDIRIZZI 00FC X 28 00FD Y 12 00FE Z 00FF CLOCK Unità di Temporizzazione BUS dei CONTROLLI
54 6. L operando dell istruzione contenuta nel registro IR viene inviato al MAR. cioè: MAR IR (Campo Oper.) cioè: MAR 00FD 54
55 CPU BUS dei DATI MBR LEGGI 00FD RAM 00F7 LEGGI 00FD 00F9 LEGGI 00FD 00F8 ACC RB IR IP ADD 00FE 00F9 SCRIVI 00FF 00FA LEGGI 00FD MAR 00FB ALU CZVSP F Decodificatore CU BUS degli INDIRIZZI 00FC X 28 00FD Y 12 00FE Z 00FF CLOCK Unità di Temporizzazione BUS dei CONTROLLI
56 7. Il contenuto della locazione di memoria associata all indirizzo indicato dal MAR viene inviato al registro MBR. MBR M(MAR) cioè: MBR 28 56
57 CPU MBR 28 BUS dei DATI RAM 00F7 LEGGI 00FD 00F9 LEGGI 00FD 00F8 ACC RB IR IP ADD 00FE 00F9 SCRIVI 00FF 00FA LEGGI 00FD MAR 00FB ALU CZVSP F Decodificatore CU BUS degli INDIRIZZI 00FC X 28 00FD Y 12 00FE Z 00FF CLOCK Unità di Temporizzazione BUS dei CONTROLLI
58 8. Il contenuto del registro MBR viene scritto (copiato) nel registro accumulatore ACC. ACC MBR cioè: ACC 28 58
59 CPU MBR 28 BUS dei DATI RAM 00F7 28 LEGGI 00FD 00F9 ACC RB IR IP LEGGI 00FD 00F8 ADD 00FE 00F9 SCRIVI 00FF 00FA LEGGI 00FD MAR 00FB ALU CZVSP F Decodificatore CU BUS degli INDIRIZZI 00FC X 28 00FD Y 12 00FE Z 00FF CLOCK Unità di Temporizzazione BUS dei CONTROLLI
60 Fine della fase EXECUTE dell istruzione LEGGI 00FD 60
61 Inizio della fase FETCH dell istruzione ADD 00FE 61
62 1. L indirizzo contenuto in IP viene scritto (copiato) nel MAR. cioè: MAR IP MAR 00F9 62
63 CPU MBR 28 BUS dei DATI RAM 00F7 28 LEGGI 00FD 00F9 ACC RB IR IP LEGGI 00FD 00F8 ADD 00FE 00F9 SCRIVI 00FF 00FA LEGGI 00F9 MAR 00FB ALU CZVSP F Decodificatore CU BUS degli INDIRIZZI 00FC X 28 00FD Y 12 00FE Z 00FF CLOCK Unità di Temporizzazione BUS dei CONTROLLI
64 2. L istruzione contenuta nella locazione di memoria associata all indirizzo specificato dal MAR, viene trasportata sul Bus dei Dati e scritta (copiata) nel buffer MBR. MBR M(MAR) cioè: MBR ADD 00FE 64
65 CPU BUS dei DATI MBR ADD 00FE RAM 00F7 28 LEGGI 00FD 00F9 ACC RB IR IP LEGGI 00FD 00F8 ADD 00FE 00F9 SCRIVI 00FF 00FA LEGGI 00F9 MAR 00FB ALU CZVSP F Decodificatore CU BUS degli INDIRIZZI 00FC X 28 00FD Y 12 00FE Z 00FF CLOCK Unità di Temporizzazione BUS dei CONTROLLI
66 3. L istruzione contenuta nel buffer MBR viene scritta (copiata) nel registro IR. IR MBR cioè: IR ADD 00FE 66
67 CPU BUS dei DATI MBR ADD 00FE RAM 00F7 28 ADD 00FE 00F9 ACC RB IR IP LEGGI 00FD 00F8 ADD 00FE 00F9 SCRIVI 00FF 00FA LEGGI 00F9 MAR 00FB ALU CZVSP F Decodificatore CU BUS degli INDIRIZZI 00FC X 28 00FD Y 12 00FE Z 00FF CLOCK Unità di Temporizzazione BUS dei CONTROLLI
68 4. IP viene incrementato. cioè: IP IP + 1 cioè: IP 00F9 + 1 IP 00FA 68
69 CPU BUS dei DATI MBR ADD 00FE RAM 00F7 28 ADD 00FE 00FA ACC RB IR IP LEGGI 00FD 00F8 ADD 00FE 00F9 SCRIVI 00FF 00FA LEGGI 00F9 MAR 00FB ALU CZVSP F Decodificatore CU BUS degli INDIRIZZI 00FC X 28 00FD Y 12 00FE Z 00FF CLOCK Unità di Temporizzazione BUS dei CONTROLLI
70 Fine della fase FETCH dell istruzione ADD 00FE 70
71 Inizio della fase EXECUTE dell istruzione ADD 00FE 71
72 5. Il codice operativo dell istruzione contenuta nel registro IR viene inviato alla CU che lo decodifica mediante un decodificatore. cioè: CU IR (Cod.Op.) cioè: CU ADD 72
73 CPU BUS dei DATI MBR ADD 00FE RAM 00F7 28 ADD 00FE 00FA ACC RB IR IP LEGGI 00FD 00F8 ADD 00FE 00F9 SCRIVI 00FF 00FA ADD 00F9 MAR 00FB ALU CZVSP F Decodificatore CU BUS degli INDIRIZZI 00FC X 28 00FD Y 12 00FE Z 00FF CLOCK Unità di Temporizzazione BUS dei CONTROLLI
74 6. L operando dell istruzione contenuta nel registro IR viene inviato al MAR. cioè: MAR IR (Campo Oper.) cioè: MAR 00FE 74
75 CPU BUS dei DATI MBR ADD 00FE RAM 00F7 28 ADD 00FE 00FA ACC RB IR IP LEGGI 00FD 00F8 ADD 00FE 00F9 SCRIVI 00FF 00FA ADD 00FE MAR 00FB ALU CZVSP F Decodificatore CU BUS degli INDIRIZZI 00FC X 28 00FD Y 12 00FE Z 00FF CLOCK Unità di Temporizzazione BUS dei CONTROLLI
76 7. Il contenuto della locazione di memoria associata all indirizzo indicato dal MAR viene inviato al registro MBR. MBR M(MAR) cioè: MBR 12 76
77 CPU MBR 12 BUS dei DATI RAM 00F7 28 ADD 00FE 00FA ACC RB IR IP LEGGI 00FD 00F8 ADD 00FE 00F9 SCRIVI 00FF 00FA ADD 00FE MAR 00FB ALU CZVSP F Decodificatore CU BUS degli INDIRIZZI 00FC X 28 00FD Y 12 00FE Z 00FF CLOCK Unità di Temporizzazione BUS dei CONTROLLI
78 8. Il contenuto del registro MBR viene scritto (copiato) nel registro B (RB). RB MBR cioè: RB 12 78
79 CPU MBR 12 BUS dei DATI RAM 00F ADD 00FE 00FA ACC RB IR IP LEGGI 00FD 00F8 ADD 00FE 00F9 SCRIVI 00FF 00FA ADD 00FE MAR 00FB ALU CZVSP F Decodificatore CU BUS degli INDIRIZZI 00FC X 28 00FD Y 12 00FE Z 00FF CLOCK Unità di Temporizzazione BUS dei CONTROLLI
80 9. Il numero 28 contenuto nel registro accumulatore ACC viene sommato al numero 12 contenuto nel registro RB, il numero che si ottiene da tale somma 28+12=40 viene scritto nel registro accumulatore ACC. ACC ACC + RB cioè: ACC = 40 80
81 CPU MBR 12 BUS dei DATI RAM 00F ADD 00FE 00FA LEGGI 00FD 00F8 ACC RB IR IP ADD 00FE 00F9 SCRIVI 00FF 00FA 28+12=40 ADD 00FE MAR 00FB ALU CZVSP F Decodificatore CU BUS degli INDIRIZZI 00FC X 28 00FD Y 12 00FE Z 00FF CLOCK Unità di Temporizzazione BUS dei CONTROLLI
82 CPU MBR 12 BUS dei DATI RAM 00F ADD 00FE 00FA LEGGI 00FD 00F8 ACC RB IR IP ADD 00FE 00F9 SCRIVI 00FF 00FA 28+12=40 ADD 00FE MAR 00FB ALU CZVSP F Decodificatore CU BUS degli INDIRIZZI 00FC X 28 00FD Y 12 00FE Z 00FF CLOCK Unità di Temporizzazione BUS dei CONTROLLI
83 Fine della fase EXECUTE dell istruzione ADD 00FE 83
84 Inizio della fase FETCH dell istruzione SCRIVI 00FF 84
85 1. L indirizzo contenuto in IP viene scritto (copiato) nel MAR. cioè: MAR IP MAR 00FA 85
86 CPU MBR 12 BUS dei DATI RAM 00F ADD 00FE 00FA LEGGI 00FD 00F8 ACC RB IR IP ADD 00FE 00F9 SCRIVI 00FF 00FA 28+12=40 ADD 00FA MAR 00FB ALU CZVSP F Decodificatore CU BUS degli INDIRIZZI 00FC X 28 00FD Y 12 00FE Z 00FF CLOCK Unità di Temporizzazione BUS dei CONTROLLI
87 2. L istruzione contenuta nella locazione di memoria associata all indirizzo specificato dal MAR, viene trasportata sul Bus dei Dati e scritta (copiata) nel buffer MBR. MBR M(MAR) cioè: MBR SCRIVI 00FF 87
88 CPU BUS dei DATI MBR SCRIVI 00FF RAM 00F ADD 00FE 00FA LEGGI 00FD 00F8 ACC RB IR IP ADD 00FE 00F9 SCRIVI 00FF 00FA 28+12=40 ADD 00FA MAR 00FB ALU CZVSP F Decodificatore CU BUS degli INDIRIZZI 00FC X 28 00FD Y 12 00FE Z 00FF CLOCK Unità di Temporizzazione BUS dei CONTROLLI
89 3. L istruzione contenuta nel buffer MBR viene scritta (copiata) nel registro IR. IR MBR cioè: IR SCRIVI 00FF 89
90 CPU BUS dei DATI MBR SCRIVI 00FF RAM 00F SCRIVI 00FF 00FA LEGGI 00FD 00F8 ACC RB IR IP ADD 00FE 00F9 SCRIVI 00FF 00FA 28+12=40 ADD 00FA MAR 00FB ALU CZVSP F Decodificatore CU BUS degli INDIRIZZI 00FC X 28 00FD Y 12 00FE Z 00FF CLOCK Unità di Temporizzazione BUS dei CONTROLLI
91 4. IP viene incrementato. cioè: IP IP + 1 cioè: IP 00FA + 1 IP 00FB 91
92 CPU BUS dei DATI MBR SCRIVI 00FF RAM 00F SCRIVI 00FF 00FB LEGGI 00FD 00F8 ACC RB IR IP ADD 00FE 00F9 SCRIVI 00FF 00FA 28+12=40 ADD 00FA MAR 00FB ALU CZVSP F Decodificatore CU BUS degli INDIRIZZI 00FC X 28 00FD Y 12 00FE Z 00FF CLOCK Unità di Temporizzazione BUS dei CONTROLLI
93 Fine della fase FETCH dell istruzione SCRIVI 00FF 93
94 Inizio della fase EXECUTE dell istruzione SCRIVI 00FF 94
95 5. Il codice operativo dell istruzione contenuta nel registro IR viene inviato alla CU che lo decodifica mediante un decodificatore. cioè: CU IR (Cod.Op.) cioè: CU SCRIVI 95
96 CPU BUS dei DATI MBR SCRIVI 00FF RAM 00F SCRIVI 00FF 00FB LEGGI 00FD 00F8 ACC RB IR IP ADD 00FE 00F9 SCRIVI 00FF 00FA 28+12=40 SCRIVI 00FA MAR 00FB ALU CZVSP F Decodificatore CU BUS degli INDIRIZZI 00FC X 28 00FD Y 12 00FE Z 00FF CLOCK Unità di Temporizzazione BUS dei CONTROLLI
97 6. L operando dell istruzione contenuta nel registro IR viene inviato al MAR. cioè: MAR IR (Campo Oper.) cioè: MAR 00FF 97
98 CPU BUS dei DATI MBR SCRIVI 00FF RAM 00F SCRIVI 00FF 00FB LEGGI 00FD 00F8 ACC RB IR IP ADD 00FE 00F9 SCRIVI 00FF 00FA 28+12=40 SCRIVI 00FF MAR 00FB ALU CZVSP F Decodificatore CU BUS degli INDIRIZZI 00FC X 28 00FD Y 12 00FE Z 00FF CLOCK Unità di Temporizzazione BUS dei CONTROLLI
99 7. Il numero contenuto nel registro accumulatore ACC viene scritto (copiato) nel registro MBR. MBR ACC cioè: MBR 40 99
100 CPU MBR 40 BUS dei DATI RAM 00F SCRIVI 00FF 00FB LEGGI 00FD 00F8 ACC RB IR IP ADD 00FE 00F9 SCRIVI 00FF 00FA 28+12=40 SCRIVI 00FF MAR 00FB ALU CZVSP F Decodificatore CU BUS degli INDIRIZZI 00FC X 28 00FD Y 12 00FE Z 00FF CLOCK Unità di Temporizzazione BUS dei CONTROLLI
101 8. Il numero contenuto nel registro MBR viene scritto (copiato) nella locazione di memoria associata all indirizzo indicato dal registro MAR. M(MAR) MBR cioè: M(00FF)
102 CPU MBR 40 BUS dei DATI RAM 00F SCRIVI 00FF 00FB LEGGI 00FD 00F8 ACC RB IR IP ADD 00FE 00F9 SCRIVI 00FF 00FA 28+12=40 SCRIVI 00FF MAR 00FB ALU CZVSP F Decodificatore CU BUS degli INDIRIZZI 00FC X 28 00FD Y 12 00FE Z 40 00FF CLOCK Unità di Temporizzazione BUS dei CONTROLLI
103 Fine della fase EXECUTE dell istruzione SCRIVI 00FF 103
104 Pseudoistruzioni Riassumendo, le tre istruzioni (scritte in pseudo-assembly): LEGGI 00FDh ADD 00FEh SCRIVI 00FFh memorizzate nella RAM rispettivamente agli indirizzi 00F8h, 00F9h, 00FAh sommano il numero 28 memorizzato nella locazione di memoria con indirizzo 00FDh, al numero 12 memorizzato nella locazione di memoria con indirizzo 00FEh e scrivono il risultato 40=28+12 di tale somma nella locazione di memoria con indirizzo 00FFh. Ebbene, le fasi di fetch e execute di queste tre istruzioni sono descritte dalle seguenti pseudoistruzioni: 104
105 IP Indirizzo 1 a istruz. LEGGI 00FD MAR IP MBR M(MAR) IR MBR FETCH IP IP + 1 CU IR (Cod.Op.) MAR IR (Campo Oper.) MBR M(MAR) ACC MBR EXECUTE 105
106 ADD 00FE MAR IP MBR M(MAR) IR MBR FETCH IP IP + 1 CU IR (Cod.Op.) MAR IR (Campo Oper.) MBR M(MAR) EXECUTE RB MBR ACC ACC+ RB 106
107 SCRIVI 00FF MAR IP MBR M(MAR) IR MBR FETCH IP IP + 1 CU IR (Cod.Op.) MAR IR (Campo Oper.) MBR ACC EXECUTE M(MAR) MBR 107
108 Nel caso del nostro esempio le pseudoistruzioni diventano le seguenti: 108
109 IP 00F8 LEGGI 00FD MAR 00F8 MBR LEGGI 00FD IR LEGGI 00FD FETCH IP 00F8 + 1 = 00F9 CU LEGGI MAR 00FD MBR 28 ACC 28 EXECUTE 109
110 ADD 00FE MAR 00F9 MBR ADD 00FE IR ADD 00FE FETCH IP 00F9 + 1 = 00FA CU ADD MAR 00FE MBR 12 EXECUTE RB 12 ACC =
111 SCRIVI 00FF MAR 00FA MBR SCRIVI 00FF IR SCRIVI 00FF FETCH IP 00FA + 1 = 00FB CU SCRIVI MAR 00FF MBR 40 EXECUTE M(00FF)
112 Esercizio Scrivere le pseudoistruzioni che descrivono le fasi di fetch e execute delle seguenti tre istruzioni (scritte in pseudoassembly): LEGGI 0A23h ADD 0A24h SCRIVI 00EAh memorizzate nella RAM rispettivamente agli indirizzi 001Ah, 001Bh, 001Ch. Tali istruzioni eseguono la somma tra il numero 54 memorizzato nella locazione di memoria con indirizzo 0A23h ed il numero 76 memorizzato nella locazione di memoria con indirizzo 0A24h e scrivono il risultato di tale somma nella locazione di memoria con indirizzo 00EAh. 112
Il Ciclo Fetch-Decode-Execute. C Nyssen/Aberdeen College 2003
Il Ciclo Fetch-Decode-Execute C Nyssen/Aberdeen College 2003 Linguaggio Assembler Op code (Mnemonico) Operando #assembly code program 0000 LDA-24 #loads 0001 ADD-25 #adds 0002 HLT #stops #end of program
ARCHITETTURA DI UN SISTEMA DI ELABORAZIONE
ARCHITETTURA DI UN SISTEMA DI ELABORAZIONE Il computer o elaboratore è una macchina altamente organizzata capace di immagazzinare, elaborare e trasmettere dati con notevole precisione e rapidità. Schematicamente
Architettura del calcolatore (Seconda parte)
Architettura del calcolatore (Seconda parte) Ingegneria Meccanica e dei Materiali Università degli Studi di Brescia Prof. Massimiliano Giacomin LINGUAGGIO E ORGANIZZAZIONE DEL CALCOLATORE Linguaggio assembly
Pag. 1. Informatica Facoltà di Medicina Veterinaria a.a. 2012/13 prof. Stefano Cagnoni. Architettura del calcolatore (parte II)
1 Università degli studi di Parma Dipartimento di Ingegneria dell Informazione Informatica a.a. 2012/13 La inserita nella architettura dell elaboratore Informatica Facoltà di Medicina Veterinaria a.a.
Introduzione all'architettura dei Calcolatori. Maurizio Palesi
Introduzione all'architettura dei Calcolatori Maurizio Palesi 1 Agenda Architettura generale di un Sistema di Elaborazione La memoria principale Il sottosistema di comunicazione La CPU Miglioramento delle
Calcolatore: sottosistemi
Calcolatore: sottosistemi Processore o CPU (Central Processing Unit) Memoria centrale Sottosistema di input/output (I/O) CPU I/O Memoria Calcolatore: organizzazione a bus Il processore o CPU Unità di controllo
La macchina di Von Neumann. UNIVERSITÀ DEGLI STUDI DEL SANNIO Benevento DING DIPARTIMENTO DI INGEGNERIA CORSO DI "PROGRAMMAZIONE I"
23/11/218 UNIVERSITÀ DEGLI STUDI DEL SANNIO Benevento DING DIPARTIMENTO DI INGEGNERIA La macchina di Von Neumann Unità periferiche Memoria Centrale CPU CORSO DI "PROGRAMMAZIONE I" Bus Dati Bus Indirizzi
Fondamenti di Informatica A. A / 1 9
Fondamenti di Informatica Prof. Marco Lombardi A. A. 2 1 8 / 1 9 Architettura di Von Neumann Architettura di Von Neumann: l Unità di Elaborazione L Unità di Elaborazione L unità di elaborazione (CPU) contiene
Sistemi di numerazione
SOMMARIO Sistemi di numerazione...2 Sistema decimale (o a base 10)...2 Sistema binario...2 Operazioni sui numeri binari...3 Espressioni logiche...4 Definizione...4 Prodotto Logico : AND...4 Somma Logica
Struttura di un elaboratore
Struttura di un elaboratore Fondamenti di Informatica 1 Modello architetturale di un computer Ogni computer è costituito da un insieme di blocchi funzionali tra loro interconnessi da sistemi di comunicazioni,
Architettura dell elaboratore
Architettura dell elaboratore Riprendiamo il discorso lasciato in sospeso ad inizio corso Riepilogando I programmi e i dati risiedono nella memoria secondaria Per essere eseguiti (i programmi) e usati
Architettura dell elaboratore
Architettura dell elaboratore Riprendiamo il discorso lasciato in sospeso ad inizio corso Riepilogando I programmi e i dati risiedono nella memoria secondaria Per essere eseguiti (i programmi) e usati
ARCHITETTURA DI UN ELABORATORE! Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40).!
ARCHITETTURA DI UN ELABORATORE! Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40).! MACCHINA DI VON NEUMANN! UNITÀ FUNZIONALI fondamentali! Processore
L architettura del calcolatore (Seconda parte)
L architettura del calcolatore (Seconda parte) Percorso di Preparazione agli Studi di Ingegneria Università degli Studi di Brescia Docente: Massimiliano Giacomin ORGANIZZAZIONE DEL CALCOLATORE: RICHIAMI
Il calcolatore. È un sistema complesso costituito da un numero elevato di componenti. è strutturato in forma gerarchica
Il calcolatore È un sistema complesso costituito da un numero elevato di componenti. è strutturato in forma gerarchica ogni livello di descrizione è caratterizzato da una struttura rappresentante l organizzazione
Elementi di informatica
Elementi di informatica Architetture degli elaboratori Il calcolatore Un calcolatore è sistema composto da un elevato numero di componenti Il suo funzionamento può essere descritto se lo si considera come
Corso di Informatica
Corso di Informatica Modulo T2 2-La CPU 1 Prerequisiti Concetto intuitivo di programma Microprocessore Linguaggio binario Operazioni aritmetiche e logiche elementari 2 1 Introduzione In questa Unità vediamo
Il modello di von Neumann
1 Organizzazione di (quasi) tutti gli elaboratori moderni: personal computer, workstation, portatili, smartphone,... CPU memoria Control Unit I/O ALU 2 Il cuore è la CPU (Control Processing Unit): esegue
Architettura di un calcolatore: introduzione. Calcolatore: sottosistemi
Corso di Calcolatori Elettronici I A.A. 2012-2013 Architettura di un calcolatore: introduzione Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e
Il processore. Istituzionii di Informatica -- Rossano Gaeta
Il processore Il processore (detto anche CPU, ovvero, Central Processing Unit) è la componente dell unità centrale che fornisce la capacità di elaborazione delle informazioni contenute nella memoria principale
ARCHITETTURA DI UN ELABORATORE. Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40).
ARCHITETTURA DI UN ELABORATORE Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40). MACCHINA DI VON NEUMANN UNITÀ FUNZIONALI fondamentali Processore (CPU)
Architettura e funzionamento del calcolatore
FONDAMENTI DI INFORMATICA Prof PIER LUCA MONTESSORO Università degli Studi di Udine Architettura e funzionamento del calcolatore Modello di calcolatore Si farà uso di un modello semplificato di elaboratore
Architettura di un calcolatore: introduzione. Calcolatore: sottosistemi
Corso di Calcolatori Elettronici I Architettura di un calcolatore: introduzione Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie
Corso di Alfabetizzazione Informatica 2001/2002. La CPU. F. Tortorella Università degli Studi. di Cassino
Corso di Alfabetizzazione Informatica / La CPU CPU (Central Processing Unit) Funzione: eseguire i programmi immagazzinati in memoria principale prelevando le istruzioni (e i relativi), interpretandole
Architettura di un calcolatore: introduzione. Calcolatore: sottosistemi
Corso di Calcolatori Elettronici I A.A. 2010-2011 Architettura di un calcolatore: introduzione Lezione 18 Prof. Roberto Canonico Università degli Studi di Napoli Federico II Facoltà di Ingegneria Corso
CPU. ALU e Registri della CPU. Elementi della CPU. CPU e programmazione (Parte 1) Central Processing Unit, processore
CPU CPU e programmazione (Parte 1) La CPU (Central Processing Unit) e` in grado di eseguire dei programmi, cioe` sequenze di istruzioni elementari ( istruzioni macchina ) Idea fondamentale dell'architettura
Lezione 15. L elaboratore Elettronico
Lezione 15 Architettura di un calcolatore L elaboratore Elettronico Un elaboratore elettronico è una macchina elettronica in grado di elaborare dati secondo le specifiche fornite da un algoritmo Internamente
Nel microprocessore 8086 abbiamo una gran quantità di registri
I registri del microprocessore 8086 Nel microprocessore 8086 abbiamo una gran quantità di registri AH AL AX 1 1 1 1 1 1 1 0 0 1 0 1 1 1 0 1 B H B L BX 1 0 1 0 1 0 0 1 1 1 0 1 1 0 1 0 C H C L CX 1 0 1 1
Elementi di informatica
Elementi di informatica Architetture degli elaboratori Il calcolatore Un calcolatore è sistema composto da un elevato numero di componenti Il suo funzionamento può essere descritto se lo si considera come
CPUSim. Laboratorio 30/11/2016
CPUSim Laboratorio 30/11/2016 Tommaso Padoan e-mail: padoan@math.unipd.it CPUsim Scaricare il simulatore: www.math.unipd.it/~sperduti/architettura1.html scorrere fino a sezione Simulatori, aprire la pagina
ALU e Control Unit. ALU e Control Unit
Massimo VIOLANTE Politecnico di Torino Dipartimento di Automatica e Informatica Sommario Unità aritmentica/logica Unità di controllo. 2 M. Violante 1.1 Unità aritmetica/logica Contiene tutti i circuiti
Il processore - CPU (CENTRAL PROCESSING UNIT)
Il processore - CPU (CENTRAL PROCESSING UNIT) abbiamo visto Programmi e dati risiedono in file memorizzati in memoria secondaria Per essere eseguiti (i programmi) e usati (i dati) vengono copiati nella
INFORMATICA GENERALE
INFORMATICA GENERALE a.a. 2006/2007 COGNOMI A-L Silvano Antonelli -Ricevimento : durante il corso: Martedì ore 15.30 presso Dipartimento di Informatica, Largo Pontecorvo 2 Stanza 394 negli altri periodi:
Architettura di un calcolatore e ciclo macchina. Appunti per la classe 3 Dinf
Architettura di un calcolatore e ciclo macchina Appunti per la classe 3 Dinf Il Sistema di Elaborazione Computer Hardware Software 2 Hardware Struttura fisica del calcolatore formata dai circuiti elettronici
Componenti principali
Componenti e connessioni Capitolo 3 Componenti principali n CPU (Unità Centrale di Elaborazione) n Memoria n Sistemi di I/O n Connessioni tra loro Architettura di Von Neumann n Dati e instruzioni in memoria
Architettura di un calcolatore e linguaggio macchina. Primo modulo Tecniche della programmazione
Architettura di un calcolatore e linguaggio macchina Primo modulo Tecniche della programmazione CPU Central Processing Unit, processore Unita logica/aritmetica: elaborazione dati Unita di controllo: coordina
Architettura di un processore basato su registri generali.
Architettura di un processore basato su registri generali. M. Esposito (mesposit@unina.it) 26 febbraio 2007 In Fig. 1 è riportato uno schema di principio che raffigura l architettura di un processore basato
Architettura di una CPU
Massimo VIOLANTE Politecnico di Torino Dipartimento di Automatica e Informatica Sommario Organizzazione di un processore Linguaggio macchina Modi di indirizzamento Tipi di istruzioni 2 M. Violante 1.1
ESERCIZIO: PROGETTO DI UNA CPU A PIU REGISTRI
ESERCIZIO: PROGETTO DI UNA CPU A PIU REGISTRI Progettare una unità centrale di elaborazione microprogrammata, dotata di registri ad uso generale di bit, che sia in grado di indirizzare una memoria di 64k
Le istruzioni del linguaggio gg macchina corrispondono ad operazioni elementari di elaborazione operazioni aritmetiche
ELABORAZIONE Le istruzioni del linguaggio gg macchina corrispondono ad operazioni elementari di elaborazione operazioni aritmetiche operazioni relazionali (confronto tra dati) operazioni booleane altre
Architettura dell elaboratore
Riepilogando Architettura dell elaboratore Riprendiamo il discorso lasciato in sospeso ad iniio corso I programmi e i dati risiedono nella memoria secondaria Per essere eseguiti (i programmi) e usati (i
ARCHITETTURA DI UN ELABORATORE
ARCHITETTURA DI UN ELABORATORE Unità funzionali Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40). La macchiana di Von Neumann: Non distingueva fra RAM
Cenni sull architettura del calcolatore
Programmazione M-Z Ingegneria e Scienze Informatiche - Cesena A.A. 2016-2017 Cenni sull architettura del calcolatore Pietro Di Lena - pietro.dilena@unibo.it hard-ware /h :dwe9 r / n. The part of the computer
Laboratorio di Informatica L-A 1
ARCHITETTURA DI UN ELABORATORE Unità funzionali Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40). La macchina di Von Neumann: Non distingueva fra RAM
DEC PDP8, III Generazione, '65-'75
Parte I DEC PDP8, III Generazione, '65-'75 PDP8 Architettura (Livello Registri) 12 bit Program Counter PC 12 bit Memory Address Register MAR Random Access Memory RAM 4096 x 16 1 bit I 3 bit Operation Code
Struttura del calcolatore
Struttura del calcolatore Proprietà: Flessibilità: la stessa macchina può essere utilizzata per compiti differenti, nessuno dei quali è predefinito al momento della costruzione Velocità di elaborazione
Programmazione A.A Architettura dei Calcolatori. ( Lezione V ) Componenti hardware e loro schema funzionale
Programmazione A.A. 2002-03 I Architettura dei Calcolatori ( Lezione V ) Componenti hardware e loro schema funzionale Prof. Giovanni Gallo Dr. Gianluca Cincotti Dipartimento di Matematica e Informatica
CPU a singolo ciclo. Lezione 18. Sommario. Architettura degli Elaboratori e delle Reti. Proff. A. Borghese, F. Pedersini
Architettura degli Elaboratori e delle Reti Lezione 8 CPU a singolo ciclo Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 8 /33 Sommario! La
Architettura. Argomenti. Modello di Von Neumann. Corso di Laurea in Ingegneria Biomedica aa 2003/2004. Ing. Antonio Coronato. Modello di Von Neumann
Architettura Corso di Laurea in Ingegneria Biomedica aa 2003/2004 Ing. Antonio Coronato 1 Argomenti Modello di Von Neumann, Bus, Memoria centrale e dispositivi Data Path delle architetture di Von Neumann
Elementi di Architettura
Elementi di Architettura Fondamenti di Informatica Roberto BASILI Marzo, 2007 Classi di Istruzioni Istruzioni di assegnamento/modifica Istruzioni di controllo delle sequenze Istruzioni di I/O Classi di
Architettura di un calcolatore: primi cenni introduttivi. Calcolatore: sottosistemi
Corso di Calcolatori Elettronici I A.A. 2011-2012 Architettura di un calcolatore: primi cenni introduttivi Lezione 1 (seconda parte) Prof. Roberto Canonico Università degli Studi di Napoli Federico II
Architettura hardware
Architettura hardware la parte che si può prendere a calci Architettura dell elaboratore Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione elaborazione
Tecniche della Programmazione, , Parte1
Tecniche della Programmazione, 2017-18, Parte1 Per alcune slide di questa lezione ho tratto spunto, o brutalmente usato, quelle della raccolta dei proff. F.Frati e C.Limongelli, che ringrazio Tecniche
Componenti principali. Programma cablato. Architettura di Von Neumann. Programma cablato. Cos e un programma? Componenti e connessioni
Componenti principali Componenti e connessioni Capitolo 3 CPU (Unita Centrale di Elaborazione) Memoria Sistemi di I/O Connessioni tra loro 1 2 Architettura di Von Neumann Dati e instruzioni in memoria
Struttura CPU. Struttura e Funzione del Processore. Capitolo 12. Compiti CPU:
Struttura e Funzione del Processore Capitolo 12 Struttura CPU Compiti CPU: Prelevare istruzioni Interpretare istruzioni Prelevare dati Elaborare dati Scrivere (memorizzare) dati 1 CPU con bus di sistema
ARCHITETTURA DI UN ELABORATORE
ARCHITETTURA DI UN ELABORATORE memoria centrale Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40). John von Neumann (Neumann János) (December 28, 1903
Componenti di un processore
Componenti di un processore Unità di Controllo Bus Interno REGISTRI Program Counter (PC) Registro di Stato (SR) Registro Istruzioni (IR) Registri Generali Unità Aritmetico- Logica Registro Indirizzi Memoria
Informatica. Mario Pavone - Dept. Mathematics & Computer Science - University of Catania. Trasferimento. Ambiente esterno.
Trasferimento Ambiente esterno Controllo Informatica Mario Pavone - Dept. Mathematics & Computer Science - University of Catania mpavone@dmi.unict.it Rappresentazione dell Informazione L informazione viene
Componenti e connessioni. Capitolo 3
Componenti e connessioni Capitolo 3 Componenti principali CPU (Unità Centrale di Elaborazione) Memoria Sistemi di I/O Connessioni tra loro Architettura di Von Neumann Dati e instruzioni in memoria (lettura
Laboratorio di Calcolatori 1 Corso di Laurea in Fisica A.A. 2006/2007
Laboratorio di Calcolatori 1 Corso di Laurea in Fisica A.A. 2006/2007 Dott.Davide Di Ruscio Dipartimento di Informatica Università degli Studi di L Aquila Lezione del 29/01/07 Nota Questi lucidi sono tratti
Introduzione al linguaggio macchina
Corso di Calcolatori Elettronici I Introduzione al linguaggio macchina Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione
Architettura di un calcolatore: introduzione
Corso di Calcolatori Elettronici I Architettura di un calcolatore: introduzione Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie
Architettura del Calcolatore
Francesco Folino FUNZIONI DI UN CALCOLATORE Elaborazione Memorizzazione Trasferimento Controllo MACCHINA DI VON NEUMANN TRASFERIMENTO Obiettivo: permettere lo scambio di informazioni tra le varie componenti
Abilità Informatiche e Telematiche
Abilità Informatiche e Telematiche (Laurea Triennale + Laurea Magistrale) Marco Pedicini mailto:marco.pedicini@uniroma3.it Corso di Laurea in Scienze della Comunicazione, Università Roma Tre 12 Dicembre
Architettura di un Elaboratore
Architettura di un Elaboratore Fabio Massimo Zanzotto Ricapitoliamo puntate precedenti Cosa abbiamo a disposizione: Concetto di algoritmo (con eventuale parametrizzazione) Rappresentazione dell informazione
Architettura del Calcolatore
Giuseppe Manco Lezione 3 17 Ottobre 2003 Architettura del calcolatore Il calcolatore è uno strumento programmabile per la rappresentazione, la memorizzazione e l elaborazione delle informazioni un calcolatore
Architettura dei computer
Architettura dei computer In un computer possiamo distinguere quattro unità funzionali: il processore la memoria principale (memoria centrale, RAM) la memoria secondaria i dispositivi di input/output La
L ARCHITETTURA DEI CALCOLATORI. Il processore La memoria centrale La memoria di massa Le periferiche di I/O
L ARCHITETTURA DEI CALCOLATORI Il processore La memoria centrale La memoria di massa Le periferiche di I/O Caratteristiche dell architettura 2 Flessibilità adatta a svolgere diverse tipologie di compiti
Architettura degli elaboratori CPU a ciclo singolo
Architettura degli elaboratori CPU a ciclo singolo Prof. Alberto Borghese Dipartimento di Informatica borghese@di.unimi.it Università degli Studi di Milano iferimento sul Patterson: capitolo 4.2, 4.4,
MDR MAR IR RN ALU PC FLAG DATA BUS BANCO DEI REGISTRI ADDRESS BUS MODELLO DI PROGRAMMAZIONE(A REA ACCESSIBILE DECODIFICA DELLE ISTRUZIONI CLOCK
DATA BUS ADDRESS BUS MDR MAR R1 R2 R3 BANCO DEI REGISTRI IR RN MODELLO DI ID PROGRAMMAZIONE(A REA DECODIFICA DELLE ISTRUZIONI ACCESSIBILE CLOCK ALU CONTROL BUS CU RESET INCREMENTO PC FLAG SEZIONE DI CONTROLLO
Capitolo 5 Elementi architetturali di base
Capitolo 5 Elementi architetturali di base Giuseppe Lami Istituto di Scienza e Tecnologie dell Informazione CNR Via Moruzzi, 1 - Pisa giuseppe.lami@isti.cnr.it Struttura - Unità di elaborazione e controllo
ARCHITETTURA DI UN CALCOLATORE ELETTRONICO
ARCHITETTURA DI UN CALCOLATORE ELETTRONICO Per architettura di un calcolatore elettronico si intende l'insieme delle principali unità funzionali di un calcolatore ed il modo in cui queste interagiscono.
Linguaggio macchina. 3 tipi di istruzioni macchina. Istruzioni per trasferimento dati. Istruzioni logico/aritmetiche
3 tipi di istruzioni macchina Linguaggio macchina e assembler 1) trasferimento tra RAM e registri di calcolo della CPU 2) operazioni aritmetiche: somma, differenza, moltiplicazione e divisione 3) operazioni
Architettura di un calcolatore: primi cenni introduttivi
Corso di Calcolatori Elettronici I Architettura di un calcolatore: primi cenni introduttivi ing. Alessandro Cilardo Corso di Laurea in Ingegneria Biomedica Architettura di un calcolatore Cosa significa
Architettura dei computer
Architettura dei computer In un computer possiamo distinguere quattro unità funzionali: il processore la memoria principale la memoria secondaria i dispositivi di input/output 1 Fornisce la capacità di
Università degli studi di Bologna Anno Accademico 2000/2001 Corso di Architettura degli elaboratori
Università degli studi di Bologna Anno Accademico 2000/2001 Corso di Architettura degli elaboratori Esercitazione di Reti Logiche Realizzazione completa di un'architettura di processore attraverso strumenti
6: Macchina di Von Neumann
Data: 8-10-2017 Pag: 6 6: Macchina di Von Neumann 1. Lo Schema di Von Neumann John Von Neumann, un ricercatore che in USA realizzò uno dei primi computer l'eniac: faceva 300 moltiplicazioni al secondo
Istruzioni e linguaggio macchina
Istruzioni e linguaggio macchina I linguaggi macchina sono composti da istruzioni macchina, codificate in binario, con formato ben definito processori diversi hanno linguaggi macchina simili scopo: massimizzare
Arithmetic and Logic Unit e moltiplicatore
Arithmetic and Logic Unit e moltiplicatore M. Favalli Engineering Department in Ferrara (ENDIF) ALU - multiplier Analisiesintesideicircuitidigitali 1 / 34 Sommario 1 Arithmetic and Logic Unit - ALU 2 Moltiplicatore
Architettura degli Elaboratori
Architettura degli Elaboratori Linguaggio macchina e assembler (caso di studio: processore MIPS) slide a cura di Salvatore Orlando, Marta Simeoni, Andrea Torsello Architettura degli Elaboratori 1 1 Istruzioni
CPU a singolo ciclo. Lezione 18. Sommario. Architettura degli Elaboratori e delle Reti
Architettura degli Elaboratori e delle Reti Lezione 18 CPU a singolo ciclo Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 18 1/2 Sommario!
Un quadro della situazione. Lezione 14 Il Set di Istruzioni (2) Dove siamo nel corso. I principi di progetto visti finora. Cosa abbiamo fatto
Un quadro della situazione Lezione 14 Il Set di Istruzioni (2) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Input/Output Sistema di Interconnessione Registri
Architettura di von Neumann
Fondamenti di Informatica per la Sicurezza a.a. 2003/04 Architettura di von Neumann Stefano Ferrari Università degli Studi di Milano Dipartimento di Tecnologie dell Informazione Stefano Ferrari Università
Capitolo 2. Elaborazione dei dati. Mauro Giacomini Pearson Addison-Wesley. All rights reserved
Capitolo 2 Elaborazione dei dati Mauro Giacomini 2007 Pearson Addison-Wesley. All rights reserved Capitolo 2: Elaborazione dei dati 2.1 Architettura del Computer 2.2 Linguaggio macchina 2.3 Esecuzione
Il set istruzioni di MIPS Modalità di indirizzamento. Proff. A. Borghese, F. Pedersini
Architettura degli Elaboratori e delle Reti Il set istruzioni di MIPS Modalità di indirizzamento Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
Fondamenti di Informatica Laurea in Ingegneria Civile e Ingegneria per l ambiente e il territorio
Dipartimento di Ingegneria dell Informazione Università degli Studi di Parma Storia del calcolatore Fondamenti di Informatica Laurea in Ingegneria Civile e Ingegneria per l ambiente e il territorio I calcolatori:
Corso di Informatica
CdLS in Odontoiatria e Protesi Dentarie Corso di Informatica Prof. Crescenzio Gallo crescenzio.gallo@unifg.it Il Processore (CPU) 2 rchitettura del processore CPU Unità di Controllo Unità ritmetica Logica
FONDAMENTI DI INFORMATICA
Università degli Studi di Cagliari Corsi di Laurea in Ingegneria Chimica e Ingegneria Meccanica FONDAMENTI DI INFORMATICA http://people.unica.it/gianlucamarcialis A.A. 2018/2019 Docente: Gian Luca Marcialis
Memoria centrale (RAM) Registri della CPU. Definizioni. Architettura considerata in CPUSim. Programma in linguaggio macchina
Architettura considerata in CPUSim Linguaggio macchina -- esempio in CPUSim Manuale di CPU Sim Memoria con 128 celle Indirizzi da 12 bit Registri usuali per un architettura di Von Neumann (, IR,, ) Un
Corso integrato di Sistemi di Elaborazione. Modulo I. Prof. Crescenzio Gallo.
Corso integrato di Sistemi di Elaborazione odulo I Prof. Crescenzio Gallo crescenzio.gallo@unifg.it Il Processore (CPU) 2 rchitettura del processore CPU Unità di Controllo Unità ritmetica Logica egistri
La macchina di Von Neumann
Università degli Studi di Palermo Facoltà di Ingegneria La macchina di Edoardo Ardizzone & Ignazio Infantino Appunti per il corso di Fondamenti di Informatica Corso di Laurea in Ingegneria Informatica
Macchina di Riferimento: argomenti
Macchina di Riferimento: argomenti L'architettura di una macchina MIPS Organizzazione della memoria I registri della CPU L'esecuzione dei programmi Il ciclo fetch-execute Il simulatore SPIM 1 Architettura
Architettura computer
Architettura di un computer Architettura organizzata secondo il modello della macchina di von Neumann definita nei tardi anni 40 all Institute for Advanced Study di Princeton. È costituita da quattro elementi
ARCHITETTURA DI UN ELABORATORE
RCHITETTUR DI UN ELORTORE Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for dvanced Study, anni 40). MCCHIN DI VON NEUMNN UNITÀ FUNZIONLI fondamentali Processore (CPU) Memoria