ALU e Control Unit. ALU e Control Unit

Transcript

1 Massimo VIOLANTE Politecnico di Torino Dipartimento di Automatica e Informatica Sommario Unità aritmentica/logica Unità di controllo. 2 M. Violante 1.1

2 Unità aritmetica/logica Contiene tutti i circuiti necessari per l esecuzione di operazioni artimetiche e logiche. ALU ALU fixed-point FPU floating-point unit 3 Fixed-point unit Dati di input/output AC Sommatore parallelo SR Istruzione da eseguire. DR Operatori logici carry flag parity flag zero flag sign flag overflow flag Sommatore parallelo: ADD: AC <= AC+DR SUB: AC <= AC-DR MUL: AC <= AC*DR DIV: AC <= AC/DR Operatori logici: AND: AC <= AC&DR OR : AC <= AC+DR XOR: AC <= AC DR NOT: AC <= #AC 4 M. Violante 1.2

3 Fixed-point unit (cont.) AC DR Sommatore parallelo SR Istruzione da eseguire. Operatori logici La control unit scrive su queste linee il codice dell operazione da eseguire. Per esempio: ADD 000 AND 100 SUB 001 OR 101 MUL 010 XOR 110 DIV 011 NOT Floating-point unit Due possibilità: la FPU è integrata nel processore la FPU risiede nel coprocessore matematico. 6 M. Violante 1.3

4 Coprocessore matematico Esegue istruzioni in virgola mobile; È un modulo separato dalla CPU; Nella famiglia Intel, fino all introduzione dell il coprocessore era fisicamente staccato dalla CPU e connesso al bus di sistema; Per ogni CPU era disponibile un coprocessore adhoc: 8086/8087; 80386/ Schema concettuale CPU Decoder Coprocessore Bus di sistema 8 M. Violante 1.4

5 Formato istruzioni Le istruzioni del coprocessore matematico fanno parte dell insieme di istruzioni della CPU; Sono composte da: identificatore di istruzione per il coprocessore; indirizzo coprocessore; tipo di istruzione; operandi. 9 Interazione CPU/coprocessore Meccanismo 1: la CPU riconosce una istruzione per il coprocessore; programma il coprocessore; si mette in attesa finché il coprocessore non segnala di aver terminato l operazione; Meccanismo 2: il coprocessore decodifica tutte le istruzioni ed esegue solo le sue; CPU e coprocessore lavorano in parallelo. 10 M. Violante 1.5

6 Unità di controllo Memoria È l unità che si occupa di controllare tutti i moduli della ALU CPU attraverso segnali di controllo. DR AR PC AC IR SR Control Unit CPU SP 11 Unità di controllo (cont.) Compiti della controllo unit: instruction sequencing: stabilire quale istruzione deve essere prelevata dalla memoria instruction interpretation: attivare i segnali di controllo necessari per l esecuzione di una istruzione. 12 M. Violante 1.6

7 Instruction sequencing L indirizzo della prossima istruzione da prelevare è memorizzato in PC; La control unit: normale funzionamento: incrementa il PC salto/chiamata a procedura: carica un nuovo valore nel PC. 13 Instruction sequencing (cont.) PC ADX UP LOAD ALU SR CPU Memoria DR ADX AR PC AC IR Control Unit SP 14 M. Violante 1.7

8 Instruction interpretation La control unit analizza il contenuto di IR; La control unit attiva i segnali di controllo necessari per eseguire: fetch cycle execution cycle Esistono segnali di controllo per: i registri che compongono la CPU; i moduli interni (ALU) ed esterni (Memoria); i collegamenti tra i moduli della CPU. 15 Segnali di controllo C 11 C 12 C 13 C 7 ALU SR C 5 Memoria DR AR C 20 C 3 C 14 C 8 PC C 15 C 16 AC IR C 18 C 9 C 10 Control Unit C 0 C 1 C 2 C 19 SP C 4 C 6 C 23 C 17 C 22 C 21 C 0 -C M. Violante 1.8

9 Segnali di controllo (cont.) C 0 : M[AR] <= DR, scrittura in memoria; C 1, C 20 : DR <= M[AR], lettura da memoria; C 2 : segnale di READY C 3, C 19 : AR <= DR C 4, C 19 : AR <= PC C 6, C 19 : AR <= SP C 7, C 20 : DR <= AC C 8, C 15 : PC <= DR C 14, C 20 : DR <= PC 17 Segnali di controllo (cont.) C 9, C 18 : AC <= DR C 10, C 21 : IR <= DR C 11, C 12, C 13,C 18 : operazioni ALU 000: AC <= AC + DR 001: AC <= AC - DR 010: AC <= AC * DR 011: AC <= AC / DR 100: AC <= AC & DR 101: AC <= AC + DR 110: AC <= AC DR 111: AC <= #AC 18 M. Violante 1.9

10 Segnali di controllo (cont.) C 5 : SR <= 0 C 16 : PC <= PC + 1 C 22 : SP <= SP+1 C 23 : SP <= SP-1 19 Attenzione L'instruction cycle e' composto da una sequenza di micro-operazioni Ogni micro-operazione viene eseguita in un colpo di clock. 20 M. Violante 1.10

11 Esempio: ADD AC, adx AR <= PC DR <= M[AR] IR <= DR PC <= PC+1 decodifica IR AR <= PC DR <= M[AR] AR <= DR DR <= M[AR] AC <= AC + DR PC <= PC + 1 C4, C19 C1, C20 C10, C21 C16 C4, C19 C1, C20 C3, C19 C1, C20 C11, C12, C13, C18 C16 21 Esempio: PUSH PC AR <= PC DR <= M[AR] IR <= DR PC <= PC+1 decodifica IR DR <= PC SP <= SP+1 AR <= SP M[AR] <= DR C4, C19 C1, C20 C10, C21 C16 C14, C20 C22 C6, C19 C0 22 M. Violante 1.11

12 Osservazione Istruzioni diverse hanno in generale cycle diversi; Istruzione ADD AC, adx: fetch cycle: 4 colpi di clock; execution cycle: 7 colpi di clock; Istruzione PUSH PC: fetch cycle: 4 colpi di clock; execution cycle: 6 colpi di clock. instruction 23 Progetto della control unit Controllo hardwired: la control unit è progettata come un circuito sequenziale Controllo microprogrammato: ogni istruzione è composta da una sequenza di azioni: microistruzioni; le microistruzioni sono memorizzate in una memoria; la control unit gestisce il controllo della sequenza di microistruzioni. 24 M. Violante 1.12

13 Controllo hardwired S 0 C 1 C 4 C 10 C C SR IR Comb C 0 -C 23 Fetch cycle S 1 S FF S Controllo microprogrammato Un istruzione è composta da una sequenza di micro operazioni; Ad ogni micro operazione corrisponde una configurazione dei segnali di controllo; La configurazione dei segnali di controllo si chiama microistruzione; Ogni istruzione corrisponde ad una sequenza di microistruzioni: microprogramma. 26 M. Violante 1.13

14 Controllo microprogrammato (cont.) I microprogrammi sono memorizzati in una memoria all interno della CPU: control memory; Una volta definiti i segnali di controllo, i microprogrammi possono essere progettati in modo indipendente dal sistema che controlleranno. 27 Principio di funzionamento Ad ogni istruzione I è associato un indirizzo nella control memory corrispondente alla prima microistruzione del microprogramma per I; Ogni microistruzione contiene il valore dei segnali di controllo e l indirizzo della microistruzione successiva; Segnali provenienti dall esterno possono condizionare la scelta della microistruzione successiva. 28 M. Violante 1.14

15 Formato microistruzione Tre campi: Condition Select: specifica quali segnali esterni (di condizione) considerare; Branch Address: indirizzo a cui saltare se la condizione selezionata è soddisfatta; Control Fields: segnali di controllo da attivare. 29 Architettura Branch Address Indirizzo iniziale Condizioni Esterne MUX Load µpc Increment Condition Select Control Memory µir C 0 -C 23 Control Fields 30 M. Violante 1.15

16 Control memory per ADD AC, [adx] Control fields Branch adx AR <= PC DR <= M[AR] IR <= DR PC <= PC decode IR AR <= PC DR <= M[AR] AR <= DR DR <= M[AR] AC <= AC + DR PC <= PC Architettura (cont.) µpc: contiene l indirizzo nella control memory della prossima microistruzione da eseguire µir: contiene la microistruzione corrente, composta dai segnali di controllo verso il resto della CPU e dal indirizzo della prossima microistruzione da eseguire Vantaggio: flessibilità; Svantaggio: ridotta velocità; alto costo. 32 M. Violante 1.16

17 Flessibilità Il set delle istruzioni è facilmente modificabile; Modificare una istruzione significa modificare il contenuto della control memory; Aggiungere una istruzione significa aggiungere un microprogramma In ogni caso non è mai necessario modificare il circuito che realizza la control unit. 33 Velocità Ogni microistruzione deve essere letta dalla control memory; Accedere alla control memory è una operazione lenta; La velocità di una unità di controllo microprogrammata è minore rispetto ad una unità hardwired. 34 M. Violante 1.17

18 Costo La control memory è un dispositivo costoso; La control memory necessità di una logica accessoria che ne permette il funzionamento; Il costo hardware di una unità di controllo microprogrammata è generalmente maggiore rispetto ad una unità hardwired. 35 Codifica microistruzioni Stabilisce cosa scrivere nella control memory; Due possibilità: Microistruzioni orizzontali; Microistruzioni verticali. 36 M. Violante 1.18

19 Microistruzioni orizzontali Nella microistruzione viene espresso in modo esplicito il valore di ogni segnale di controllo; Ad ogni segnale di controllo corrisponde un bit nella microistruzione; 37 Esempio Fetch istruzione: microistruzione: PC <= PC M. Violante 1.19

20 Analisi Vantaggi: massimo parallelismo: possono essere attivate contemporaneamente tutte le funzioni desiderate; massima velocità: non è necessario interpretare le microistruzioni per produrre i segnali di controllo; Svantaggi: occupazione di memoria: molti segnali di controllo richiedono molti bit. 39 Osservazione Non tutte le configurazione dei bit di controllo sono valide. 2 configurazioni valide su 8! AC C 7 C 1 C 20 DR Memoria C 1 C 7 C M. Violante 1.20

21 Microistruzioni verticali Per ridurre la dimensione della control memory si codificano li microistruzioni: ad ogni configurazione dei segnali di controllo è associato un codice nella control memory sono memorizzati i codici associati ad ogni microistruzione ogni codice deve essere decodificato per ottenere la corrispondente configurazione dei segnali di controllo. 41 Microistruzioni (cont.) Vantaggio: è richiesto un minore numero di bit per ogni microistruzione; Svantaggi: è richiesto un circuito per decodificare le microistruzioni e generare i segnali di controllo; si riduce il parallelismo. 42 M. Violante 1.21

22 Architettura Branch Address Indirizzo iniziale Condizioni Esterne MUX Load µpc Increment Condition Select Control Memory µir Decoder C 0 -C Alternativa Microistruzioni ibride: i segnali di controllo sono codificati a gruppi; Si coniugano parallelismo e minimizzazione della control memory. 44 M. Violante 1.22

23 Osservazione Per ridurre il costo dell unità di controllo si opera su: lunghezza delle microistruzioni: W; numero di microistruzioni: N. 45 Nanoprogrammazione I microprogrammi necessari per realizzare un set di istruzioni hanno delle componenti comuni. ADD AC, [adx] AR <= PC DR <= M[AR] IR <= DR PC <= PC+1 decodifica IR AR <= PC DR <= M[AR] AR <= DR DR <= M[AR] AC <= AC + DR PC <= PC + 1 AR <= PC DR <= M[AR] IR <= DR PC <= PC+1 decodifica IR AR <= PC DR <= M[AR] AR <= DR DR <= M[AR] AC <= DR PC <= PC + 1 MOV AC, [adx] 46 M. Violante 1.23

24 Nanoprogrammazione (cont.) Per non ripetere le componenti comuni si utilizza una memoria di nanoprogramma; La memoria di nanoprogramma contiene le istruzioni elementari: nanoistruzioni; Una microistruzione è composta da una sequenze di nanoistruzioni. 47 Architettura µpc Memoria di µprogramma µir npc Memoria di nano programma nir 48 M. Violante 1.24

25 Alcuni numeri H m = numero di µistruzioni; H n = numero di nanoistruzioni; N = numero di segnai di controllo; S 1 = dimensione memoria di una unità di controllo microprogrammata; S 2 = dimensione memoria di una unità di controllo nanoprogrammata. 49 Alcuni numeri (cont.) Unità microprogrammata: S 1 =H m ( log 2 H m + N) Unità nanoprogrammata: S2 = H m ( log 2 H m + log 2 H n ) + N H n 50 M. Violante 1.25

26 Alcuni numeri (cont.) Motorola MC68000: H m = 650; H n = 260; N = 7; S 1 = bit; S 2 = bit; = 42% di riduzione. 51 M. Violante 1.26