Architetture degli elaboratori e reti. Architetture I (12cfu)

Transcript

1 Architetture degli elaboratori e reti Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/44 Architetture I (12cfu) Docente: Prof. N. Alberto Borghese: borghese@dsi.unimi.it Esercitazioni: Dott.ssa Antonia Azzini: azzini@dti.unimi.it Orario e aule: Martedì Ore Aula V3, Via Venezian 15 Mercoledì Ore Aula V3, Via Venezian 15 Giovedì Ore Aula V3, Via Venezian 15 Venerdì Ore Aula V4, Via Venezian 15 Telefono: (02) Orario di ricevimento: mercoledì ore presso DSI, stanza 104. Strumento principale di contatto: ! /Teaching/Archietture/_Arch.html 2/43

2 Programma /Teaching/Archietture/Programma.html Algebra booleana e funzioni logiche. CPU. Macchine a stati finiti. Unità di controllo. I/O. Valutazione delle Prestazioni. 3/43 Materiale didattico See web page /Teaching/Archietture/References.rtf 4/43

3 Esame Prova scritta + orale. Appelli ogni 1 / 2 / 3 mesi. 2 compitini in itinere durante l anno: Io compitino intorno a fine aprile. IIo compitino intorno all inizio di giugno. Occorrerà dimostrare di avere capito i concetti presentati nel corso e di sapere scrivere un (piccolo) programma in linguaggio assembly. 5/43 Obbiettivo del corso Fornire i fondamenti per capire cosa succede dentro ad un elaboratore. Quali sono le problematiche e come viene elaborata l informazione. Qual è il linguaggio del calcolatore (ISA). 6/43

4 Le architetture Grande varietà per: prestazioni, dimensioni e costo. Concetti comuni (architettura di riferimento). 7/43 Descrizione di un elaboratore Calcolatore Struttura Operazioni elementari ISA Collezione di oggetti Collegamenti 8/43

5 Architettura di un elaboratore - funzione Algoritmi (sequenza di istruzioni). Calcoli (calcolatore). Operazioni logiche (elaboratore). Programma (Ada Lovelace, 1830). Software. Come lo fa? Hardware. Input ==> Elaborazione ==> Output Terza rivoluzione della nostra civiltà: la rivoluzione agricola, la rivoluzione industriale e la rivoluzione dell informatica. 9/44 Architettura di riferimento degli elaboratori - struttura Elabora in modo adeguato un input per produrre l output. Memoria (dischi, DRAM, SRAM, CD) Unità di elaborazione INPUT / OUTPUT: Le unità di ingresso (tastiera del terminale video, mouse o altri dispositivi grafici di ingresso, ecc.) permettono al calcolatore di acquisire informazioni dall ambiente esterno. Le unità di uscita (monitor grafico del terminale video, stampanti, ecc.) consentono al calcolatore di comunicare i risultati ottenuti dall elaborazione all ambiente esterno. 10/43

6 Componenti di un elaboratore Motherboard Schede Rete e video Memoria Principale Dischi Processore (CPU) Alimentatore 11/44 Algebra binaria Controllo, variabili, operazioni sono tutte codificate utilizzando l algebra binaria. I numeri vengono rappresentati in base 2 (con 2 simboli: 0,1). 12/43

7 Architettura base del corso - MIPS AIBO (Sony, 2003) MIPS R /43 Architettura MIPS Architettura Architettura MIPS appartiene alla MIPS famiglia delle architetture RISC (ReducedInstruction Set Computer) sviluppate dal 1980 in poi Esempi: Sun Sparc, HP PA-RISC, IBM Power PC, DEC Alpha, Silicon Graphics. Principali obiettivi delle architetture RISC: Semplificare la progettazione dell'hardware e del compilatore Massimizzare le prestazioni Minimizzare i costi 14/43

8 Simulatore MIPS SPIM: A MIPS R2000/R3000 Simulator : PCSPIM version Piattaforme: Unix or Linux system Microsoft Windows (Windows 95, 98, NT, 2000, XP) Microsoft DOS 15/43 Storia dell elaboratore Filo conduttore: Aumento della velocità di elaborazione Diminuzione della dimensione dei componenti. Aumento della capacità e velocità dell I/O. 16/43

9 Storia dell elaboratore (i primi passi) Abaco, Babilonesi, X secolo a.c. B. Pascal (Pascalina, somma e sottrazione). G. von Leibnitz (moltiplicazioni e divisioni). 17/44 Storia dell elaboratore (il 1800) Telaio Jaquard (1801) Programma di lavoro su schede Macchina dedicata (antesignana delle macchine CAM). 18/44

10 Charles Babbage Charles Babbage Papà del calcolatore moderno. Analytical Engine i comandi erano a vapore! Utilizza il concetto di programma su (su schede) proposto da Ada Lovelace (1830). 19/44 Storia dell elaboratore ( ) H. Hollerith: Schede perforate a lettura elettromeccanica (relais). Meccanismo più semplice di gestione del controllo. T.J. Watson rilevò il brevetto e fondò l IBM (1932). Sviluppo di calcolatrici da tavolo meccaniche (diffusione nel commercio). 20/44

11 Il papà non riconosciuto Konrad Zuse, /43 Storia dell elaboratore (IIa Guerra mondiale) ABC - Atanasoff BerryComputer (University of Iowa). Ampio utilizzo di elettrovalvole. 22/44

12 La prima generazione (ENIAC: ) Elettronica (valvole: diodo, triodo). Aumento di prestazioni di 1,000 volte. ENIAC (Electronic Numerical Integrator And Calculator), University of Pennsilvania. Caratteristiche: - 20 registri da 10 cifre. - 18,000 valvole. - 70,000 resistenze. - 10,000 condensatori. - 6,000 interruttori. - Dimensioni: 30mx2.5m. - Consumo: 140kW operazioni/s. -30 tonnellate. -A.A. Il programma veniva realizzato 23/44 cambiando manualmente il cablaggio. La prima generazione ( ) Programma memorizzato (J. Von Neuman). EDVAC, Eckbert, Mauchly, Moore school, Pennsilvania University. EDSAC, Wilkes, Cambridge, 1949, (=> Mark I, 1948). UNIVAC I (Universal Automatic Computer) I (1951), Echbert e Mauchly. E il primo calcolatore commercializzato. 24/44

13 La macchina di Von Neuman 25/43 IBM ed il processing gestionale Modello per calcolo scientifico. Modello per applicazioni gestionali. IBM704 - Memoria con nuclei di ferrite: 32,000 parole e velocità di commutazione di pochi microsecondi = qualche khz). IBM709 nel Introduzione del canale di I/O. Introduzione del Fortran (Formula Translator). 26/44

14 La seconda generazione ( ) Introduzione dell elettronica allo stato solido. Introduzione delle memorie ferromagnetiche. IBM7000 Transistor. IBM709. Introduzione del Fortran (Formula Translator). CDC Primo supercalcolatore CDC Multi-programmazione Digital PDP-1. 27/44 La terza generazione ( ) Introduzione dei circuiti integrati (LSI). IBM360 (1964) - Prima famiglia di calcolatori. Costo 360,000$ Registri a 32 bit. Clock 1-4Mhz. IBM 7094 (1962) Introduzione del canale di I/O Digital PDP-8 (1965) - Il primo minicalcolatore. Costo 20,000$. PDP-11 (1970). 28/44

15 La comunicazione tra i componenti Switch centralizzato (multiplexer) Architettura a nodo comune (a bus) 29/43 La quarta generazione ( ) Cray I (1976) - Primo supercalcolatore. Vettoriale. 30/44

16 La quarta generazione ( ) Introduzione del microprocessore (VLSI). Memorie a semiconduttori. Intel 4004 (1971) - 2,300 transistor. Intel 8080 (1974) - 8bit su chip. Xerox research laboratories & Steve Job Primo Personal Computer: MacIntosh II di Apple Computer (1977). Sistema operativo a finestre. Processore Motorola. Costo medio 2,000$. 31/44 La quarta generazione ( ) Il primo PC (1981) IBM Sistema operativo DOS (Microsoft di Bill Gates). Processore Intel Coprocessore Matematico Intel La quinta generazione (1977-.) PC come Workstation Potenziamento della grafica. Coprocessore grafico (acceleratori). Multi-processori. Introduzione di gerarchie di calcolo. Processori RISC (Reduced Instruction Set Code). 32/44

17 La sesta generazione (il futuro) PC + telefono Wearable PC Calcolatori ottici. Calcolatori chimici. Co-processori on-board, specializzati per: ricerca in data-base. trattamento grafica. trattamento video. Macchine parallele Macchine intelligenti e sensibili. Sistemi multimediali. 33/43 Classificazione dei computer Mainframe. Grandi dimensioni e potenza. Multi-utenti. Server. Supercomputer Mainframe specializzati nel calcolo (vettoriale o parallelo). Mini.Computer Piccoli mainframe. Microcomputer PC - elaborazione personale. 34/43

18 Confronti Prezzo Prezzo rivalutato / Dimensioni Potenza Prestazioni Memoria rivalutato (US$ prestazioni Anno Nome (m3) (watt) (somme/sec) (kbyte) 1996) UNIVAC 1951 UNIVAC I IBM 360 modello 50 1, PDP-8 0,23 500, Cray-1 1, IBM-PC 0, HP modello 750 0, Pentium Pro Mhz 0, In circa 18 mesi raddoppiano le prestazioni ed il numero di transistor e raddoppiano le capacità delle memorie (DRAM). 35/44 Alcuni problemi La velocità delle memorie non cresce con la velocità del processore. Memorie gerarchiche cache. Aumento della parola di memoria. high-speed bus (gerarchie di bus). Tecniche di velocizzazione dell elaborazione. Predizione dei salti. Scheduling ottimale delle istruzioni (analisi dei segmenti di codice). Esecuzione speculativa. Tecniche di I/O. UDP. Trasferimento in streaming (DMA). 36/43

19 Evoluzione Intel Introduced 15 nov 71 1 Apr 72 1 Apr 74 8 Jun 76 6 Jan 79 Clock speed 108KHz 108KHz 2Mhz 5-10Mhz 5,8Mhz Bus width 4 bit 8 bit 8 bit 16 bit 8 bit Number of Transistors 2,300 3,500 6,000 29,000 29,000 Addressable Memory 640byte 16KByte 64 KByte 1MByte 1MByte Virtual Memory Observations - - Altair. Ordini massicci. - Primo Personal Computer (Intel) 37/43 Evoluzione Intel TM DX 80386TM SX 80486TN DX Introduced 1 feb Oct Jun Apr 89 Clock speed MHz 16-33MHz 16-33Mhz 25-50Mhz Bus width 16 bit 32 bit 16 bit 32 bit Number of Transistors 134, , ,000 1,200,000 Addressable Memory 16Mbyte 4GByte 4GByte 4GByte Virtual Memory 1GByte Observations 15 milioni di PC in 6 anni. Multi-tasking Co-processore nella CPU. 38/43

20 Evoluzione Intel TM SX Pentium Pentium Pro Pentium II Introduced 22 Apr Mar 93 1 Nov 95 7 May 97 Clock speed 6-133MHz MHz Mhz Mhz Bus width 32 bit 32 bit 64 bit 64 bit Number of Transistors 1,185,000 3,100,000 5,500,000 7,500,000 Addressable Memory 4Gbyte 4GByte 64GByte 64GByte Virtual Memory Observations Pipelining spinto 2 livelli di cache MMX: memorie ad alta velocità 39/43 Evoluzione Intel Pentium III Pentium IV Pentium III Xeon Introduced 26 Feb 99 Nov Clock speed MHz Ghz 2-3.2Ghz Bus width 64 bit 64 bit 64 bit Number of Transistors 9,500,000 42,000,000 na Addressable Memory 64Gbyte 64GByte 64GByte Virtual Memory Observations SIMD 2 livelli di cache Architettura di bus: NetBurst 40/43

21 Evoluzione Intel Itanium Itanium 2 Pentium M Introduced Clock speed 800MHz GHz Ghz Bus width 64 bit 64 bit Virtual Number of Transistors Addressable Memory Memory Observations na 16Gbyte EPIC 64 bit 6.4GByte/s su Bus di sistema 41/43 42,000,000 64GByte Centrino Architecture Very low power Dal primo calcolatore ad oggi ~1940: primi computer tecnologia: tubi a vuoto (18.000) dimensioni: una stanza, 30x2 metri velocità: ~100 addizioni al secondo memoria: 20 registri capaci di contenere numeri a 10 cifre 2004: Personal PC tecnologia: transistor e VLSI dimensioni: il mio notebook velocità: addizioni al secondo su 64 bit. frequenza di clock maggiore di 4 GHz (per 32 bit) memoria: 256 MB - 4 GB dischi: > 60Gbyte. 42/43

22 Il PC oggi Su un PC oggi, vengono eseguite come applicazioni standard: Image processing. Speech recognition. Videoconferencing. Multimedia authoring. Voice and video annotations on file. Simulation. Modeling. 43/43 I fondamenti dell architettura Collezione di oggetti. Funzione e struttura di ciascun oggetto. Architetture complesse possono essere ricondotte all Architettura di Von Neuman. Il fondamento del funzionamento delle Architetture è l algebra binaria o Booleana. 44/43