Corso di Laurea in Ingegneria Informatica e Biomedica. Fondamenti di Informatica II A.A. ( )

Dimensione: px

Iniziare la visualizzazioe della pagina:

Download "Corso di Laurea in Ingegneria Informatica e Biomedica. Fondamenti di Informatica II A.A. (2002-2003)"

Salvatore Valsecchi
8 anni fa
Visualizzazioni

1 Università degli Studi Magna Græcia di Catanzaro Corso di Laurea in Ingegneria Informatica e Biomedica Fondamenti di Informatica II A.A. ( ) Docente: Prof. Mario Cannataro cannataro@unicz.it Date delle lezioni Programma del corso Libri di testo Materiale integrativo Software e link d interesse Esami ed esoneri Come contattare il docente ed il tutor DATE DELLE LEZIONI Calendario II semestre Inizio Corsi: Lunedì 31 Marzo Fine Corsi: Venerdi 20 Giugno Prove in itinere: settimana dal 12 al 17 Maggio (le lezioni sono sospese). Vacanze di Pasqua: dal 24 al 29 Aprile. Lezioni Sessione d'esame: Luglio e Settembre Lunedì dalle alle 16.00, aula A1 (Via Smaldone) Giovedì dalle alle 16.00, aula A1 (Via Smaldone) 5 CFU, 28 ore lezione, 27 ore esercitazione PROGRAMMA DEL CORSO [Formato Word] Il corso ha lo scopo di illustrare la struttura dei calcolatori elettronici e i principi alla base del loro funzionamento. La prima parte del corso è dedicata alla struttura del calcolatore (unità funzionali, processore e periferiche), con particolare attenzione alla struttura, al funzionamento e alla valutazione delle prestazioni del processore; la seconda parte alla teoria dei circuiti digitali (analisi e sintesi di reti combinatorie e macchine sequenziali); la terza parte è dedicata al livello microarchitetturale (attraverso l illustrazione in maniera dettagliata di una macchina microprogrammata capace di

it/isi/cannataro Date delle lezioni Programma del corso Libri di testo Materiale integrativo Software e link d interesse Esami ed esoneri Come contattare il docente ed il tutor DATE DELLE LEZIONI

2 supportare un sottoinsieme della Macchina Virtuale JAVA). Infine, l ultima parte del corso, fornisce dei cenni sulla architettura dei computer paralleli. Il corso prevede esercitazioni relative alla sintesi di reti combinatorie e di reti sequenziali, e allo sviluppo di microprogrammi sulla microarchitettura MIC, descritta nel libro di testo. Parte prima: Organizzazione strutturata dei calcolatori Introduzione ai calcolatori Elettronici Struttura a livelli dell'organizzazione hardware e software del sistema di elaborazione Breve storia dei calcolatori Calcolatori odierni e loro evoluzione Le famiglie Intel Pentium, Sun UltraSparc e PicoJava L'organizzazione di un calcolatore; Il processore e la sua organizzazione interna; CISC e RISC; esecuzione parallela delle istruzioni La memoria centrale e la sua organizzazione interna; codici a correzione d'errore; memorie cache Le gerarchie della memoria; dischi magnetici e ottici; organizzazione dei dati su memoria secondaria e modalità di accesso Architettura dei sistemi di Input/Output, bus, terminali, mouse, stampanti e modem Parte seconda: Livello logico digitale Richiami sull'algebra booleana; Porte logiche; Implementazione di funzioni booleane; Espressioni booleane; Interpretazioni e funzioni booleane; Tautologie ed equivalenza di espressioni booleane; Gli operaori OR Esclusivo, NOR a NAND; Minimizzazione di espressioni booleane; Implicanti e implicanti primi; Somme di prodotti (SP) e prodotti di somme (PS); Forme SP minime e forme SP irridondanti; Mappe di Karnaugh a 3, 4 e 5 variabili. Metodo di Quine-McCluskey. Circuiti logici: circuiti combinatori e sequenziali. I circuiti logici di base; i segnali di clock; i circuiti dell'unità Aritmetico Logica; Automi finiti: Reti sequenziali come automi; Sintesi di reti sequenziali Latch e flip-flop; l'organizzazione della memoria centrale, RAM dinamiche e statiche, ROM, EPROM; Bus sincroni ed asincroni; arbitraggio dei bus; gestione delle interruzioni; Esempi di architetture di microprocessore, il Pentium II, l'ultra SPARC II, il PicoJava II; II bus ISA, PCI e USB; I chip di I/O; l'intel 8255A; decodifica degli indirizzi. Parte Terza: Livello microarchitetturale La microarchitettura di un calcolatore La microarchitettura, il cammino dei dati e le microistruzioni di un sottoinsieme della Macchina Virtuale Java Progettazione e ottimizzazione di una microarchitettura, aumento dei bus, prefetching e pipelining; La memoria cache, memorie associative pure, a mappa diretta, associative ad insiemi; Predizione di salti; esecuzione in-order e out-of-order; esecuzione speculativa; Microarchitettura del Pentium II, della Ultra SPARC II e del PicoJava II. Parte Quarta: Architettura dei computer paralleli Problematiche architetturali dei computer paralleli Reti di interconnessione Multiprocessor a memoria condivisa Multicomputer a scambio messaggi Esercitazioni: Descrizione e sintesi di reti combinatorie o Funzioni prodotto e funzioni somma, implicanti e implicati, implicanti primi o Somme di prodotti (SP) e prodotti di somme (PS), forme minime e forme irridondanti o Mappe di Karnaugh a 3, 4 e 5 variabili o Metodo di Quine-McCluskey o Funzioni non completamente specificate

Parte prima: Organizzazione strutturata dei calcolatori Introduzione ai calcolatori Elettronici Struttura a livelli dell'organizzazione hardware e software del sistema di elaborazione Breve storia

3 o Sintesi di reti a più uscite Descrizione e sintesi di reti sequenziali sincrone o L automa finito. Reti sequenziali come automi o Sintesi di reti sequenziali mediante automi Uso del tool DesignWorks per la progettazione di reti logiche Progettazione del livello microarchitetturale o Parte operativa e parte controllo o Microistruzioni e ingressi di condizione IJVM: una ISA di esempio basata sulla microarchitettura Mic-1 o Richiami sul modello di memoria e sul set di istruzioni o Compilazione di programmi Java in IJVM o Estensioni della IJVM Simulatore della macchina Mic-1 Multicomputer a scambio messaggi LIBRI DI TESTO A.S. Tanenbaum, J. Goodman, Architettura dei Computer: Un Approccio Strutturato, Quarta edizione, Utet Libreria, ( ) F. Luccio, L. Pagli, Reti Logiche e Calcolatore, 2nda ediz., Boringhieri. TESTI COMPLEMENTARI F. Baiardi, A. Tomasi, M. Vanneschi, Architettura dei Sistemi di Elaborazione, Franco Angeli, G. B. Gerace, La logica dei sistemi di elaborazione, Seconda edizione, 1994, Editori Riuniti. MATERIALE INTEGRATIVO (in parte su gentile concessione del Prof. Riccardo Torlone) SLIDES TEORIA Presentazione del Corso Evoluzione dei Calcolatori Organizzazione dei Calcolatori Sistemi di Numerazione Binaria Logica Digitale e Memorie Microprocessori e Bus Microarchitettura, Cache e Pipeline Calcolatori Paralleli

operativa e parte controllo o Microistruzioni e ingressi di condizione IJVM: una ISA di esempio basata sulla microarchitettura Mic-1 o Richiami sul modello di memoria e sul set di istruzioni o

4 SLIDES ESERCITAZIONI In preparazione CALENDARIO LEZIONI ED ESERCITAZIONI # Data Lezione Esercitazione Materiale didattico Marzo Introduzione al corso. Strutturazione degli elaboratori 2. 4 Aprile Maggio Giugno NOTA BENE: le slides sono di ausilio per gli studenti che seguono il corso e non sostituiscono il libro di testo né le lezioni ed esercitazioni svolte in aula. SOFTWARE E LINK DI INTERESSE Simulatore micro-architettura MIC-1 per Windows ESAMI ED ESONERI Prova in Itinere: Maggio 2003 Esame del XX/YY/2003 [Tracce, Soluzioni, Risultati]

5 COME CONTATTARE IL DOCENTE ED IL TUTOR Orario ricevimento Prof. Mario Cannataro: Lunedì dalle alle (previo appuntamento fissato via ) Orario ricevimento Ing. Nicola Folino: XXXXXXX dalle alle (previo appuntamento fissato via )

00 (previo appuntamento fissato via email) Orario ricevimento Ing.

Documenti analoghi

Corso di Laurea in Ingegneria Informatica e Biomedica. Sistemi Operativi A.A. (2002-2003)

Università degli Studi Magna Græcia di Catanzaro Corso di Laurea in Ingegneria Informatica e Biomedica Sistemi Operativi A.A. (2002-2003) Docente: Prof. Mario Cannataro cannataro@unicz.it www.icar.cnr.it