Informatica Industriale - A -6

Transcript

1 Informatica Industriale - A -6 prof. Lorenzo MEZZALIRA Problematiche di Interfacciamento Cap. 5 INTERFACCIAMENTO SEGNALI ANALOGICI SEGNALI DIGITALI INFORMAZIONI ASSOCIATE A STATI O AD EVENTI TECNICHE DI SINCRONIZZAZIONE Polling, Interrupt, DMA INTERFACCE CIRCUITALI Cap. 5 - Problematiche di Interfacciamento - Lucido 0

2 Informazioni associate a Stati o Eventi E' importante stabilire se le informazioni da acquisire sono associate agli stati o agli eventi, indipendentemente dal fatto che sia piu' comodo acquisire stati o eventi. E importante notare che: - Con campionamento (SW) si acquisiscono stati, non eventi - Con interrupt (HW) si acquisiscono eventi ma non stati - Con tecniche SW o HW si possono: dagli eventi acquisiti ricostruire gli stati dagli stati acquisiti ricavare gli eventi La corretta ricostruzione delle informazioni significative richiede una chiara specifica di cosa considerare SPURIO Cap. 5 - Problematiche di Interfacciamento - Lucido 1

3 Acquisizione di Informazioni associate a Stati L'acquisizione di Informazioni associate a STATI avviene mediante campionamenti a opportuna cadenza (con periodo P) da valutare in base alle specifiche: RITARDO MASSIMO DI RICONOSCIMENTO DI UNO STATO P < Rit.max. DURATA MINIMA DEGLI STATI DA RILEVARE P < DTmin. ELIMINAZIONE DI SPURII Occorrono specifiche su come riconoscere e trattare gli spurii FREQUENZA (MINIMA) DI RILEVAMENTO DELLO STATO Dipende dalla precisione in tempo reale, o dal teorema del campionamento, o dagli algoritmi di filtraggio PRECISIONE DELLA BASE-TEMPI DI CAMPIONAMENTO Precisione relativa per derivate, assoluta per integrali. CORRELAZIONE TRA DIVERSI SEGNALI Individuazione di sequenze Cap. 5 - Problematiche di Interfacciamento - Lucido 2

4 Emissione di Informazioni di Stato Generalmente l emissione di informazioni pone meno problemi dell acquisizione, perchè è volontaria e non subita. FREQUENZA DI AGGIORNAMENTO DELLO STATO IN USCITA Determina la rapidità di variazione continua del segnale in uscita PRECISIONE DELLA BASE TEMPI DI EMISSIONE Determina la fedeltà del segnale in uscita CORRELAZIONE TRA DIVERSI SEGNALI IN USCITA Si possono avere problemi di concomitanza per evitare configurazioni intermedie non significative (possono dar luogo ad alee). In genere si predispongono i valori e poi si emettono Cap. 5 - Problematiche di Interfacciamento - Lucido 3

5 Informazioni associate ad Eventi Gli eventi sono acquisiti direttamente tramite interrupt o indirettamente deducendoli da variazioni di stato (v. prec.) Rapide successioni (Burst) possono richiedere un DMA. NON SI DEVONO PERDERE EVENTI INCREMENTALI Ciò comporta che l acquisizione deve essere completata entro un tempo inferiore al tempo morto. Talvolta occorre una soluzione HW con eventuale FIFO La soluzione SW richiede frequenti campionamenti (con periodo inferiore al tempo morto) NON SI DEVONO DUPLICARE EVENTI Occorre riconoscere se un evento è già stato acquisito. Ai flussi di eventi incrementali associare un automa a stati RICONOSCIMENTO DI SEQUENZE DI EVENTI I flussi mutuamente aperiodici pongono problemi per il riconoscimento del primo fuori Cap. 5 - Problematiche di Interfacciamento - Lucido 4

6 Rappresentazioni Interne E significativo disaccoppiare l acquisizione delle informazioni, effettuata da processi (o procedure) che assegnano i valori alle variabili immagine, dalle elaborazioni, effettuate da altri processi (o procedure) che utilizzano queste immagini. STATI Immagini di Stato = si adotta una variabile (globale) per ogni stato, aggiornata ad ogni campionamento, talora con "Time stamping" Rapporto "Writer-Readers" tra i processi Nota: ogni campionamento costituisce un evento assoluto che, in questo caso, ha il solo compito di aggiornare lo stato relativo. Cap. 5 - Problematiche di Interfacciamento - Lucido 5

7 Rappresentazioni Interne EVENTI ASSOLUTI Immagini di Evento = Messaggi Una variabile aggregata per ogni evento. Nota: se ogni evento deve subire una propria elaborazione, quindi mantenere una propria identità, deve essere contenuto in una variabile che sarà disponibile per il prossimo evento solo dopo terminata l elaborazione, come per gli eventi incrementali. EVENTI INCREMENTALI Si deve realizzare un rapporto "Producer Consumer" tra i processi acquisitore ed elaboratore, con Sincronizzazione stretta senza buffer (rendez-vous) possibile solo se si ha max(dt_consumo) < min(dt_eventi) Sincronizzazione lasca con accodamento FIFO (buffer circolare o lista dinamica) se vale la condizione di fisica realizzabilità: medio(dt_consumo) < medio(dt_eventi) Cap. 5 - Problematiche di Interfacciamento - Lucido 6

8 Automa per flusso di eventi incrementali Ha lo scopo di descrivere il rapporto produttore-consumatore degli eventi (senza coda FIFO). L implementazione concreta può essere basata su un automa esplicito oppure basata su indicatori booleani (detti flag) HW o SW, che indicano le varie situazioni (stati). SIMBOLI DI INGRESSO Produzione di Evento Corretto Produzione di Evento Errato Consumo di Evento Riconoscimento di Errore STATI DELL'AUTOMA Riposo Evento/i Pendente/i Errore Overrun Underrun Cap. 5 - Problematiche di Interfacciamento - Lucido 7

9 Temporizzazione e sincronizzazione di acquisizione ed emissione di informazioni Per la scelta di progetto dei meccanismi più adatti per il campionamento e la sincronizzazione produttore-consumatore, occorre valutare le caratteristiche dei vari meccanismi HW e SW di Input/Output. PARAMETRI DI VALUTAZIONE DEI MECCANISMI DI I/O TEMPO DI REAZIONE Intervallo tra un evento e la sua acquisizione VELOCITA' DI TRASFERIMENTO (Transfer Rate) Frequenza di trasferimento di informazioni nel breve periodo FLUSSO DI INFORMAZIONI (Throughput) Frequenza media di trasferimento sul lungo periodo EFFICIENZA DI USO DELLA CPU Dipende dal sovraccarico imposto alla CPU COMPLESSITA', FLESSIBILITA' E COSTO Spesso richiedono compromessi (Trade-off) Cap. 5 - Problematiche di Interfacciamento - Lucido 8

10 Tecniche di Sincronizzazione Si deve distinguere tra la sincronizzazione (di 1 livello) e l operazione di trasferimento delle informazioni tra mondo esterno e calcolatore (o viceversa). Il rapporto produttore-consumatore tra processi (SW) interni al calcolatore, richiede poi una sincronizzazione di 2 livello. MECCANISMI Sincr. 1 liv. Trasferim. Sincr. 2 liv. Contr. Programma SW SW SW Interrupt HW SW SW (S.O.) DMA HW HW Interrupt SW costoso da sviluppare, economico da riprodurre elaborazioni flessibili ed articolate ma lente. HW costo di realizzazione e collaudo di ogni esemplare veloce, esegue semplici e rigide elaborazioni. Cap. 5 - Problematiche di Interfacciamento - Lucido 9

11 Controllo di programma (polling) Campionamento periodico (o con cicli di attesa) di uno stato (indicatore di evento verificatosi). La catena cause-effetti che si realizza con questo meccanismo è: HW - L evento esterno porta appositi circuiti in un certo stato. SW - Il programma esegue istruzioni di lettura dello stato. SW - Il programma deduce dallo stato il verificarsi o no dell evento. SW - Il programma esegue l azione (ad es. lettura di un valore). SW - Il programma esegue le elaborazioni del valore. Meccanismo semplice ed economico, adatto per gestire stati. Problema: se lo stato ha un certo valore eseguire una certa operazione. La gestione di eventi da diversi flussi richiede attenzione nel progetto e porta a soluzioni difficili da strutturare. Problema: se si sono verificati eventi (variazioni di stati) eseguire operazioni. Meccanismo adatto per processi ad attivazione ciclica. Cap. 5 - Problematiche di Interfacciamento - Lucido 10

12 Gestione ad interruzione Si associa un canale di interrupt ad ogni flusso di eventi da recepire Sono previsti circuiti di interfaccia per la gestione degli eventi e la loro trasformazione in richieste di interruzione Caratteristiche delle gestioni di interruzioni Mascherabilità. In genere i processori consentono di abilitare o disabilitare (mascherare) selettivamente i singoli canali di interrupt. Molti processori sono dotati di un particolare interrupt non mascherabile (NMI = Not Maskable Interrupt) destinato ad eventi per cui è essenziale minimizzare la latenza. L uso di tale interrupt richiede particolari attenzioni, dato che risulta abilitato fin dalle fasi iniziali (power-up) in cui le varie interfacce hanno ricevuto il segnale di reset ma non sono ancora completamente inizializzate. Cap. 5 - Problematiche di Interfacciamento - Lucido 11

13 Gestione ad Interruzione (caratteristiche) Priorità. Le priorità hanno lo scopo di dirimere i conflitti di richieste di interruzione contemporanee da parte di diversi flussi di eventi. Spesso le priorità dei vari canali di interrupt sono prefissate, ma nei processori di controllo è in genere possibile una loro riconfigurazione. Vettorizzazione. La vettorizzazione è il meccanismo con cui si attiva per ogni canale di interrupt una specifica routine di servizio (associata a quel canale). - vettorizzazione fissa - routine di servizio ad indirizzi prefissati, - vettorizzazione programmabile - consente di scrivere in opportune celle di memoria (quindi di RAM) gli indirizzi effettivi di inizio delle routine di servizio. In questo caso (tipico ad esempio dei processori Intel 80x86) è possibile la riconfigurazione del servizio dei vari interrupt. Cap. 5 - Problematiche di Interfacciamento - Lucido 12

14 Gestione ad Interruzione (caratteristiche) Annidamento. I circuiti di gestione delle richieste di interruzione possono essere in grado di mascherare le richieste di livello di priorità inferiore o uguale a quello in servizio in un certo momento. Con questi controllori di interrupt è possibile adottare interruzioni annidate, cioè fare in modo che una richiesta più prioritaria possa interrompere il servizio di una meno prioritaria. Naturalmente le routine di risposta alle interruzioni dovranno essere progettate con maggiore attenzione ai problemi di rientranza, mutua esclusione, ecc. Cambiamento di contesto. I processori progettati per applicazioni real-time sono spesso dotati di diversi banchi di registri dedicati a diversi livelli di interrupt, con commutazione automatica al momento dell interruzione, in modo da ridurre l overhead di salvataggio del contesto. Cap. 5 - Problematiche di Interfacciamento - Lucido 13

15 Gestione ad Interruzione FASI HW viene posto ON un indicatore di richiesta un meccanismo di arbitraggio inoltra la richiesta alla CPU la CPU, quando accetta la richiesta, emette un segnale di conferma la CPU disabilita la sensibilita' ad ulteriori richieste la CPU riconosce il vettore di interrupt la CPU salva (sullo stack) il contenuto del Program Counter (e PSW) la CPU carica nel Program Counter l'indirizzo della routine di servizio Cap. 5 - Problematiche di Interfacciamento - Lucido 14

16 Gestione delle Interruzioni FASI SW salvataggio registri della CPU e contesto riabilitazione interrupt (se annidati) individuazione della causa (flusso di eventi) AZIONE = gestione e trasferimenti rimozione della richiesta impostazione di indicatori (o Signal al S.O.) = sincr. 2 liv. segnalazione di fine servizio (se annidati) eventuale cessione del controllo ad uno scheduler (S.O.) oppure ripristino dei registri CPU e contesto riabilitazione dell'interrupt (se non annidato) ritorno al programma interrotto Cap. 5 - Problematiche di Interfacciamento - Lucido 15

17 Gestione delle Interruzioni Spesso la Routine di Servizio di Interruzioni (ISR) è organizzata come Automa a Stati, con un proprio contesto, come una specie di processo che viene attivato ad HW. Tipico flusso di eventi gestito ad interrupt è il Real Time Clock TEMPI IN GIOCO CON LE INTERRUZIONI LATENZA - tempo perchè la richiesta sia percepita, dovuto a disabilitazioni per protezione (mutua esclusione) disabilitazioni per altri interrupt (più prioritari) TEMPO DI ATTIVAZIONE - per le operazioni preliminari TEMPO DI SERVIZIO - per esecuzione delle operazioni SW LATENZA DI SEGNALAZIONE - ritardo prima che il processo interessato all elaborazione dell evento recepisca la segnalazione (sincronizzazione di 2 livello). Cap. 5 - Problematiche di Interfacciamento - Lucido 16

18 Direct Memory Access Consente trasferimenti di blocchi di informazioni con brevissimo tempo di risposta, alta velocità di trasferimento (transfer rate) ed elevata efficienza ma senza elaborazioni (che sono rimandate alla fine del trasferimento del blocco di eventi/informazioni). A livello SW la CPU imposta nel controllore di DMA i parametri: indirizzo del buffer in memoria (start address) numero dei byte da trasferire (terminal count) modalità operative (mode) Sincronizzazione locale e trasferimenti a livello HW Sincronizzazione globale (di blocco) con interrupt Si utilizza il meccanismo dell'interrupt per segnalare il completamento del trasferimento di un blocco di informazioni. Sincronizzazione di 2 livello. Cap. 5 - Problematiche di Interfacciamento - Lucido 17

19 Direct Memory Access La catena cause-effetti che si realizza è la seguente. La CPU, eseguendo del SW, imposta i parametri nei registri del controllore, abilitandone il trasferimento del prossimo blocco Il controllore di DMA recepisce un evento. Il controllore di DMA assume il ruolo di master del bus del calcolatore. Il controllore di DMA comanda le operazioni di lettura della porta di ingresso e scrittura nell opportuno indirizzo di memoria (o viceversa). Il controllore di DMA incrementa l indirizzo di memoria e il contatore dei trasferimenti. A conteggio raggiunto (Terminal Count) il controllore genera una richiesta di interruzione (sincronizzazione di secondo livello). Cap. 5 - Problematiche di Interfacciamento - Lucido 18

20 Interfacce circuitali elementari Sono basate sulle PORTE, costituite da registri o da buffer accessibili dal calcolatore mediante apposite istruzioni di lettura (IN) o scrittura (OUT). Le porte di ingresso possono essere realizzate a buffer o a registro. Per l'acquisizione di informazioni associate a STATI, le porte di ingresso sono costituite da "buffer" che, quando sono attivati dalla corrispondente operazione di lettura, immettono sul BUS DATI, in modo trasparente, i valori binari presenti in quel momento ai loro morsetti esterni. Quando si debbano invece acquisire informazioni associate ad EVENTI, occorre utilizzare come porte di ingresso dei registri di memorizzazione (ad esempio di tipo "latch") che siano in grado di memorizzare il valore associato all'evento quando esso accade, mantenendolo "congelato" fino a quando sarà letto dal processore. In questo caso occorrono anche bit ausiliari (flag HW) per la gestione del rapporto Produttore (mondo esterno) - Consumatore (calcolatore). Cap. 5 - Problematiche di Interfacciamento - Lucido 19

21 Interfacce circuitali elementari Le porte di uscita sono viste come celle di memoria a "sola scrittura" che rendono disponibile, su opportuni morsetti, il loro contenuto al mondo esterno. Queste porte devono essere realizzate mediante registri (latch) in cui le informazioni vengono immagazzinate nel breve intervallo corrispondente all'operazione di scrittura e presentate all'esterno con continuità ed immutate fino alla successiva scrittura. Se le informazioni emesse sono di informazioni di stato questo registro è sufficiente. Ad es. bit che accendono LED o chiudono relè o teleruttori. Per informazioni in uscita che debbano rappresentare eventi occorrono ulteriori indicatori che consentano al calcolatore e ai dispositivi del mondo esterno di riconoscere le varie situazioni dell'evento, per la gestione del rapporto Produttore (calcolatore) - Consumatore (mondo esterno). Ad es. caratteri di un messaggio. Cap. 5 - Problematiche di Interfacciamento - Lucido 20

22 Interfaccia circuitale generalizzata Costituisce lo schema generale di vari tipi di interfacce (USART, Timer, ecc.) dotate di porte di I/O (registri) e di varie funzionalità HW. Cap. 5 - Problematiche di Interfacciamento - Lucido 21