PROVA SCRITTA DI SISTEMI IN TEMPO REALE (18/7/2007)

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "PROVA SCRITTA DI SISTEMI IN TEMPO REALE (18/7/2007)"

Transcript

1 PROVA SCRITTA DI SISTEMI IN TEMPO REALE (18/7/2007) PROBLEMA n. 1 L esecuzione del seguente insieme di processi periodici, tra loro indipendenti, è affidata ad un sistema di elaborazione monoprocessore: T i [t.u.] C i [t.u.] P P P A) Schedulazione clock-driven 1. Si identifichi un feasible schedule per l insieme di processi in accordo all approccio Cyclic Executive, selezionando per il ciclo minore, in caso di più alternative ammissibili, la dimensione massima: (a) dimensionamento del ciclo maggiore M = mcm (15, 20, 30) = 60 (b) dimensionamento del ciclo minore max (7, 4, 8) m min (15, 20, 30) m = M mod m = 0 m = 10, 12, 15 m = 15: 2m mcd (m, {15, 20, 30}) = 30 - {15, 5, 15} = {15, 25, 15} {15, 20, 30} NO m = 12: 2m mcd (m, {15, 20, 30}) = 24 - {3, 4, 6} = {21, 20, 18} {15, 20, 30} NO m = 10: 2m mcd (m, {15, 20, 30}) = 20 - {5, 10, 10} = {15, 10, 10} {15, 20, 30} OK (c) calcolo del numero dei cicli minori e dei job per processo nell ambito di ciascun ciclo maggiore n cm = 6, n J1 = 4, n J2 = 3, n J3 = 2 (d) identificazione del ciclo minore (o dei cicli minori) in cui ciascun job può essere eseguito

2 J 11 J 12 J 13 J 14 J 21 J 22 J 23 J 31 J 32 c 1 c 2 c 3 c 4 c 5 c 6 (e) pianificazione dell esecuzione di ciascun job c 1 J 11 c 2 J 21 c 3 J 12 c 4 J 13 c 5 J 23 c 6 J 14 per tutti i job sì no quali job? J 22, J 31, J 32 (f) in caso di esito negativo, rilassamento del minor numero possibile di vincoli P 2 (20, 4) P 2 (20, 2), P 2 (20, 2) con P 2 P 2 e iterazione del procedimento c 1 J 11 J 21 c 2 J 31 J 21 c 3 J 12 J 22 c 4 J 13 J 22 c 5 J 32 J 23 c 6 J 14 J 23 B) Schedulazione priority-driven 1. Si verifichi se l insieme di processi è schedulabile con l algoritmo RMPO, ricorrendo all applicazione, nell ordine, di uno o più dei seguenti metodi fino ad identificare una al riguardo: il test di Han S T i [t.u.] C i [t.u.] U i P 1 P / P / P 3 P / U = U 1 + U 2 + U 3 = 1 1

3 l algoritmo di Audsley P 1 P 2 P 3 R i 0 = C i R i 1 = C i + I i (R i 0 ) R i 2 = C i + I i (R i 1 ) R i 3 = C i + I i (R i 2 ) R i 4 = C i + I i (R i 3 ) 2. Nell ipotesi che P 2 e P 3 abbiano rispettivamente deadline ([t.u.]) D 2 = 10 e D 3 = 28, si verifichi se l insieme di processi è schedulabile con l algoritmo DMPO, ricorrendo all applicazione, nell ordine, di uno o più dei seguenti metodi fino ad identificare una al riguardo: il fattore di utilizzazione efficace del processore H n H 1 f U(n, δ) f U(n, δ) P 2 { } { } 4/20=0.2 U(1,10/20)=0.5 sì P 1 { } {P 2 } (7+4)/15=0.734 U(1,1)=1 sì P 3 {P 2, P 1 } { } 4/20+7/15+8/30=0.934 U(3,28/30)=0.76 no il diagramma temporale che evidenzia con riferimento alla seguente notazione P i Idle - Ready Running l evoluzione di ciascun processo dal punto di vista dell esecuzione nelle condizioni più sfavorevoli (ovvero a partire da un istante critico) P P 2 P

4 3. Nelle stesse ipotesi di cui al punto precedente, si verifichi se l insieme di processi è schedulabile con l algoritmo EDF ricorrendo all applicazione, nell ordine, di uno o più dei seguenti metodi fino ad identificare una al riguardo: il test basato sulla densità di utilizzazione del processore T i [t.u.] C i [t.u.] D i [t.u.] C i /D i P P P = 1.15 > 1 sì no sì no l approccio processor demand t* = ((1-10/20)*4+(1-28/30)*8)/( ) = 38 n BI n = = = = 30 BI = 30 min {t*, BI} = 30 D* D = {10, 15, 28} t C 1 (0,t) C 2 (0,t) C 3 (0,t) C P (0,t) t sì sì sì

5 PROBLEMA n. 2 Un sistema di elaborazione monoprocessore ha il compito di eseguire tre processi periodici P 1, P 2, P 3 tra loro indipendenti, gestendo nel contempo quattro richieste aperiodiche R a1, R a2, R a3, R a4 : T i [t.u.] C i [t.u.] P P P a i [t.u.] C i [t.u.] R a1 6 3 R a R a R a Con l ausilio di diagrammi temporali e facendo riferimento alla seguente notazione P i Idle - Ready Waiting Running si determini (riportandone i valori nella sottostante tabella) il tempo di completamento dell esecuzione f i [t.u.] ed il ritardo sul tempo di risposta f i - a i - C i [t.u.] delle richieste aperiodiche derivanti dalla loro gestione tramite 1. Server a priorità statica di periodo T s = 7 t.u. e capacità C s = 2 t.u. (strategia di schedulazione dei processi e del Server: RMPO) Polling Server c s R a1 R a2 R a3 PS P 1 - P P R a1,3 R a2,4 R a3,2 R a4,1

6 Deferrable Server c s R a1 R a2 R a3 R a4 DS P P P R a1,3 R a2,4 R a3,2 R a4,1 Priority Exchange Server c s (p s ) c s (p 1 ) c s (p 2 ) c s (p 3 ) R a1 R a2 R a3 PES P 1 - P P R a1,3 R a2,4 R a3,2 R a4,1 2. Server a priorità dinamica con fattore di utilizzazione del processore U s più elevato possibile compatibilmente con la schedulabilità dei processi periodici (strategia di schedulazione dei processi e del Server: EDF) U s = 1 - U p = Total Bandwidth Server a i [t.u.] C i [t.u.] d si [t.u.] R a / = 13.1 R a / = 25.4 R a / = 30.1 R a / = 36.4

7 c s R a1 R a2 R a3 R a4 TBS P P P R a1,3 R a2,4 R a3,2 R a4,1 a i C i f i f i a i C i f i f i a i C i f i f i a i C i f i f i a i C i R a R a R a R a PS DS PES TBS

8 PROBLEMA n. 3 L esecuzione concorrente del seguente insieme di processi T i [t.u.] D i [t.u.] C i [t.u.] P P P P P attivati all istante φ i ([t.u.]) = 7, 5, 4, 2, 0, rispettivamente, è affidata ad un sistema di elaborazione monoprocessore. I processi P 1, P 2, P 4 e P 5 condividono 2 risorse R 1 e R 2, con accesso mutuamente esclusivo (u 1 = u 2 = 1) regolamentato dai semafori S 1 e S 2. Più precisamente, l esecuzione di ciascun job di ogni processo comporta le seguenti elaborazioni, contraddistinte dal tempo ([t.u.]) indicato tra parentesi: P 1 : esecuzione normale (1 t.u.), accesso a R 1 (1 t.u.), esecuzione normale (1 t.u.); P 2 : esecuzione normale (1 t.u.), accesso a R 2 (1 t.u.), esecuzione normale (1 t.u.); P 3 : esecuzione normale (3 t.u.); P 4 : esecuzione normale (1 t.u.), accesso a R 1 (5 t.u. complessivamente) con accesso annidato dopo 2 t.u. a R 2 (2 t.u.); P 5 : esecuzione normale (1 t.u.), accesso a R 2 (4 t.u.), esecuzione normale (1 t.u.). P 1 R 1 P 2 R 2 C type P 3 P 4 R 1 R 1 R 2 R 2 R 1 P 5 R 2 R 2 R 2 R 2 1. Nell ipotesi che i processi siano schedulati in accordo alla strategia DMPO, si identifichi con l ausilio di diagrammi temporali, facendo riferimento alla seguente notazione P i idle - / ready-suspended / blocked running running locking S 1 running locking S 2 ed evidenziando esplicitamente la priorità corrente (π i ) di un processo soltanto se essa differisce dalla corrispondente priorità nominale (p i ), il tempo di completamento dell esecuzione (f i [t.u.]) ed il ritardo sul tempo di risposta (f i - φ i - C i [t.u.]) del primo job di ciascun processo (riportandone i valori nella sottostante tabella) nel caso di:

9 esecuzione in base alle relative priorità statiche (NOP) P 1 P 2 - P P P applicazione del protocollo priority inheritance (PIP) P 1 P P 3 - Ο P Ο - p 1 P p p applicazione del protocollo priority ceiling (PCP) [PC 1 = p 1, PC 2 = p 2 ] P 1 P P 3 - Ο P P 5 - p p applicazione del protocollo immediate priority ceiling (IPCP) [PC 1 = p 1, PC 2 = p 2 ] P 1 P P P p 1 P 5 p φ i C i f i f i - φ i - C i f i f i - φ i - C i f i f i - φ i - C i f i f i - φ i - C i P P P P P NOP PIP PCP IPCP si determini il massimo tempo di blocco di ogni processo derivante dall applicazione dei protocolli PIP, PC, IPC

10 R 1 R 2 B i P P P P P PIP PCP IPCP e si verifichi, applicando l algoritmo di Audsley, se l insieme dei processi è schedulabile qualunque sia il protocollo usato 0 R i 1 R i 2 R i 3 R i 4 R i P 1 P 2 P 3 P 4 P = = = = = = = = = = = = = = = = = = = = 30 R i [t.u.] D i [t.u.] R i D i P sì P sì P no P sì P no 2. Nell ipotesi che (a) i processi siano schedulati in accordo alla strategia EDF, (b) gli accessi alle risorse condivise siano gestiti secondo il protocollo stack resource policy (SRP), (c) il numero di unità disponibili per ogni tipologia di risorsa sia rispettivamente u 1 = 2, u 2 = 3, (d) il numero di unità richiesto da ciascun processo per ogni tipologia di risorsa sia R 1 R 2 P 1 2 P 2 1 P 3 P P 5 2 si individui il livello di preemption dei processi ed il tetto di preemption che contraddistingue ciascuna risorsa al variare del numero di unità contestualmente libere

11 P 1 pl 1 (max) P 2 pl 2 P 3 pl 3 P 4 pl 4 pl 5 (min) P 5 ν k =0 ν k =1 ν k =2 ν k =3 R 1 pl 1 pl 1 ω - R 2 pl 2 pl 4 ω ω si identifichi con l ausilio di un diagramma temporale il tempo di completamento dell esecuzione del primo job di ciascun processo P 1 P P P P Λ S pl 1 pl 2 pl 3 pl 4 pl 5 ω φ i C i f i f i - φ i - C i P P P P P SRP si determini il massimo tempo di blocco di ogni processo

12 R 1 R 2 B i P P P 3 5 P P si verifichi se l insieme dei processi è schedulabile P 1 : C 1 / D 1 + B 1 / D 1 = P 2 : C 1 / D 1 + C 2 / D 2 + B 2 / D 2 = P 3 : C 1 / D 1 + C 2 / D 2 + C 3 / D 3 + B 3 / D 3 = P 4 : C 1 / D 1 + C 2 / D 2 + C 3 / D 3 + C 4 / D 4 + B 4 / D 4 = P 5 : C 1 / D 1 + C 2 / D 2 + C 3 / D 3 + C 4 / D 4 + C 5 / D 5 = OK OK OK OK OK

Riassunto di Sistemi in Tempo Reale LS

Riassunto di Sistemi in Tempo Reale LS Riassunto di Sistemi in Tempo Reale LS Silvia Cereda July 10, 2007 1 Schedulazione di processi periodici Condizione necessaria (ma non sufficiente) affinché un insieme di N processi sia schedulabile è

Dettagli

Algoritmi di scheduling - Parte 3

Algoritmi di scheduling - Parte 3 Algoritmi di scheduling - Parte 3 Vincenzo Suraci Automazione STRUTTURA DEL NUCLEO TEMATICO SERVIZIO IN BACKGROUND SERVER ESERCITAZIONE Via Ariosto 25-00185 Roma http://www.diag.uniroma1.it 2 ALGORITMO

Dettagli

Lezione R8. Sistemi embedded e real-time

Lezione R8. Sistemi embedded e real-time Lezione R8 Sistemi embedded e real-time +EDF 27 novembre 2012 Dipartimento di Ingegneria Civile e Ingegneria Informatica Università degli Studi di Roma Tor Vergata SERT 13 R8.1 Di cosa parliamo in questa

Dettagli

Scheduling di processi HRT

Scheduling di processi HRT Scheduling di processi HRT Primo modello per la schedulazione di processi periodici N processi P1, P2,, PN indipendenti senza vincoli di precedenza, senza risorse condivise; ogni processo Pj (j = 1, 2,,N)

Dettagli

Sistemi di elaborazione in tempo reale: un introduzione

Sistemi di elaborazione in tempo reale: un introduzione Sistemi di elaborazione in tempo reale: un introduzione Eugenio Faldella Dipartimento di Elettronica, Informatica e Sistemistica Facoltà di Ingegneria, Università di Bologna eugenio.faldella@unibo.it http://www.ing.unibo.it

Dettagli

Sistemi Embedded e Real-time (M. Cesati)

Sistemi Embedded e Real-time (M. Cesati) Sistemi Embedded e Real-time (M. Cesati) Compito scritto del 20 settembre 2013 Esercizio 1. Si consideri il seguente sistema di task periodici non interrompibili: T 1 = (0, 0.5, 0.1, 0.5), T 2 = (1, 0.75,

Dettagli

Server aperiodici a priorità fissa. Corso di Sistemi Real Time A.A Ing. Giordano Kaczynski

Server aperiodici a priorità fissa. Corso di Sistemi Real Time A.A Ing. Giordano Kaczynski Server aperiodici a priorità fissa Corso di Sistemi Real Time A.A. 2005-06 Ing. Giordano Kaczynski Introduzione - Deferrable Server - Sporadic Server - Slack Stealer Deferrable Server - 1 Il Deferrable

Dettagli

Algoritmi di scheduling - Parte 1

Algoritmi di scheduling - Parte 1 Algoritmi di scheduling - Parte 1 Automazione I 12/11/2013 Vincenzo Suraci STRUTTURA DEL NUCLEO TEMATICO ALGORITMO RATE MONOTONIC PRIORITY ORDERING (RMPO) ALGORITMO EARLIEST DEADLINE FIRST (EDF) Via Ariosto

Dettagli

Sistemi Embedded e Real-time (M. Cesati)

Sistemi Embedded e Real-time (M. Cesati) Sistemi Embedded e Real-time (M. Cesati) Compito scritto del 11 febbraio 2014 Esercizio 1. Si consideri il seguente sistema di task periodici non interrompibili: T 1 = (3, 1, 0.5, 2.5), T 2 = (0, 3, 0.5,

Dettagli

Marco Cesati Dipartimento di Ingegneria Civile e Ingegneria Informatica Università degli Studi di Roma Tor Vergata

Marco Cesati Dipartimento di Ingegneria Civile e Ingegneria Informatica Università degli Studi di Roma Tor Vergata Lezione R7 bloccanti e job aperiodici Sistemi embedded e real-time 20 novembre 2012 Dipartimento di Ingegneria Civile e Ingegneria Informatica Università degli Studi di Roma Tor Vergata SERT 13 R7.1 Di

Dettagli

E.Mumolo

E.Mumolo E.Mumolo mumolo@units.it TIPI DI PROCESSI RT Hard RT: se il superamento della deadline e catastrofico. Es.: acquisizione dati asservimento pianificazione azioni controllo automatico Soft RT: se il superamento

Dettagli

Cenni di schedulazione in tempo reale. E.Mumolo

Cenni di schedulazione in tempo reale. E.Mumolo Cenni di schedulazione in tempo reale E.Mumolo mumolo@units.it Task in tempo reale Un task t i è una sequenza di processi in tempo reale τ ik ciascuno caratterizzato da un tempo d arrivo r ik un tempo

Dettagli

Marco Cesati Dipartimento di Ingegneria Civile e Ingegneria Informatica Università degli Studi di Roma Tor Vergata

Marco Cesati Dipartimento di Ingegneria Civile e Ingegneria Informatica Università degli Studi di Roma Tor Vergata Lezione R9 I NPCS Sistemi embedded e real-time 4 dicembre 2012 Dipartimento di Ingegneria Civile e Ingegneria Informatica Università degli Studi di Roma Tor Vergata SERT 13 R9.1 Di cosa parliamo in questa

Dettagli

Modello di Sistema Real Time. Corso di Sistemi RT Prof. Davide Brugali Università degli Studi di Bergamo

Modello di Sistema Real Time. Corso di Sistemi RT Prof. Davide Brugali Università degli Studi di Bergamo Modello di Sistema Real Time Corso di Sistemi RT Prof. Davide Brugali Università degli Studi di Bergamo Sistema in tempo reale 2 Processori e risorse 3 Processori e risorse 4 Risorse 5 Ready queue I descrittori

Dettagli

Problemi di Scheduling

Problemi di Scheduling Problemi di Scheduling Vincenzo Suraci Automazione STRUTTURA DEL NUCLEO TEMATICO SCHEDULING A LIVELLO DI COORDINAMENTO CLASSIFICAZIONE DEGLI ALGORITMI DI SCHEDULING SCHEDULING DI TASK PERIODICI SCHEDULING

Dettagli

Politecnico di Milano Facoltà di Ingegneria dell Automazione INFORMATICA INDUSTRIALE Appello COGNOME E NOME. 13 settembre 2006 RIGA COLONNA MATRICOLA

Politecnico di Milano Facoltà di Ingegneria dell Automazione INFORMATICA INDUSTRIALE Appello COGNOME E NOME. 13 settembre 2006 RIGA COLONNA MATRICOLA Politecnico di Milano Facoltà di Ingegneria dell Automazione INFORMATICA INDUSTRIALE Appello COGNOME E NOME 13 settembre 2006 RIGA COLONNA MATRICOLA Il presente plico pinzato, composto di quattro fogli

Dettagli

Politecnico di Milano Facoltà di Ingegneria dell Informazione Informatica Industriale Appello COGNOME E NOME. 2 luglio 2009 RIGA COLONNA MATRICOLA

Politecnico di Milano Facoltà di Ingegneria dell Informazione Informatica Industriale Appello COGNOME E NOME. 2 luglio 2009 RIGA COLONNA MATRICOLA Politecnico di Milano Facoltà di Ingegneria dell Informazione Informatica Industriale Appello COGNOME E NOME 2 luglio 2009 RIGA COLONNA MATRICOLA Il presente plico pinzato, composto di quattro fogli (fronte/retro),

Dettagli

Schedulazione real-time di task PERIODICI

Schedulazione real-time di task PERIODICI Schedulazione real-time di task PERIODICI Sono la maggioranza delle attività di elaborazione. Es. regolazione, acquisizione, filtraggio, monitoraggio, comando di attuatori etc. Ipotesi: Tutte le richieste

Dettagli

Algoritmi di scheduling - Parte 2

Algoritmi di scheduling - Parte 2 Algoritmi di scheduling - Parte 2 Automazione I 12/11/2013 Vincenzo Suraci STRUTTURA DEL NUCLEO TEMATICO ALGORITMO DEADLINE MONOTONIC PRIORITY ORDERING (DMPO) ALGORITMO TIMELINE SCHEDULING (TS) SCHEDULING

Dettagli

Lezione R4. Sistemi embedded e real-time

Lezione R4. Sistemi embedded e real-time Lezione R4 Sistemi embedded e real-time 30 ottobre 2012 Dipartimento di Ingegneria Civile e Ingegneria Informatica Università degli Studi di Roma Tor Vergata SERT 13 R4.1 Di cosa parliamo in questa lezione?

Dettagli

Politecnico di Milano Facoltà di Ingegneria dell Automazione INFORMATICA INDUSTRIALE Appello COGNOME E NOME. 09 febbraio 2009 RIGA COLONNA MATRICOLA

Politecnico di Milano Facoltà di Ingegneria dell Automazione INFORMATICA INDUSTRIALE Appello COGNOME E NOME. 09 febbraio 2009 RIGA COLONNA MATRICOLA Politecnico di Milano Facoltà di Ingegneria dell Automazione INFORMATICA INDUSTRIALE Appello COGNOME E NOME 09 febbraio 2009 RIGA COLONNA MATRICOLA Il presente plico pinzato, composto di quattro fogli

Dettagli

Scheduling di processi hard real-time

Scheduling di processi hard real-time Scheduling di processi hard real-time Eugenio Faldella Dipartimento di Elettronica, Informatica e Sistemistica Facoltà di Ingegneria, Università di Bologna eugenio.faldella@unibo.it http://www.ing.unibo.it

Dettagli

Politecnico di Milano Facoltà di Ingegneria dell Automazione INFORMATICA INDUSTRIALE Appello COGNOME E NOME. 28 febbraio 2008 RIGA COLONNA MATRICOLA

Politecnico di Milano Facoltà di Ingegneria dell Automazione INFORMATICA INDUSTRIALE Appello COGNOME E NOME. 28 febbraio 2008 RIGA COLONNA MATRICOLA Politecnico di Milano Facoltà di Ingegneria dell Automazione INFORMATICA INDUSTRIALE Appello COGNOME E NOME 28 febbraio 2008 RIGA COLONNA MATRICOLA Il presente plico pinzato, composto di quattro fogli

Dettagli

Algoritmi di schedulazione. Corso di Sistemi RT Prof. Davide Brugali Università degli Studi di Bergamo

Algoritmi di schedulazione. Corso di Sistemi RT Prof. Davide Brugali Università degli Studi di Bergamo Algoritmi di schedulazione Corso di Sistemi RT Prof. Davide Brugali Università degli Studi di Bergamo 2 Problema generale della schedulazione Complessità Nel 1975, Garey and Johnson hanno dimostrato che

Dettagli

Sistemi Real-Time Ing. Rigutini Leonardo

Sistemi Real-Time Ing. Rigutini Leonardo Sistemi Real-Time Ing. Rigutini Leonardo Dipartimento di Ingegneria dell informazione Università di Siena Sistema Real-Time Sistema in cui la correttezza non dipende solamente dai valori di output ma anche

Dettagli

1 Concetti Introduttivi

1 Concetti Introduttivi 1 Concetti Introduttivi 1.1 Real time Esistono vari livelli di real time: Hard si garantisce che ogni job venga eseguito rigorosamente entro un certo lasso di tempo (esempio: comandi per il movimento di

Dettagli

Sistemi Operativi. Lezione 5 Lo scheduling

Sistemi Operativi. Lezione 5 Lo scheduling Lezione 5 Lo scheduling Introduzione In ogni processo i burst di CPU si alternano con i tempi di I/O 2 Introduzione Processi CPU-bound Alternano lunghe computazioni ad attività di I/O relativamente poco

Dettagli

Sistemi Informatici Appello 23 febbraio 2015

Sistemi Informatici Appello 23 febbraio 2015 Politecnico di Milano Facoltà di Ingegneria dell Informazione Sistemi Informatici Appello 23 febbraio 2015 COGNOME E NOME RIGA COLONNA MATRICOLA Il presente plico pinzato, composto di quattro fogli (fronte/retro),

Dettagli

Marco Cesati Dipartimento di Ingegneria Civile e Ingegneria Informatica Università degli Studi di Roma Tor Vergata

Marco Cesati Dipartimento di Ingegneria Civile e Ingegneria Informatica Università degli Studi di Roma Tor Vergata Lezione R11 embedded e real-time 18 dicembre 2012 Dipartimento di Ingegneria Civile e Ingegneria Informatica Università degli Studi di Roma Tor Vergata SERT 13 R11.1 Di cosa parliamo in questa lezione?

Dettagli

Automazione I. 31 Marzo 2015

Automazione I. 31 Marzo 2015 Automazione I 31 Marzo 2015 Esercizio 1 Si consideri un sistema di automazione industriale in cui, a livello di coordinamento, è necessario gestire i seguenti task periodici: 1 ogni 5 tu un semilavorato

Dettagli

Lezione R11. Di cosa parliamo in questa lezione?

Lezione R11. Di cosa parliamo in questa lezione? Di cosa parliamo in questa lezione? Lezione R In questa lezione si dà una visione introduttiva del problema della real-time in sistemi embedded e real-time 8 dicembre 0 3 4 Test e condizioni di schedulabilità

Dettagli

Politecnico di Milano Facoltà di Ingegneria dell Automazione INFORMATICA INDUSTRIALE Appello COGNOME E NOME. 8 luglio 2008 RIGA COLONNA MATRICOLA

Politecnico di Milano Facoltà di Ingegneria dell Automazione INFORMATICA INDUSTRIALE Appello COGNOME E NOME. 8 luglio 2008 RIGA COLONNA MATRICOLA Politecnico di Milano Facoltà di Ingegneria dell Automazione INFORMATICA INDUSTRIALE Appello COGNOME E NOME 8 luglio 2008 RIGA COLONNA MATRICOLA Il presente plico pinzato, composto di quattro fogli (fronte/retro),

Dettagli

SCD. Correttezza temporale. Correttezza temporale. Premesse 2. Politiche di ordinamento 1. Premesse 1

SCD. Correttezza temporale. Correttezza temporale. Premesse 2. Politiche di ordinamento 1. Premesse 1 Premesse 2 Anno accademico 2014/15 Sistemi Concorrenti e Distribuiti Tullio Vardanega, tullio.vardanega@math.unipd.it SCD I sistemi a tempo reale devono assicurare correttezza temporale oltre che funzionale

Dettagli

Scheduling di processi in presenza di risorse condivise

Scheduling di processi in presenza di risorse condivise Schedulng d process n presenza d rsorse condvse Eugeno Faldella Dpartmento d Elettronca, Informatca e Sstemstca Facoltà d Ingegnera, Unverstà d Bologna eugeno.faldella@unbo.t http://www.ng.unbo.t Protocoll

Dettagli

Sistemi in tempo reale: applicazioni alla robotica. Sistemi in tempo reale: applicazioni alla robotica p.1/15

Sistemi in tempo reale: applicazioni alla robotica. Sistemi in tempo reale: applicazioni alla robotica p.1/15 Sistemi in tempo reale: applicazioni alla robotica Sistemi in tempo reale: applicazioni alla robotica p.1/15 Sistemi operativi Hardware Firmware Kernel Driver Applicazioni Interfacce Sistemi in tempo reale:

Dettagli

Il Sistema Operativo Concorrenza e Grafi di precedenza

Il Sistema Operativo Concorrenza e Grafi di precedenza ISTITUTO TECNICO SECONDO BIENNIO GIORGIO PORCU www.thegiorgio.it Sommario Elaborazione concorrente Elaborazione sequenziale Elaborazione concorrente Elaborazione parallela Grafi di Precedenza Grafi di

Dettagli

Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A Pietro Frasca.

Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A Pietro Frasca. Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2016-17 Pietro Frasca Lezione 8 Martedì 8-11-2016 1 Algoritmi di scheduling basati sulle priorità Assegnano

Dettagli

Politecnico di Milano Facoltà di Ingegneria dell Automazione INFORMATICA INDUSTRIALE Appello COGNOME E NOME. 11 settembre 2007 RIGA COLONNA MATRICOLA

Politecnico di Milano Facoltà di Ingegneria dell Automazione INFORMATICA INDUSTRIALE Appello COGNOME E NOME. 11 settembre 2007 RIGA COLONNA MATRICOLA Politecnico di Milano Facoltà di Ingegneria dell Automazione INFORMATICA INDUSTRIALE Appello COGNOME E NOME 11 settembre 2007 RIGA COLONNA MATRICOLA Il presente plico pinzato, composto di quattro fogli

Dettagli

Politecnico di Milano Facoltà di Ingegneria dell Automazione INFORMATICA INDUSTRIALE Appello COGNOME E NOME. 10 marzo 2006 RIGA COLONNA MATRICOLA

Politecnico di Milano Facoltà di Ingegneria dell Automazione INFORMATICA INDUSTRIALE Appello COGNOME E NOME. 10 marzo 2006 RIGA COLONNA MATRICOLA Politecnico di Milano Facoltà di Ingegneria dell Automazione INFORMATICA INDUSTRIALE Appello COGNOME E NOME 10 marzo 2006 RIGA COLONNA MATRICOLA Il presente plico pinzato, composto di tre fogli (fronte/retro),

Dettagli

Automazione. 4 Aprile 2016

Automazione. 4 Aprile 2016 Automazione 4 Aprile 2016 Esercizio 1 Si consideri un sistema di automazione in cui, a livello di coordinamento, sia necessario portare a termine tre tipi di task periodici inerenti i componenti trasportati

Dettagli

Sistemi Informatici Appello 10 febbraio 2012

Sistemi Informatici Appello 10 febbraio 2012 Politecnico di Milano Facoltà di Ingegneria dell Informazione Sistemi Informatici Appello 10 febbraio 2012 COGNOME E NOME RIGA COLONNA MATRICOLA Il presente plico pinzato, composto di quattro fogli (fronte/retro),

Dettagli

Sistemi Operativi. Lezione 3 Processi e Thread

Sistemi Operativi. Lezione 3 Processi e Thread Lezione 3 Processi e Thread Introduzione Sino ai sistemi batch la CPU di un sistema svolgeva un attività, la portava a termine e solo allora avviava un altra attività Con l avvento della multiprogrammazione

Dettagli

Sistemi Operativi. Bruschi Martignoni Monga. Scheduling. Sistemi batch SJF. Sistemi. interattivi Priority RR Code multiple Sistemi real-time Deadline

Sistemi Operativi. Bruschi Martignoni Monga. Scheduling. Sistemi batch SJF. Sistemi. interattivi Priority RR Code multiple Sistemi real-time Deadline 1 Mattia Dip. di Informatica e Comunicazione Universita degli Studi di Milano, Italia batch real-time Lezione VII: Lo scheduling dei processi nei sistemi real time batch real-time mattia.monga@unimi.it

Dettagli

Scheduling di processi soft real-time

Scheduling di processi soft real-time Scheduling di procei oft real-time Eugenio Faldella Dipartimento di Elettronica, Informatica e Sitemitica Facoltà di Ingegneria, niverità di Bologna eugenio.faldella@unibo.it http://www.ing.unibo.it Scheduling

Dettagli

Politecnico di Milano Facoltà di Ingegneria dell Informazione Sistemi Informatici Appello COGNOME E NOME. 15 febbraio 2010 RIGA COLONNA MATRICOLA

Politecnico di Milano Facoltà di Ingegneria dell Informazione Sistemi Informatici Appello COGNOME E NOME. 15 febbraio 2010 RIGA COLONNA MATRICOLA Politecnico di Milano Facoltà di Ingegneria dell Informazione Sistemi Informatici Appello COGNOME E NOME 15 febbraio 2010 RIGA COLONNA MATRICOLA Il presente plico pinzato, composto di quattro fogli (fronte/retro),

Dettagli

Automazione. 20 Gennaio 2016

Automazione. 20 Gennaio 2016 Automazione 2 Gennaio 216 Esercizio 1 Un motore elettrico aziona attraverso un organo di trasmissione e riduzione del moto un carico costituito da un braccio robotico che ruota in un piano orizzontale.

Dettagli

ALMA MATER STUDIORUM - UNIVERSITÀ DI BOLOGNA

ALMA MATER STUDIORUM - UNIVERSITÀ DI BOLOGNA ALMA MATER STUDIORUM - UNIVERSITÀ DI BOLOGNA SCUOLA DI INGEGNERIA E ARCHITETTURA DISI CORSO DI LAUREA IN INGEGNERIA INFORMATICA MAGISTRALE TESI DI LAUREA in SISTEMI IN TEMPO REALE M Studio e sviluppo di

Dettagli

1) Disegnare la rete di progetto con le attività sugli archi, e la rete di progetto con le attività sui nodi.

1) Disegnare la rete di progetto con le attività sugli archi, e la rete di progetto con le attività sui nodi. Un progetto di ricerca e sviluppo di una società si compone di 12 (principali) attività con precedenze, durate normali b ij (in giorni), costi diretti c ij (in dollari) delle attività alla loro durata

Dettagli

Esame di Ricerca Operativa del 07/06/2019

Esame di Ricerca Operativa del 07/06/2019 Esame di Ricerca Operativa del 0/0/09 (Cognome) (Nome) (Numero di Matricola) Esercizio. (a) Risolvere il seguente problema di programmazione lineare applicando l algoritmo del simplesso duale: min y y

Dettagli

Lez. 4 Lo scheduling dei processi. Corso: Sistemi Operativi Danilo Bruschi

Lez. 4 Lo scheduling dei processi. Corso: Sistemi Operativi Danilo Bruschi Sistemi Operativi Lez. 4 Lo scheduling dei processi 1 Cicli d'elaborazione In ogni processo i burst di CPU si alternano con i tempi di I/O 2 Uso tipico di un calcolatore 3 CPU-bound e I/O-bound Processi

Dettagli

Sistemi real-time correttezza di funzionamento consistenza logica tempestività di produzione deadline

Sistemi real-time correttezza di funzionamento consistenza logica tempestività di produzione deadline Sistemi real-time Sistemi real-time: la loro correttezza di funzionamento dipende dalla consistenza logica delle operazioni eseguite dalla tempestività di produzione dei risultati. I risultati delle elaborazioni

Dettagli

Esame di Ricerca Operativa del 22/01/18

Esame di Ricerca Operativa del 22/01/18 Esame di Ricerca Operativa del /0/8 (Cognome) (Nome) (Numero di Matricola) Esercizio. Un azienda informatica produce tre tipi di processori P, P, P nelle sedi S, S, S. La capacitá di produzione settimanale

Dettagli

Esame di Ricerca Operativa del 22/01/18

Esame di Ricerca Operativa del 22/01/18 Esame di Ricerca Operativa del /0/8 (Cognome) (Nome) (Numero di Matricola) Esercizio. Un azienda informatica produce tre tipi di processori P, P, P nelle sedi S, S, S. La capacitá di produzione settimanale

Dettagli

Introduzione ai sistemi di controllo in tempo reale

Introduzione ai sistemi di controllo in tempo reale Sistemi in tempo reale Introduzione ai sistemi di controllo in tempo reale Giuseppe Lipari Scuola Superiore Sant Anna Sistemi in tempo reale p. 1/32 Contenuti del corso Generalità. Cosa sono e a che servono

Dettagli

Esempi di possibili domande d esame.

Esempi di possibili domande d esame. INFORMATICA INDUSTRIALE N.O. Esempi di possibili domande d esame. N.B. ogni prova scritta prevede indicativamente 3 o 4 domande. Indicare brevemente le operazioni svolte dal LIVELLO DI ACQUISIZIONE durante

Dettagli

Introduzione ai thread

Introduzione ai thread Introduzione ai thread Processi leggeri. Immagine di un processo (codice, variabili locali e globali, stack, descrittore). Risorse possedute: : (file aperti, processi figli, dispositivi di I/O..),. L immagine

Dettagli

Modello di riferimento per i sistemi real-time. Marco Cesati. Schema della lezione. Modello di riferimento. Vincoli di precedenza

Modello di riferimento per i sistemi real-time. Marco Cesati. Schema della lezione. Modello di riferimento. Vincoli di precedenza Lezione R2 Di cosa parliamo in questa lezione? riferimento per i riferimento In questa lezione definiamo il modello di riferimento che ci permetterà di descrivere con esattezza i riferimento Sistemi operativi

Dettagli

Sistemi e Tecnologie per l'automazione LS

Sistemi e Tecnologie per l'automazione LS Laurea Specialistica in Ingegneria Informatica Laurea Specialistica in Ingegneria Elettronica e delle Telecomunicazioni Sistemi e Tecnologie per l'automazione LS Sistemi di elaborazione Real Time per l

Dettagli

Sistemi Operativi Politiche di Ordinamento Processi

Sistemi Operativi Politiche di Ordinamento Processi Sistemi Operativi Politiche di Ordinamento Processi Docente: Claudio E. Palazzi cpalazzi@math.unipd.it Crediti per queste slides al Prof. Tullio Vardanega Astrazione di processo Ogni processo è associato

Dettagli

ALMA MATER STUDIORUM - UNIVERSITÀ DI BOLOGNA SCUOLA DI INGEGNERIA E ARCHITETTURA

ALMA MATER STUDIORUM - UNIVERSITÀ DI BOLOGNA SCUOLA DI INGEGNERIA E ARCHITETTURA ALMA MATER STUDIORUM - UNIVERSITÀ DI BOLOGNA SCUOLA DI INGEGNERIA E ARCHITETTURA DIPARTIMENTO di INGEGNERIA DELL ENERGIA ELETTRICA E DELL INFORMAZIONE Guglielmo Marconi DEI CORSO DI LAUREA IN INGEGNERIA

Dettagli

Corso di Informatica

Corso di Informatica Corso di Informatica Modulo T5 B1-Programmazione multithreading 1 Prerequisiti Schedulazione Attesa indefinita Lo stallo Tecnica round-robin 2 1 Introduzione La programmazione concorrente consente di chiedere

Dettagli

Esame di Ricerca Operativa del 06/02/17

Esame di Ricerca Operativa del 06/02/17 Esame di Ricerca Operativa del 0/0/7 (Cognome) (Nome) (Numero d Matricola) Esercizio. Completare la seguente tabella considerando il problema di programmazione lineare: max 7 x x x x x x x + x x x 0 x

Dettagli

Automazione 12 Febbraio 2018

Automazione 12 Febbraio 2018 Automazione 12 Febbraio 2018 Esercizio 1 Si consideri un sistema di automazione operante a livello di coordinamento per il controllo di un robot pick-and-place (PNP1) così caratterizzato: Task A 1 ) ogni

Dettagli

Automazione I. 16 Gennaio 2014

Automazione I. 16 Gennaio 2014 Automazione I 16 Gennaio 2014 Esercizio 1 Un committente richiede di progettare lo scheduling dei task di un sistema di automazione industriale a livello di campo, di coordinamento e di supervisione. Il

Dettagli

Automazione 11 Aprile 2017

Automazione 11 Aprile 2017 Esercizio Automazione Aprile 7 Si consideri un sistema di automazione operante a livello di conduzione che deve gestire i seguenti task periodici: ogni 6 t.u. viene registrato un log completo di sistema,

Dettagli

I THREAD O PROCESSI LEGGERI

I THREAD O PROCESSI LEGGERI I THREAD O PROCESSI Processi (pesanti): LEGGERI entità autonome con poche risorse condivise (si prestano poco alla scrittura di applicazioni fortemente cooperanti) Ogni processo può essere visto come Immagine

Dettagli

Esame di Ricerca Operativa del 09/01/15. Esercizio 1. Completare la seguente tabella considerando il problema di programmazione lineare:

Esame di Ricerca Operativa del 09/01/15. Esercizio 1. Completare la seguente tabella considerando il problema di programmazione lineare: Esame di Ricerca Operativa del 0/0/ (Cognome) (Nome) (Corso di laurea) Esercizio. Completare la seguente tabella considerando il problema di programmazione lineare: min 7 y +y + y + y +y +7 y y +y y y

Dettagli

IL SISTEMA DELLE INTERRUZIONI

IL SISTEMA DELLE INTERRUZIONI IL SISTEMA DELLE INTERRUZIONI CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Elettronica (A-I) ICAR Consiglio Nazionale delle Ricerche DIS - Università degli Studi di Napoli Federico II Supporti didattici

Dettagli

Esame di Ricerca Operativa del 09/06/14. Esercizio 1. Completare la seguente tabella considerando il problema di programmazione lineare:

Esame di Ricerca Operativa del 09/06/14. Esercizio 1. Completare la seguente tabella considerando il problema di programmazione lineare: Esame di Ricerca Operativa del 09/0/ (Cognome) (Nome) (Corso di laurea) Esercizio. Completare la seguente tabella considerando il problema di programmazione lineare: max x x x x +x x x x +x x + x x Base

Dettagli

Esame di Ricerca Operativa del 11/02/2015

Esame di Ricerca Operativa del 11/02/2015 Esame di Ricerca Operativa del /0/0 (Cognome) (Nome) (Matricola) Esercizio. Un azienda produce tipi di TV (, 0, 0 e pollici) ed è divisa in stabilimenti (A e B). L azienda dispone di 0 operai in A e 0

Dettagli

Project Scheduling: CPM time analysis

Project Scheduling: CPM time analysis 1. Intoduzione Una volta costruita la rete di progetto AOA (attività sugli archi) G = (N, A) è possibile fare una prima analisi del progetto a partire dalla conoscenza delle durate (tempi di esecuzione)

Dettagli

Scheduling della CPU. Lo scheduling Stefano Quer Dipartimento di Automatica e Informatica Politecnico di Torino

Scheduling della CPU. Lo scheduling Stefano Quer Dipartimento di Automatica e Informatica Politecnico di Torino Scheduling della CPU Lo scheduling Stefano Quer Dipartimento di Automatica e Informatica Politecnico di Torino 2 Concetti fondamentali Uno degli obbiettivi della multiprogrammazione è quello di massimizzare

Dettagli

Obiettivo della multiprogrammazione: massimizzazione dell utilizzo della CPU. Scheduling della CPU: commuta l uso della CPU tra i vari processi.

Obiettivo della multiprogrammazione: massimizzazione dell utilizzo della CPU. Scheduling della CPU: commuta l uso della CPU tra i vari processi. Scheduling della CPU Scheduling della CPU Obiettivo della multiprogrammazione: massimizzazione dell utilizzo della CPU. Scheduling della CPU: commuta l uso della CPU tra i vari processi. Scheduler (a breve

Dettagli

SCHEDULING SCHEDULING

SCHEDULING SCHEDULING Corso di Laurea Triennale in INGEGNERIA GESTIONALE Anno Accademico 2012/13 Prof. Davide GIGLIO 1 INDICE Esempio Introduttivo Generalità sui problemi di scheduling SINGLE MACHINE SPT (shortest processing

Dettagli

Esame di Ricerca Operativa del 19/01/2016

Esame di Ricerca Operativa del 19/01/2016 Esame di Ricerca Operativa del 19/01/201 (Cognome) (Nome) (Matricola) Esercizio 1. Una banca offre ai suoi clienti diversi tipi di prestito: mutuo casa, credito auto, credito famiglia, che rendono un interesse

Dettagli

Esame di Ricerca Operativa del 06/02/17

Esame di Ricerca Operativa del 06/02/17 Esame di Ricerca Operativa del 0/0/ (Cognome) (Nome) (Numero d Matricola) Esercizio. Uno studente vuole definire un piano di studio settimanale per preparare gli esami A, B e C, massimizzando le ore (h)

Dettagli

Esame di Ricerca Operativa del 15/01/2015

Esame di Ricerca Operativa del 15/01/2015 Esame di Ricerca Operativa del 1/01/201 (Cognome) (Nome) (Matricola) Esercizio 1. Un azienda produce palloni da calcio e da basket che vende a 1 e 20 euro rispettivamente. L azienda compra ogni settimana

Dettagli

Esame di Ricerca Operativa del 15/01/2015

Esame di Ricerca Operativa del 15/01/2015 Esame di Ricerca Operativa del 1/01/01 (Cognome) (Nome) (Matricola) Esercizio 1. Un azienda produce palloni da basket e da calcio che vende rispettivamente a 1 e euro. L azienda compra ogni settimana 00

Dettagli

Informatica e Sistemi in Tempo Reale

Informatica e Sistemi in Tempo Reale Informatica e Sistemi in Tempo Reale Introduzione ai sistemi in tempo reale Giuseppe Lipari http://retis.sssup.it/~lipari Scuola Superiore Sant Anna Pisa October 5, 2011 G. Lipari (Scuola Superiore Sant

Dettagli

Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A Pietro Frasca.

Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A Pietro Frasca. Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2016-17 Pietro Frasca Lezione 5 Martedì 25-10-2016 Definizione di processo Esiste una distinzione concettuale

Dettagli

Architettura degli Elaboratori

Architettura degli Elaboratori Architettura degli Elaboratori Appello del 8 giugno 2011 e seconda prova di verifica intermedia Domanda 1 (tutti) Una unità di elaborazione U, comunicante con una unità di ingresso e una di uscita, è descritta

Dettagli

Scheduling della CPU

Scheduling della CPU Scheduling della CPU 1 Scheduling della CPU Obiettivo della multiprogrammazione: massimizzazione dell utilizzo della CPU. Scheduling della CPU: commuta l uso della CPU tra i vari processi. Scheduler della

Dettagli

Metodi di Ottimizzazione mod. Modelli per la pianificazione delle attività

Metodi di Ottimizzazione mod. Modelli per la pianificazione delle attività Metodi di Ottimizzazione mod. Modelli per la pianificazione delle attività Paolo Detti Dipartimento di Ingegneria dell Informazione e Scienze Matematiche Università di Siena Metodi di Ottimizzazione mod.

Dettagli

Automazione. 20 Gennaio 2017

Automazione. 20 Gennaio 2017 Automazione 2 Gennaio 27 Esercizio Si consideri un sistema di automazione operante a livello di coordinamento che deve gestire i seguenti task periodici:. Ogni 5 t.u. viene etichettato il prodotto, impiegando

Dettagli

Esame di Ricerca Operativa del 24/07/18. max 7 x 1 +4 x 2 x 1 +3 x x 1 +x x 1 +x 2 12 x 1 x x 1 3 x 2 2 x 1 2 x 2 14

Esame di Ricerca Operativa del 24/07/18. max 7 x 1 +4 x 2 x 1 +3 x x 1 +x x 1 +x 2 12 x 1 x x 1 3 x 2 2 x 1 2 x 2 14 Esame di Ricerca Operativa del /07/18 Cognome) Nome) Numero di Matricola) Esercizio 1. Effettuare due iterazioni dell algoritmo del simplesso primale per il problema max 7 x 1 + x x 1 + x 6 x 1 +x x 1

Dettagli

Esame di Ricerca Operativa del 07/09/2016

Esame di Ricerca Operativa del 07/09/2016 Esame di Ricerca Operativa del 0/09/201 (Cognome) (Nome) (Matricola) Esercizio 1. Un industria chimica produce due tipi di fertilizzanti (A e B) la cui lavorazione è affidata ai reparti di produzione e

Dettagli

Organizzazione della produzione

Organizzazione della produzione Scheduling Organizzazione della produzione PRODOTTO che cosa chi ORGANIZZAZIONE PROCESSO come FLUSSO DI PRODUZIONE COORDINAMENTO PIANIFICAZIONE SCHEDULING quando Pianificazione della produzione: schedulazione

Dettagli

Esame di Ricerca Operativa del 04/02/16. Esercizio 1. Completare la seguente tabella considerando il problema di programmazione lineare:

Esame di Ricerca Operativa del 04/02/16. Esercizio 1. Completare la seguente tabella considerando il problema di programmazione lineare: Esame di Ricerca Operativa del 0/0/ (Cognome) (Nome) (Corso di laurea) Esercizio. Completare la seguente tabella considerando il problema di programmazione lineare: min y + y + y + y + y + y y y +y y +

Dettagli

Esame di Ricerca Operativa del 19/01/2016

Esame di Ricerca Operativa del 19/01/2016 Esame di Ricerca Operativa del 9/0/06 (Cognome) (Nome) (Matricola) Esercizio. Una banca offre ai suoi clienti diversi tipi di prestito: mutuo casa, credito auto, credito famiglia, che rendono un interesse

Dettagli

Politecnico di Milano Facoltà di Ingegneria dell Automazione INFORMATICA INDUSTRIALE Appello COGNOME E NOME. 12 luglio 2007 RIGA COLONNA MATRICOLA

Politecnico di Milano Facoltà di Ingegneria dell Automazione INFORMATICA INDUSTRIALE Appello COGNOME E NOME. 12 luglio 2007 RIGA COLONNA MATRICOLA Politecnico di Milano Facoltà di Ingegneria dell Automazione INFORMATICA INDUTRIALE Appello COGNOME E NOME 12 luglio 2007 RIGA COLONNA MATRICOLA Il presente plico pinzato, composto di quattro fogli (fronte/retro),

Dettagli

Automazione. 11 Febbraio 2019

Automazione. 11 Febbraio 2019 Automazione 11 Febbraio 2019 Esercizio 1 Si consideri un sistema di automazione in cui, a livello di coordinamento, è necessario portare a termine i seguenti task periodici: 1. Task A 1, avente gni T 1

Dettagli

TECN.PROG.SIST.INF. - Politiche di schedulazione del processore. Roberta Gerboni

TECN.PROG.SIST.INF. - Politiche di schedulazione del processore. Roberta Gerboni Roberta Gerboni 1 Gli stati di un processo Gli stati possibili nei quali si può trovare un processo sono: Hold (parcheggio): il programma (chiamato job) è stato proposto al sistema e attende di essere

Dettagli

Algoritmi Priority-Driven RT. Corso di Sistemi RT Prof. Davide Brugali Università degli Studi di Bergamo

Algoritmi Priority-Driven RT. Corso di Sistemi RT Prof. Davide Brugali Università degli Studi di Bergamo Algoritmi Priority-Driven RT Corso di Sistemi RT Prof. Davide Brugali Università degli Studi di Bergamo 2 Algoritmi Real Time Earliest Due Date (statico) Seleziona il task con la deadline relativa più

Dettagli

Programmazione della produzione nei sistemi automatizzati

Programmazione della produzione nei sistemi automatizzati Programmazione della produzione nei sistemi automatizzati 1 Programmazione della produzione Pianificazione di lungo periodo: quali prodotti collocare sul mercato (livello strategico) Pianificazione aggregata

Dettagli

Esame di Ricerca Operativa del 12/06/18. Base x Degenere? y Indice Rapporti Indice uscente entrante

Esame di Ricerca Operativa del 12/06/18. Base x Degenere? y Indice Rapporti Indice uscente entrante Esame di Ricerca Operativa del /0/ (Cognome) (Nome) (Numero di Matricola) Esercizio. Effettuare due iterazioni dell algoritmo del simplesso duale: min y + y + y + y + y + y y y y + y +y = y y + y +y y

Dettagli