Indice generale. 1 Il calcolatore: astrazioni. 2 Le istruzioni: il linguaggio. e tecnologia 1. dei calcolatori 57

Transcript

1 I Indice generale Prefazione viii 1 Il calcolatore: astrazioni e tecnologia Introduzione 1 Tipi di calcolatore e loro caratteristiche 2 Cosa si può imparare da questo libro Cosa c è dietro un programma 7 Da un linguaggio ad alto livello al linguaggio dell hardware I componenti di un calcolatore 10 Anatomia di un mouse 12 Attraverso lo specchio 12 Dentro la scatola 13 Un posto sicuro per i dati 16 Comunicare con gli altri calcolatori 18 Tecnologie per la produzione di processori e memorie Le prestazioni 21 Definizione delle prestazioni 21 Misurare le prestazioni 24 Le prestazioni della CPU 25 Misura delle prestazioni associata alle istruzioni 27 L equazione classica di misura delle prestazioni La barriera dell energia La metamorfosi delle architetture: il passaggio dai sistemi uniprocessore ai sistemi multiprocessore Un caso reale: la produzione e la valutazione dei chip Opteron X4 di AMD 37 Confronto tra CPU: i benchmark SPEC 39 Benchmark SPEC sul consumo di potenza Errori e trabocchetti Note conclusive Inquadramento storico e approfondimenti Esercizi 47 2 Le istruzioni: il linguaggio dei calcolatori Introduzione Le operazioni svolte dall hardware del calcolatore Gli operandi dell hardware del calcolatore 62 Operandi allocati in memoria 63 Operandi immediati o costanti Numeri con e senza segno 68 Riepilogo Rappresentazione delle istruzioni nel calcolatore 74 I campi delle istruzioni MIPS Operazioni logiche Le istruzioni per prendere decisioni 82

2 iv Indice generale I cicli 84 Il costrutto case/switch Supporto hardware alle procedure 88 Utilizzo di più registri 89 Procedure annidate 91 Allocazione dello spazio sullo stack per nuovi dati 94 Allocazione dello spazio sullo heap per nuovi dati Comunicare con le persone 96 Caratteri e stringhe in Java Indirizzamento MIPS dei dati e indirizzi di tipo immediato su 32 bit 101 Operandi immediati a 32 bit 101 L indirizzamento nei salti 103 Riassunto delle modalità di indirizzamento del MIPS 105 Come decodificare il linguaggio macchina Parallelismo e istruzioni: la sincronizzazione Tradurre e avviare un programma 112 Il compilatore 112 L assemblatore 113 Il linker 114 Il loader 117 Librerie a caricamento dinamico 117 Come eseguire un programma Java Un esempio riassuntivo in linguaggio C 120 La procedura scambia 120 La procedura ordina Confronto tra vettori e puntatori 128 La versione della procedura azzera che utilizza vettore e indice 129 La versione della procedura azzera che utilizza i puntatori 130 Il confronto tra le due versioni di azzera Approfondimento: compilazione del C e interpretazione di Java Un caso reale: le istruzioni dell architettura ARM 132 Modalità di indirizzamento 132 Comparazioni e salti condizionati 134 Caratteristiche uniche dell ARM Un caso reale: le istruzioni dell architettura x Evoluzione dell Intel x I registri e le modalità di indirizzamento dell x Le operazioni su numeri interi dell x La codifica delle istruzioni x Conclusioni sull x Errori e trabocchetti Note conclusive Inquadramento storico e approfondimenti Esercizi L aritmetica dei calcolatori Introduzione Somma e sottrazione 171 Operazioni per il multimedia 174 Riepilogo La moltiplicazione 176 Versione sequenziale dell algoritmo della moltiplicazione e sua implementazione hardware 177 Moltiplicazione di numeri dotati di segno 180 La moltiplicazione veloce 181 La moltiplicazione nel MIPS 181 Riepilogo La divisione 182 Un algoritmo di divisione e l hardware che lo implementa 183 La divisione di numeri dotati di segno 186 Una divisione più veloce 186 La divisione nel MIPS 187 Riepilogo I numeri in virgola mobile 189 La rappresentazione in virgola mobile 190 La somma in virgola mobile 195 La moltiplicazione in virgola mobile 199 Le istruzioni in virgola mobile nel MIPS 202 L accuratezza dell aritmetica 208 Riepilogo Il parallelismo e l aritmetica dei calcolatori: l associatività Un caso reale: la virgola mobile nell x L architettura in virgola mobile dell x L architettura dell estensione 2 Streaming SIMD in virgola mobile (SSE2) di Intel Errori e trabocchetti Considerazioni conclusive Inquadramento storico e approfondimenti Esercizi Il processore Introduzione 233 Un implementazione di base del MIPS 234 Una panoramica dell implementazione Convenzioni del progetto logico 237 Metodologia di temporizzazione La realizzazione di una unità di elaborazione dati 240 La progettazione dell unità di elaborazione unificata Uno schema semplice di implementazione 247 L unità di controllo della ALU 247 La progettazione dell unità di controllo principale 249 Il funzionamento dell unità di elaborazione 253 Il completamento dell unità di controllo 256 Perché non si utilizzano più implementazioni a singolo ciclo? Introduzione al pipelining 259 Progettazione dell insieme di istruzioni per architetture dotate di pipeline 263 Gli hazard nelle pipeline 263 Hazard strutturali 263 Hazard sui dati 263 Hazard sul controllo 267 Riepilogo sul pipelining L unità di elaborazione con pipeline e l unità di controllo associata 272 Rappresentazione grafica delle pipeline 281 L unità di controllo della pipeline Hazard sui dati: propagazione o stallo 287

3 Indice generale v Hazard sui dati e stallo Hazard sul controllo 298 Ipotizzare che il salto condizionato non sia eseguito 299 Ridurre i ritardi associati ai salti condizionati 300 Predizione dinamica dei salti 301 Riepilogo sul pipelining Le eccezioni 306 La gestione delle eccezioni nelle architetture MIPS 307 Le eccezioni e la loro implementazione nella pipeline Parallelismo e parallelismo avanzato a livello di istruzioni 312 Il concetto di speculazione 313 Parallelizzazione statica dell esecuzione 314 Un esempio: parallelizzazione statica dell ISA del MIPS 315 Processori dotati di parallelizzazione dinamica dell esecuzione 319 Riorganizzazione dinamica del codice in una pipeline 319 Efficienza energetica e pipeline avanzate Un caso reale: la pipeline dell AMD Opteron X4 (Barcelona) Argomenti avanzati: un introduzione alla progettazione digitale con un linguaggio di progettazione dell hardware e un modello di pipeline, e approfondimenti sulla pipeline Errori e trabocchetti Note conclusive Inquadramento storico e altre letture Esercizi Grande e veloce: la gerarchia di memoria Introduzione Principi base delle cache 358 Accesso alla cache 360 La gestione delle miss della cache 365 La gestione della scrittura 366 Un esempio di memoria cache: il processore Intrinsity FastMATH 368 Come progettare il sistema di memoria per supportare le cache 370 Riepilogo Misurare e migliorare le prestazioni di una cache 374 Riduzione delle miss di una cache utilizzando un posizionamento più flessibile dei blocchi 378 Ridurre la penalità di miss utilizzando una cache multilivello 384 Riepilogo La memoria virtuale 389 Come individuare la posizione di una pagina e come ritrovarla 392 I page fault 394 Cosa succede in scrittura? 398 Come rendere più veloce la traduzione degli indirizzi: il TLB 398 Integrazione della memoria virtuale, dei TLB e delle cache 403 Meccanismi di protezione basati sulla memoria virtuale 404 Gestione delle miss del TLB e dei page fault 406 Riepilogo Uno schema comune per le gerarchie di memoria 413 Domanda 1: dove può essere posizionato un blocco? 414 Domanda 2: come si trova un blocco? 415 Domanda 3: quale blocco deve essere sostituito in caso di miss della cache? 416 Domanda 4: cosa succede in caso di scrittura? 416 Le tre C: un modello intuitivo per comprendere il comportamento delle gerarchie di memoria Le virtual machine 420 Requisiti del monitor di una macchina virtuale 421 Mancanza di supporto alle virtual machine da parte dell architettura dell insieme di istruzioni 422 Protezione e architettura dell insieme delle istruzioni Come utilizzare una macchina a stati finiti per controllare una cache semplificata 423 Una cache semplificata 424 Le macchine a stati finiti 424 La FSM per il controllore della cache semplificata Parallelismo e gerarchie di memoria: coerenza della cache 428 Schemi di base per garantire la coerenza 429 I protocolli di snooping Argomenti avanzati: come implementare i controllori delle cache Due casi reali: la gerarchia di memoria dell AMD Opteron X4 e dell Intel Nehalem 432 La gerarchia di memoria del Nehalem e dell Opteron 432 Tecniche per ridurre la penalità di miss Errori e trabocchetti Considerazioni conclusive Prospettiva storica e letture consigliate Esercizi La memoria di massa e le altre periferiche Introduzione Attendibilità, affidabilità e disponibilità Dischi magnetici 457 Tempo di lettura da disco Memorie flash La connessione tra i processori, le memorie e i dispositivi di I/O 464 Nozioni fondamentali sulle connessioni Interfacciamento dei dispositivi di I/O con il processore, la memoria e il sistema operativo 468 Come impartire i comandi ai dispositivi di I/O 469 Come comunicare con il processore 470 Livelli di priorità degli interrupt 471 Trasferimento dati tra un dispositivo e la memoria 472

4 vi Indice generale L accesso diretto alla memoria (DMA) e il sistema di memoria Misure delle prestazioni dell I/O: esempi sui dischi e sui file system 476 Benchmark di I/O: elaborazione delle transazioni 476 Benchmark di I/O: file system e web Come progettare un sistema di I/O Parallelismo e I/O: insiemi ridondanti di dischi economici 479 Nessuna ridondanza (RAID 0) 480 Mirroring (RAID 1) 481 Riconoscimento degli errori e codice di correzione degli errori (RAID 2) 481 Bit di parità interallacciati (RAID 3) 481 Blocchi di parità interallacciati (RAID 4) 482 Blocchi di parità interallacciati distribuiti (RAID 5) 483 Ridondanza P + Q (RAID 6) 484 Riepilogo sui dischi RAID Un caso reale: il server Fire x4150 di Sun Argomenti avanzati: le reti Errori e trabocchetti Note conclusive Prospettive storiche e ulteriori Letture Esercizi Multicore, multiprocessori e cluster Introduzione Le difficoltà nel creare programmi a esecuzione parallela Multiprocessori a memoria condivisa Cluster e altri multiprocessori a scambio di messaggi Multithreading hardware SISD, MIMD, SIMD, SPMD e processori vettoriali 518 SIMD negli x86: le estensioni multimediali 519 Processori vettoriali 520 Confronto tra architetture vettoriali e scalari 522 I processori vettoriali e le estensioni multimediali Introduzione alle unità di elaborazione grafica 524 Un introduzione alle architetture GPU di NVIDIA 526 Le prospettive delle GPU Introduzione alle topologie delle reti di calcolatori Benchmark per i multiprocessori Roofline: un semplice modello per valutare le prestazioni 536 Confronto tra due generazioni di Opteron Un caso reale: il confronto tra quattro processori multicore attraverso il modello roofline 543 I quattro sistemi multicore 543 Matrici sparse 546 Griglie strutturate 547 Produttività Errori e trabocchetti Osservazioni finali Prospettiva storica e letture di approfondimento Esercizi 553 APPENDICI A La grafica e il calcolo con la GPU 562 A.1 Introduzione 562 Breve storia delle GPU 562 Sistemi eterogenei 563 Le GPU evolvono verso i processori paralleli scalabili 564 Perché CUDA e perché utilizzare le GPU per il calcolo? 564 La GPU unifica grafica e calcolo 565 Applicazioni di elaborazione visuale su GPU 565 A.2 Le architetture dei sistemi GPU 566 Architettura del sistema eterogeneo CPU-GPU 566 Interfacce e driver delle GPU 568 La pipeline grafica logica 568 Mappatura della pipeline grafica su GPU a processori unificati 568 Architettura GPU unificata di base 568 A.3 Programmazione delle GPU 570 Programmazione della grafica in tempo reale 571 Pipeline grafica logica 571 I programmi degli shader grafici 572 Un esempio di shader dei pixel 573 Programmazione di applicazioni di calcolo parallelo 574 Programmazione scalabile parallela con CUDA 576 A.4 Architettura multiprocessore multithread 582 Il multithreading massivo 582 L architettura multiprocessore 583 Singola istruzione e thread multipli (SIMT) 584 L esecuzione dei warp SIMT e le biforcazioni del codice 586 La gestione dei thread e dei blocchi di thread 586 Le istruzioni dei thread 587 L architettura dell insieme delle istruzioni (ISA) 588 I processori a flusso continuo (SP) 591 Le unità per le funzioni speciali (SFU) 591 Confronto con altri multiprocessori 592 I multiprocessori multithread in sintesi 593 A.5 Il sistema parallelo di memoria 593 Considerazioni sulle DRAM 594 Le memorie cache 595 L unità di gestione della memoria (MMU) 595 Le aree di memoria 595 La memoria globale 596 La memoria condivisa 596 La memoria locale 596 La memoria delle costanti 597 La memoria di tessitura 597 Le superfici 597 Lettura e scrittura in memoria 597 I ROP 598 A.6 Aritmetica in virgola mobile 598 I formati supportati 598 L aritmetica di base 599 L aritmetica specializzata 599 Le operazioni sulla tessitura 600 Le prestazioni 601 La doppia precisione 602

5 Indice generale vii A.7 Un caso reale: la GeForce 8800 di NVIDIA 602 La schiera di processori a flusso continuo (SPA, Streaming Processor Array) 602 Il nucleo tessitura/processore (TPC) 603 Il multiprocessore a flusso continuo (SM) 604 L insieme delle istruzioni 605 Il processore a flusso continuo (SP) 605 L unità per funzioni speciali (SFU) 606 La rasterizzazione 606 Il processore delle operazioni di rasterizzazione (ROP) e il sistema di memoria 606 Scalabilità 607 Le prestazioni 607 Le prestazioni sull algebra lineare densa 607 Le prestazioni sulle FFT 608 Le prestazioni sull ordinamento 609 A.8 Un caso reale: come adattare le applicazioni alla GPU 610 Matrici sparse 610 Utilizzo della memoria condivisa come cache 613 Scansione e riduzione 615 Radix Sort 617 Applicazioni del problema a N corpi su GPU 619 A.9 Errori e trabocchetti 624 A.10 Note conclusive 629 Ringraziamenti 629 A.11 Inquadramento storico e approfondimenti 629 B.7 Eccezioni e interrupt 654 B.8 Input e Output 658 B.9 SPIM 660 Simulazione di una macchina virtuale 660 Primi passi con SPIM 661 Caratteristiche principali 662 Ordinamento dei byte 662 Chiamate di sistema 662 B.10 Il linguaggio assembler del MIPS R Modalità di indirizzamento 664 Sintassi dell assemblatore 665 La codifica delle istruzioni MIPS 667 Il formato delle istruzioni 667 Le istruzioni aritmetiche e logiche 669 Istruzioni di manipolazione delle costanti 673 Istruzioni di confronto 673 Le istruzioni di salto condizionato 675 Istruzioni di salto incondizionato 677 Istruzioni di trap 678 Istruzioni di lettura dalla memoria (load) 679 Istruzioni di scrittura in memoria (store) 681 Le istruzioni di spostamento dati 683 Istruzioni su numeri in virgola mobile 684 Istruzioni di gestione di eccezioni e interrupt 690 B.11 Considerazioni conclusive 691 Letture ulteriori 691 B.12 Esercizi 692 B Gli assemblatori, i linker e il simulatore SPIM 631 B.1 Introduzione 631 Quando conviene utilizzare il linguaggio assembler 634 Svantaggi del linguaggio assembler 635 B.2 Gli assemblatori 636 Formato dei file oggetto 638 Altre funzionalità degli assemblatori 639 B.3 I linker 642 B.4 Caricamento 643 B.5 Utilizzo della memoria 644 B.6 Convenzioni di chiamata a procedura 646 Le chiamate a procedura 646 R Risposte alle domande di autovalutazione 693 G Indice delle voci di glossario 695 T Scheda tecnica riassuntiva del MIPS 695