Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio 38...
|
|
|
- Beniamino Graziano
- 5 anni fa
- Visualizzazioni
Transcript
1 Sommario Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio
2 Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio
3 Esercizio 1 - Eseguire le seguenti somme: Eseguire le seguenti moltipli: 238 * * * 28 - Quante informazioni possono essere contenute in una combinazione di 3 cifre in base 9? - Quante informazioni possono essere contenute in una combinazione di 3 cifre in base 2? - Quante informazioni possono essere contenute in una combinazione di 3 cifre in base 10? Esercizio 2 - Eseguire le seguenti somme: AB FE EE FF 16 * 0 16 FF 16 * 1 16 FE 16 * 1A 16 AE 16 * 1A Esercizio 3 - Disegnare un schema della CPU indicando le varie componenti. In particolare indicare il ruolo del MAR, MDR, PC ed ALU e della unità di controllo spiegandone le funzioni e facendo esempi. Esercizio 4 - Eseguire le seguenti somme: AB FA EE FA FF A 16 FE AE 16 * AA Esercizio 5 - Eseguire le seguenti somme: AB FA EE FF FF A 16 FE AE 16 * 1A
4 Esercizio 6 - Un elaboratore ha in un determinato istante la memoria così valorizzata JMP 1 AAAAAAA8 AAAAAAAD AAAAAAA9 ADD 2 AAAAAAAA R1 AAAAAAAB A012 AAAAAAAC JMP 3 AAAAAAAD AAAAAAAA AAAAAAAE ed i registri della CPU così valorizzati R1 PC A123 AAAAAAAD Indicare cosa accade nella CPU indicando 4 passo per passo come la CPU elabora la informazione. Esercizio 7 - Un elaboratore ha in un determinato istante la memoria così valorizzata JMP 5 AAAAAAA8 AAAAAAAD AAAAAAA9 ADD 6 AAAAAAAA R1 AAAAAAAB A012 AAAAAAAC ed i registri della CPU così valorizzati R PC AAAAAAAA Indicare cosa accade nella CPU indicando 7 passo per passo come la CPU elabora la informazione. 1 JMP <indirizzo> - il programma salta all istruzione puntata dall indirizzo <indirizzo> 2 ADD R1, <numero> - somma ad R1 il numero e lascia il risultato in R1 3 JMP <indirizzo> - il programma salta all istruzione puntata dall indirizzo <indirizzo> 4 Ad esempio (1. PC MAR 2. Inc(PC) 3. Memory Read etc ect) 5 JMP <indirizzo> - il programma salta all istruzione puntata dall indirizzo <indirizzo> 6 ADD R1, <numero> - somma ad R1 il numero e lascia il risultato in R1 7 Ad esempio (1. PC MAR 2. Inc(PC) 3. Memory Read etc ect)
5 Esercizio 8 - Un elaboratore ha in un determinato istante la memoria così valorizzata JMP 8 AAAAAAA8 AAAAAAAE AAAAAAA9 ADD R1 9 AAAAAAAA 00078B AAAAAAAB ADD R2 10 AAAAAAAC 00023A AAAAAAAD JMP 11 AAAAAAAE AAAAAAA8 AAAAAAAF ed i registri della CPU così valorizzati R1 000A12 R PC AAAAAAAA Indicare cosa accade nella CPU nei clock successivi ed in particolare: Quale è il valore contenuto in R1 ed R2 dopo le istruzioni Se il programma terminerà o meno (indicare il perché) In generale descrivere come funziona la CPU e come variano i valori dei vari registri Esercizio 9 - Dati le operazioni OP1, OP2, OP3 con le seguenti caratteristiche: OP1 FETCH 2 clock OP1 DECODE 1 clock OP1 EXECUTE 2 clock OP2 FETCH 1 clock OP2 DECODE 3 clock OP2 EXECUTE 4 clock OP3 FETCH 2 clock OP3 DECODE 1 clock OP3 EXECUTE 2 clock Indicare: 8 JMP <indirizzo> - il programma salta all istruzione puntata dall indirizzo <indirizzo> 9 ADD R1, <numero> - somma ad R1 il numero e lascia il risultato in R1 10 ADD R2, <numero> - somma ad R2 il numero e lascia il risultato in R2 11 JMP <indirizzo> - il programma salta all istruzione puntata dall indirizzo <indirizzo>
6 Quanti clock sono necessari per terminare tutte le 3 Operazioni nel caso in cui NON venga attuata la tecnica PIPELINING. Quanti clock sono necessari per terminare tutte le 3 Operazioni nel caso in cui venga attuata la tecnica PIPELINING 12. Descrivere la tecnica PIPELINING. Esercizio 10 - Un elaboratore ha in un determinato istante la memoria così valorizzata ADD R2 13 AAAAAAAA 0007B1 AAAAAAAB ADD R2 14 AAAAAAAC 00023A AAAAAAAD JMP 15 AAAAAAAE AAAAAAB0 AAAAAAAF JMP 16 AAAAAAB0 AAAAAAAE AAAAAAB1 ed i registri della CPU così valorizzati R1 000A12 R PC AAAAAAAA Indicare cosa accade nella CPU nei clock successivi ed in particolare: Quale è il valore contenuto in R1 ed R2 dopo le istruzioni Se il programma terminerà o meno (indicare il perché) In generale descrivere come funziona la CPU e come variano i valori dei vari registri Esercizio 11 - Un elaboratore ha la RAM e la CACHE rispettivamente così valorizzate: INDEX DATA 0000 ADD R MOV R1 R ADD R ADD R MOV R1 R MOV R2 R ADD R1 A ADD R1 AF 13 ADD R1, <numero> - somma ad R1 il numero e lascia il risultato in R1 14 MOV R1 R2 copia R1 in R2 15 MOV R2 R1 copia R2 in R1 16 JMP <indirizzo> - il programma salta all istruzione puntata dall indirizzo <indirizzo>
7 INDEX TAG DATA ULTIMA VOLTA USATI A0 JMP CLOCK PRIMA A1 ADD R1 03h 12 CLOCK PRIMA ADD 1 R1 03h 11 CLOCK PRIMA MOV 1 R1 R2 10 CLOCK PRIMA ADD 1 R1 03h 09 CLOCK PRIMA ADD 1 R1 03h 08 CLOCK PRIMA MOV 1 R1 R2 07 CLOCK PRIMA MOV R2 R1 06 CLOCK PRIMA ed i registri della CPU così valorizzati R1 000A12 R PC 0000 Considerando le operazioni finchè il PC arrivi a 0007 indicare: Quanti CACHE HIT avvengono.(dare una spiegazione) Quanti CACHE MISS avvengono. (dare una spiegazione) Quali sono i valori contenuti in R1 ed R2. In generale parlare della politica di gestione CACHE / RAM Esercizio 12 Un elaboratore ha in un determinato istante la memoria così valorizzata FA A1 03 A2 FB A3 04 A4 FC A5 FD A6 FA A7 FA A8 FE A9 A1 AA ed i registri della CPU così valorizzati R1 12 R2 22 PC A9 La tabella di trascodifica della C.U. così definita FA FB FC FD FE ADD R1 ADD R2 MOVE R1 R2 INC R1 JUMP Indicare i passi eseguiti dalla CPU (fermarsi quando vengono ripetuti passi già effettuati)
8 Esercizio 13 Un elaboratore ha la RAM e la CACHE rispettivamente così valorizzate: FA A1 03 A2 FC A3 FE A4 A9 A5 FD A6 FA A7 FA A8 FD A9 FD AA INDEX TAG DATA 0000 A1 FA 0001 A A3 FC ed i registri della CPU così valorizzati R1 0 R2 1 PC A1 La tabella di trascodifica della C.U. così definita FA FB FC FD FE ADD R1 ADD R2 MOVE R1 R2 INC R1 JUMP Considerando le operazioni finchè il PC arrivi a AA indicare: Quanti CACHE HIT avvengono.(dare una spiegazione) Quanti CACHE MISS avvengono. (dare una spiegazione) Quali sono i valori contenuti in R1 ed R2.
9 Esercizio 14 Eseguire la conversione da esadecimale a binario dei seguenti numeri AA AC 23 FF 01 DE DC EF FA AF AE CE Eseguire la conversion da binario ad esadecimale dei seguenti numeri Esercizio 15 Indicare i tempi di esecuzione del seguente pezzo di codice con e senza la tecnica del pipelining tenendo conto che: tempo di FETCH: tempo DECODE: tempo EXECUTE: ADD R1, 58 INC R1 MOVE R2, R1 ADD R2, 8 Esercizio 16 Data la seguente tabella delle verita a b c u Ottimizzare la rete logica.
10 Esercizio 17 Un elaboratore ha in un determinato istante la memoria così valorizzata FB A1 04 A2 FA A3 40 A4 FC A5 FD A6 FB A7 FB A8 FE A9 A1 AA ed i registri della CPU così valorizzati R1 21 R2 23 PC A5 La tabella di trascodifica della C.U. così definita FA FB FC FD FE ADD R1 ADD R2 MOVE R1 R2 INC R1 JUMP Indicare i passi eseguiti dalla CPU (fermarsi quando vengono ripetuti passi già effettuati)
11 Esercizio 18 Un elaboratore ha la RAM e la CACHE rispettivamente così valorizzate: FB A1 04 A2 FC A3 FE A4 A9 A5 FC A6 FC A7 FC A8 FA A9 00 AA INDEX TAG DATA 0000 A1 FB 0001 A A3 FC ed i registri della CPU così valorizzati R1 01 R2 11 PC A1 La tabella di trascodifica della C.U. così definita FA FB FC FD FE ADD R1 ADD R2 MOVE R1 R2 INC R1 JUMP Considerando le operazioni finchè il PC arrivi a AA indicare: Quanti CACHE HIT avvengono.(dare una spiegazione) Quanti CACHE MISS avvengono. (dare una spiegazione) Quali sono i valori contenuti in R1 ed R2.
12 Esercizio 19 Eseguire la conversione da esadecimale a binario dei seguenti numeri BB BA ED CD EE AC BE 76 CE Eseguire la conversion da binario ad esadecimale dei seguenti numeri Esercizio 20 Indicare i tempi di esecuzione del seguente pezzo di codice con e senza la tecnica del pipelining tenendo conto che: tempo di FETCH: tempo DECODE: tempo EXECUTE: ADD R2, 58 ADD R2, 58 MOVE R2, R1 ADD R2, 8 Esercizio 21 Data la seguente tabella delle verita a b c u Ottimizzare la rete logica
13 Esercizio 22 Un elaboratore ha in un determinato istante la memoria così valorizzata FB A1 04 A2 FA A3 40 A4 FC A5 FD A6 FB A7 FB A8 FE A9 A1 AA ed i registri della CPU così valorizzati R1 23 R2 21 PC A7 La tabella di trascodifica della C.U. così definita FA FB FC FD FE ADD R1 ADD R2 MOVE R1 R2 INC R1 JUMP Indicare i passi eseguiti dalla CPU (fermarsi quando vengono ripetuti passi già effettuati)
14 Esercizio 23 Indicare i tempi di esecuzione del seguente pezzo di codice con e senza la tecnica del pipelining tenendo conto che: tempo di FETCH: tempo DECODE: tempo EXECUTE: ADD R2, 58 ADD R2, 58 MOVE R2, R1 ADD R2, 8 Esercizio 24 Data la seguente tabella delle verita a b c u Ottimizzare la rete logica.
15 Esercizio 25 Un elaboratore ha in un determinato istante la memoria così valorizzata FA A1 03 A2 FB A3 04 A4 FC A5 FD A6 FA A7 FA A8 FE A9 A1 AA ed i registri della CPU così valorizzati R1 AC R2 FF PC A5 La tabella di trascodifica della C.U. così definita FA ADD R1 FB ADD R2 FC MOVE R1 R2 FD INC R1 FE JUMP Indicare i passi eseguiti dalla CPU (fermarsi quando vengono ripetuti passi già effettuati)
16 Esercizio 26 Indicare i tempi di esecuzione del seguente pezzo di codice con e senza la tecnica del pipelining tenendo conto che: tempo di FETCH: tempo DECODE: tempo EXECUTE: 2 nanosecondo 2 nanosecondo ADD R1, 58 INC R1 MOVE R2, R1 ADD R2, 8 Esercizio 27 Data la seguente tabella delle verita a b c u Ottimizzare la rete logica.
17 Esercizio 28 Scrivere le parti salienti di un programma che fa la somma di tre numeri Esercizio 29 Scrivere le parti salienti di un programma che fa la somma di tre numeri Date le seguenti parti salienti di un programma segment.data segment.bss N1 resd 1 ; dichiara una zona di memoria di 4 byte e la etichetto N1 segment.text call read_int ; chiamo read_int che legge un numero da tastiera e lo carica in eax move [N1],eax ; sposto eax nella zona di memoria N1 dec eax ; decrementa eax di una unità add eax,[n1] ; sommo eax al numero salvato nella zona di memoria N1 call print_int ; chiamo print _int che stampa il numero contenuto in eax a video - Indicare brevemente l algoritmo del programma - Indicare un possible dump della memoria e descrivere passo passo i passaggi che effettua la CPU(FETCH DECODE EXECUTE) Per il dump della memoria considerare i seguenti dati: il registro eax è a 32 bit ( 4 x 8 bit ) la memoria è di blocchi di dati da 8 bit (1 x 8 bit) il segmento.bss sarà indirizzato dall indirizzo B5 il segmento.text sarà indirizzato dall indirizzo DB La tabella di trascodifica della C.U. così definita call read_int FA call print_int FB move [],eax FC add eax,[] FD dec eax FE
18 Esercizio 30 Indicare i tempi di esecuzione del seguente pezzo di codice con e senza la tecnica del pipelining tenendo conto che: tempo di FETCH: tempo DECODE: tempo EXECUTE: move [N1],eax dec eax add eax,[n1] Esercizio 31 Date le seguenti parti salienti di un programma segment.data segment.bss N1 resd 1 ; dichiara una zona di memoria di 4 byte e la etichetto N1 segment.text call read_int ; chiamo read_int che legge un numero da tastiera e lo carica in eax move [N1],eax ; sposto eax nella zona di memoria N1 inc eax ; incremento eax di una unità add eax,[n1] ; sommo eax al numero salvato nella zona di memoria N1 call print_int ; chiamo print _int che stampa il numero contenuto in eax a video - Indicare brevemente l algoritmo del programma - Indicare un possible dump della memoria e descrivere passo passo i passaggi che effettua la CPU(FETCH DECODE EXECUTE) Per il dump della memoria considerare i seguenti dati: il registro eax è a 32 bit ( 4 x 8 bit ) la memoria è di blocchi di dati da 8 bit (1 x 8 bit) il segmento.bss sarà indirizzato dall indirizzo B5 il segmento.text sarà indirizzato dall indirizzo DB La tabella di trascodifica della C.U. così definita call read_int FA call print_int FB move [],eax FC add eax,[] FD Inc eax FE
19 Esercizio 31 Indicare i tempi di esecuzione del seguente pezzo di codice con e senza la tecnica del pipelining tenendo conto che: tempo di FETCH: tempo DECODE: tempo EXECUTE: move [N1],eax inc eax add eax,[n1] Esercizio 32 Redarre la codifica assembler di un programma che chiede un numero intero, ne chiede un secondo e verifica che sia più piccolo del primo (altrimenti o richiede), ed infine restituisce la differenza. Esercizio 33 Date le seguenti parti salienti di un programma segment.data segment.bss segment.text call read_int ; chiamo read_int che legge un numero da tastiera e lo carica in eax move ebx,eax ; sposto eax nel registro ebx etichetta: call read_int ; chiamo read_int che legge un numero da tastiera e lo carica in eax cmp ebx,eax; ; eseguo la comparazione tra il numero conservato in ebx e quello in eax jz etichetta ; ritorno in etichetta il FLAG ZERO = 1 add ebx,eax call print_int ; chiamo print _int che stampa il numero contenuto in eax a video - Indicare brevemente l algoritmo del programma - Indicare un possible dump della memoria e descrivere passo passo i passaggi che effettua la CPU(FETCH DECODE EXECUTE) Per il dump della memoria considerare i seguenti dati: il registro eax è a 32 bit ( 4 x 8 bit ) la memoria è di blocchi di dati da 8 bit (1 x 8 bit) il segmento.text sarà indirizzato dall indirizzo DB
20 La tabella di trascodifica della C.U. così definita call read_int FA call print_int FB move ebx,eax FC add eax,ebx FD cmp ebx,eax FE Esercizio 34 Redarre la codifica assembler di un programma che chiede due numeri e ne esegue la differenza. Esercizio 35 Date le seguenti parti salienti di un programma segment.data segment.bss N1 resd 1 ; dichiara una zona di memoria di 4 byte e la etichetto N1 segment.text call read_int ; chiamo read_int che legge un numero da tastiera e lo carica in eax move [N1],eax ; sposto eax nella zona di memoria N1 dec eax ; decrementa eax di una unità add eax,[n1] ; sommo eax al numero salvato nella zona di memoria N1 call print_int ; chiamo print _int che stampa il numero contenuto in eax a video - Indicare brevemente l algoritmo del programma - Indicare un possible dump della memoria e descrivere passo passo i passaggi che effettua la CPU(FETCH DECODE EXECUTE) Per il dump della memoria considerare i seguenti dati: il registro eax è a 32 bit ( 4 x 8 bit ) la memoria è di blocchi di dati da 8 bit (1 x 8 bit) il segmento.bss sarà indirizzato dall indirizzo B5 il segmento.text sarà indirizzato dall indirizzo DB La tabella di trascodifica della C.U. così definita call read_int FA call print_int FB move [],eax FC add eax,[] FD dec eax FE
21 Esercizio 36 Indicare i tempi di esecuzione del seguente pezzo di codice con e senza la tecnica del pipelining tenendo conto che: tempo di FETCH: tempo DECODE: tempo EXECUTE: move [N1],eax dec eax add eax,[n1]
22 Esercizio 37 Data la rete logica di seguito indicata: Considerando che ogni porta logica comporta 0,0 di ritardo, calcolare Il ritardo complessivo della rete logica Ottimizzare la rete logica se possibile
23 Esercizio 38 Data la rete logica di seguito indicata: Considerando che ogni porta logica comporta 0,0 di ritardo, calcolare Il ritardo complessivo della rete logica Ottimizzare la rete logica se possibile
24 Esercizio 39 Data la rete logica di seguito indicata: Considerando che ogni porta logica comporta 0,0 di ritardo, calcolare Il ritardo complessivo della rete logica Ottimizzare la rete logica se possibile
Architettura dell elaboratore
Architettura dell elaboratore Riprendiamo il discorso lasciato in sospeso ad inizio corso Riepilogando I programmi e i dati risiedono nella memoria secondaria Per essere eseguiti (i programmi) e usati
Architettura dell elaboratore
Architettura dell elaboratore Riprendiamo il discorso lasciato in sospeso ad inizio corso Riepilogando I programmi e i dati risiedono nella memoria secondaria Per essere eseguiti (i programmi) e usati
Architettura degli elaboratori Tema d esame del 20/01/2016
Architettura degli elaboratori - Luigi Lavazza A.A. 25/6 Università degli Studi dell Insubria Dipartimento di Informatica e Comunicazione Architettura degli elaboratori Tema d esame del 2//26 Luigi Lavazza
FUNZIONAMENTO MACCHINA DI VON NEUMANN
FUNZIONAMENTO MACCHINA DI VON NEUMANN A cura di Marco Sechi PROGRAMMA NULL 0 TAKE 0 ADD 00 SAVE 0 DEC 0 TST 0 JMP 00 HLT 000 In figura viene visualizzato il contenuto della RAM. La parte in alto contiene
Architettura degli elaboratori Tema d esame del 20/01/2016
Architettura degli elaboratori - Luigi Lavazza A.A. 5/6 Università degli Studi dell Insubria Dipartimento di Informatica e Comunicazione Architettura degli elaboratori Tema d esame del //6 Luigi Lavazza
PROVA SCRITTA DEL MODULO DI. 3 luglio 2018 NOME: COGNOME: MATRICOLA:
PROVA SCRITTA DEL MODULO DI 3 luglio 208 NOME: COGNOME: MATRICOLA: ESERCIZIO (8 punti) Si progetti una rete sequenziale in grado di riconoscere le sequenze 00 e 0. La rete è dotata di un unico ingresso
Architettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 12 Gennaio Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 12 Gennaio 2017 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina. Preparare
Il processore - CPU (CENTRAL PROCESSING UNIT)
Il processore - CPU (CENTRAL PROCESSING UNIT) abbiamo visto Programmi e dati risiedono in file memorizzati in memoria secondaria Per essere eseguiti (i programmi) e usati (i dati) vengono copiati nella
Elementi di Architettura
Elementi di Architettura Fondamenti di Informatica Roberto BASILI Marzo, 2007 Classi di Istruzioni Istruzioni di assegnamento/modifica Istruzioni di controllo delle sequenze Istruzioni di I/O Classi di
Fondamenti di Informatica e Programmazione. P ro f. G i a n n i D A n g e l o
Fondamenti di Informatica e Programmazione CPU e Linguag gio Macchina P ro f. G i a n n i D A n g e l o Email: giadangelo@unisa.it A.A. 2018/19 Elaborazione dell Informazione L'elaborazione delle informazioni
Fondamenti di Informatica A. Allievi Ingegneria Gestionale Appello 17 dicembre tema D
Appello 17 dicembre 2001 - tema D alore 4.5 4.5 3 3 1.Usando la sola modalità di indirizzamento diretto in pagina zero a 1-a a b a a+1 2. Utilizzando il linguaggio degli schemi a blocchi strutturati, disegnare
Architettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Pre-appello del 14 Gennaio Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Pre-appello del 14 Gennaio 2015 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina.
Architettura di un calcolatore
Architettura di un calcolatore Corso di Informatica A Vito Perrone Indice La macchina di Von Neumann Memoria CPU Bus Interfacce Esempio L algoritmo Il programma Fasi di esecuzione di un istruzione 2 1
PROVA SCRITTA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO E VECCHIO ORDINAMENTO DIDATTICO 24 Settembre 2008
PROVA SCRITTA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO E VECCHIO ORDINAMENTO DIDATTICO 24 Settembre 2008 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (NO: 8 punti - VO: 7 punti) Si vogliano
Linguaggio macchina. 3 tipi di istruzioni macchina. Istruzioni per trasferimento dati. Istruzioni logico/aritmetiche
3 tipi di istruzioni macchina Linguaggio macchina e assembler 1) trasferimento tra RAM e registri di calcolo della CPU 2) operazioni aritmetiche: somma, differenza, moltiplicazione e divisione 3) operazioni
Un quadro della situazione. Lezione 14 Il Set di Istruzioni (2) Dove siamo nel corso. I principi di progetto visti finora. Cosa abbiamo fatto
Un quadro della situazione Lezione 14 Il Set di Istruzioni (2) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Input/Output Sistema di Interconnessione Registri
Fondamenti di Informatica A. A / 1 9
Fondamenti di Informatica Prof. Marco Lombardi A. A. 2 1 8 / 1 9 Architettura di Von Neumann Architettura di Von Neumann: l Unità di Elaborazione L Unità di Elaborazione L unità di elaborazione (CPU) contiene
Memoria centrale (RAM) Registri della CPU. Definizioni. Architettura considerata in CPUSim. Programma in linguaggio macchina
Architettura considerata in CPUSim Linguaggio macchina -- esempio in CPUSim Manuale di CPU Sim Memoria con 128 celle Indirizzi da 12 bit Registri usuali per un architettura di Von Neumann (, IR,, ) Un
CALCOLATORI ELETTRONICI 27 giugno 2017
CALCOLATORI ELETTRONICI 27 giugno 2017 NOME: COGNOME: MATR: Scrivere nome, cognome e matricola chiaramente in caratteri maiuscoli a stampa 1 Di seguito è riportato lo schema di una ALU a 32 bit in grado
PROVA SCRITTA DEL MODULO DI. CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 14 febbraio 2017
PROVA SCRITTA DEL MODULO DI CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 14 febbraio 2017 NOME: COGNOME: MATRICOLA: CFU: ESERCIZIO 1 (8 punti) Sulla base della rete logica
Ogni CPU è in grado di eseguire un insieme limitato di istruzioni macchina codificate in binario secondo il seguente schema generale.
Ogni CPU è in grado di eseguire un insieme limitato di istruzioni macchina codificate in binario secondo il seguente schema generale. Campo Codice Operativo Campo Operandi K bit n-k bit n bit 1 Istruzione
1 Esercizi con architettura a 1 bus
1 Esercizi con architettura a 1 bus 1.1 Fetch dell istruzione NOTA: l istruzione ClearY azzera il registro Y mentre l istruzione CB imposta a 1 il bit di riporto/prestito in modo da sommare/sottrarre 1.
Rappresentazione dell informazione
Rappresentazione dell informazione Codifica dei numeri Rappresentazioni in base 2, 8, 10 e 16 Rappresentazioni M+S, C1 e C2 Algoritmi di conversione di base Algoritmi di somma, moltiplicazione e divisione
PROVA SCRITTA DEL MODULO DI
PROVA SCRITTA DEL MODULO DI CORSO DI LAUREA IN INGEGNERIA ELETTRICA, ELETTRONICA, ED INFORMATICA CORSO DI LAUREA ININGEGNERIA BIOMEDICA 25 giugno 2019 NOME: COGNOME: MATRICOLA: CFU: ESERCIZIO 1 (9 punti)
A.A. 2018/2019. CPU e Linguaggio Macchina FONDAMENTI DI INFORMATICA E PROGRAMMAZIONE. Docente Prof. Raffaele Pizzolante
A.A. 2018/2019 Docente Prof. Raffaele Pizzolante FONDAMENTI DI INFORMATICA E PROGRAMMAZIONE Architettura di Von Neumann Modello concettuale di un architettura di computer che permette di rappresentare,
Architettura di un Elaboratore
Architettura di un Elaboratore Fabio Massimo Zanzotto Ricapitoliamo puntate precedenti Cosa abbiamo a disposizione: Concetto di algoritmo (con eventuale parametrizzazione) Rappresentazione dell informazione
Architettura. Argomenti. Modello di Von Neumann. Corso di Laurea in Ingegneria Biomedica aa 2003/2004. Ing. Antonio Coronato. Modello di Von Neumann
Architettura Corso di Laurea in Ingegneria Biomedica aa 2003/2004 Ing. Antonio Coronato 1 Argomenti Modello di Von Neumann, Bus, Memoria centrale e dispositivi Data Path delle architetture di Von Neumann
Architettura dei computer
Architettura dei computer In un computer possiamo distinguere quattro unità funzionali: il processore la memoria principale la memoria secondaria i dispositivi di input/output 1 Fornisce la capacità di
Architettura degli elaboratori - Esame del 13 luglio 2015 A.A
Architettura degli elaboratori - Esame del 3 luglio 25 A.A. 24-5 Università degli Studi dell Insubria Dipartimento di Scienze Teoriche e Applicate Architettura degli elaboratori Tema d esame del 3/7/25
Architettura degli elaboratori Tema d esame del 8/2/2016
Architettura degli elaboratori - Esame del 8 febbraio 6 A.A. -6 Università degli Studi dell Insubria Dipartimento di Scienze Teoriche e Applicate Architettura degli elaboratori Tema d esame del 8//6 Luigi
Il processore. Istituzionii di Informatica -- Rossano Gaeta
Il processore Il processore (detto anche CPU, ovvero, Central Processing Unit) è la componente dell unità centrale che fornisce la capacità di elaborazione delle informazioni contenute nella memoria principale
Architettura dell elaboratore
Riepilogando Architettura dell elaboratore Riprendiamo il discorso lasciato in sospeso ad iniio corso I programmi e i dati risiedono nella memoria secondaria Per essere eseguiti (i programmi) e usati (i
Architettura di un calcolatore e ciclo macchina. Appunti per la classe 3 Dinf
Architettura di un calcolatore e ciclo macchina Appunti per la classe 3 Dinf Il Sistema di Elaborazione Computer Hardware Software 2 Hardware Struttura fisica del calcolatore formata dai circuiti elettronici
Esercizi su microistruzioni. 1 Esercizi con architettura a 1 bus
Esercizi su microistruzioni Ogni riga elenca i segnali che vengono attivati nello stesso ciclo di clock. Si assume che lettura e scrittura dei registri avvengano all inizio e alla fine del ciclo di clock,
Struttura CPU. Struttura e Funzione del Processore. Capitolo 12. Compiti CPU:
Struttura e Funzione del Processore Capitolo 12 Struttura CPU Compiti CPU: Prelevare istruzioni Interpretare istruzioni Prelevare dati Elaborare dati Scrivere (memorizzare) dati 1 CPU con bus di sistema
Università dell'insubria - Luigi Lavazza 1
Università degli Studi dell Insubria Dipartimento di Scienze Teoriche e Applicate Architettura degli elaboratori Tema d esame del 27/11/214 Luigi Lavazza Dipartimento di Scienze Teoriche ed Applicate luigi.lavazza@uninsubria.it
Le istruzioni del linguaggio gg macchina corrispondono ad operazioni elementari di elaborazione operazioni aritmetiche
ELABORAZIONE Le istruzioni del linguaggio gg macchina corrispondono ad operazioni elementari di elaborazione operazioni aritmetiche operazioni relazionali (confronto tra dati) operazioni booleane altre
Architettura degli elaboratori
Università degli Studi dell Insubria Dipartimento di Scienze Teoriche e Applicate Architettura degli elaboratori Tema d esame del /9/24 Dipartimento di Scienze Teoriche e Applicate luigi.lavazza@uninsubria.it
PROVA SCRITTA DEL MODULO DI. 13 giugno 2017 NOME: COGNOME: MATRICOLA:
PROVA SCRITTA DEL MODULO DI 13 giugno 2017 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (7 punti) Progettare una rete logica ad un ingresso X e ad un uscita Z che sia posta ad 1 al riconoscimento della sequenza
SECONDA PROVA INTERMEDIA DEL MODULO DI. 1 giugno 2017 NOME: COGNOME: MATRICOLA:
SECONDA PROVA INTERMEDIA DEL MODULO DI 1 giugno 2017 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (12 punti) Motivando ciascuna istruzione con opportuni commenti, scrivere una funzione Assembly MIPS scomponi
Architettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello dell 11 Settembre Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello dell 11 Settembre 2015 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina.
ARCHITETTURA DEL CALCOLATORE
ARCHITETTURA DEL CALCOLATORE AVVERTENZE Questi appunti non vogliono essere degni sostituti di un buon libro di testo e hanno il solo scopo di aiutare gli studenti dei corsi di informatica che affrontano
Un quadro della situazione. Lezione 15 Il Set di Istruzioni (2) Le operazioni e gli operandi. Dove siamo nel corso. Cosa abbiamo fatto
Un quadro della situazione Lezione 15 Il Set di Istruzioni (2) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Input/Output Sistema di Interconnessione Registri
Corso di Laurea in Informatica Architetture degli Elaboratori
Corso di Laurea in Informatica Architetture degli Elaboratori Corsi A e B Scritto del 7 luglio 2005 Esercizio 1 (punti 2) Considerare la rappresentazione dei numeri relativi su 10 bit in complemento a
Architettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 10 Febbraio Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 10 Febbraio 2017 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina.
Componenti di un processore
Componenti di un processore Unità di Controllo Bus Interno REGISTRI Program Counter (PC) Registro di Stato (SR) Registro Istruzioni (IR) Registri Generali Unità Aritmetico- Logica Registro Indirizzi Memoria
di correggere 2 bit, purché siano contigui
UNIVERSITÀ EGLI STUI I CAMERINO - LAUREA IN INFORMATICA I Q U E S T I O N A R I O 1) Quali tra le seguenti rappresenta il valore corretto di un codice di Hamming con h=3 del valore originario: 0x2B18 a)
Architettura del Calcolatore
Giuseppe Manco Lezione 3 17 Ottobre 2003 Architettura del calcolatore Il calcolatore è uno strumento programmabile per la rappresentazione, la memorizzazione e l elaborazione delle informazioni un calcolatore
La macchina di Von Neumann. UNIVERSITÀ DEGLI STUDI DEL SANNIO Benevento DING DIPARTIMENTO DI INGEGNERIA CORSO DI "PROGRAMMAZIONE I"
23/11/218 UNIVERSITÀ DEGLI STUDI DEL SANNIO Benevento DING DIPARTIMENTO DI INGEGNERIA La macchina di Von Neumann Unità periferiche Memoria Centrale CPU CORSO DI "PROGRAMMAZIONE I" Bus Dati Bus Indirizzi
Architettura degli Elaboratori Lez. 10 Esercizi su CPU MIPS a 1 ciclo di clock. Prof. Andrea Sterbini
Architettura degli Elaboratori Lez. 10 Esercizi su CPU MIPS a 1 ciclo di clock Prof. Andrea Sterbini sterbini@di.uniroma1.it Argomenti Argomenti della lezione - Esercizi sulla CPU MIPS a 1 colpo di clock
Macchina di Von Neumann
Avvertenza Quanto segue NON è un libro, ma è una copia dei lucidi usati a lezione che NON sostituisce i libri di testo adottati e consigliati per l insegnamento di Informatica Generale. Questa copia è
Laboratorio
Laboratorio 21-10-2008 CPUSIM PARTE1 Preparazione ambiente di lavoro In questa lezione iniziamo ad utilizzare il programma CPUSim, che permette di simulare l esecuzione di programmi assembler da parte
MAC1 Simulatore di Microprocessore
MAC1 Simulatore di Microprocessore INTRODUZIONE Architettura del MAC-1 - Indirizzabilità della memoria a 16 bit ( 64 Kb) - Indirizzabilità diretta a 12 bit (limitata ai primi 4 Kb) - 16 registri a 16 bit
CPU. ALU e Registri della CPU. Elementi della CPU. CPU e programmazione (Parte 1) Central Processing Unit, processore
CPU CPU e programmazione (Parte 1) La CPU (Central Processing Unit) e` in grado di eseguire dei programmi, cioe` sequenze di istruzioni elementari ( istruzioni macchina ) Idea fondamentale dell'architettura
SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 28 Settembre 2004
SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO 28 Settembre 2004 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO 1 (NO: 8 punti
Architettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 22 giugno Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 22 giugno 2017 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina. Preparare
SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 13 Luglio 2004
SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO 13 Luglio 2004 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO 1 (9 punti) Si
Introduzione. Architettura
Introduzione Questo simulatore fornisce una versione semplificata dell assemblatore sfruttato dal processore 8088 trasformando il codice inserito in input in codice eseguibile e ne simula l esecuzione
Corso di Laurea in Informatica Architetture degli Elaboratori
Corso di Laurea in Informatica Architetture degli Elaboratori Corsi A e B Scritto del 20 dicembre 2005 Esercizio 1 (punti 2) Considerare una codifica su 8 bit in complemento a due e rappresentare i seguenti
Domande di Reti Logiche compito del 29/01/2019
CMP %EAX, %EBX JB dopo Il codice scritto sopra salta all etichetta dopo se: EBX
Architettura del calcolatore (Seconda parte)
Architettura del calcolatore (Seconda parte) Ingegneria Meccanica e dei Materiali Università degli Studi di Brescia Prof. Massimiliano Giacomin LINGUAGGIO E ORGANIZZAZIONE DEL CALCOLATORE Linguaggio assembly
ESERCIZIO 1 Si consideri la seguente funzione f (A, B, C, D) non completamente specificata definita attraverso il suo ON-SET e DC-SET:
Università degli Studi di Milano Corso Architettura degli elaboratori e delle reti Prof. Cristina Silvano A.A. 2004/2005 Esame scritto del 15 luglio 2005 Cognome: Matricola: Nome: Istruzioni Scrivere solo
INFORMATICA GENERALE
INFORMATICA GENERALE a.a. 2006/2007 COGNOMI A-L Silvano Antonelli -Ricevimento : durante il corso: Martedì ore 15.30 presso Dipartimento di Informatica, Largo Pontecorvo 2 Stanza 394 negli altri periodi:
Abilità Informa/che. capitolo 3. Prof. Fabio Calefato a.a Giurisprudenza
Abilità Informa/che capitolo 3 Prof. Fabio Calefato a.a. 2015-16 Giurisprudenza Archite3ura Hardware Degli Elaboratori Elemen> della macchina di Von Neumann Memoria principale Processore Memoria secondaria
Allegato C al decreto n. 67 del
Allegato C al decreto n. 67 del 24.10.2014 Procedura negoziata ex art.57 comma 2, lettera b) del d.lgs. n. 163/2006 e s.m.i, per la fornitura di farmaci in esclusiva in fabbisogno alle Aziende Sanitarie
AXO Architettura dei Calcolatori e Sistemi Operativi. microarchitettura del processore
AXO Architettura dei Calcolatori e Sistemi Operativi microarchitettura del processore Data-path ad un solo bus interno Faremo riferimento ad una generica CPU e a una memoria con parole da 32 bit I registri:
Il Ciclo Fetch-Decode-Execute. C Nyssen/Aberdeen College 2003
Il Ciclo Fetch-Decode-Execute C Nyssen/Aberdeen College 2003 Linguaggio Assembler Op code (Mnemonico) Operando #assembly code program 0000 LDA-24 #loads 0001 ADD-25 #adds 0002 HLT #stops #end of program
1.1 Rappresentazione di numeri naturali ed interi
1.1 Rappresentazione di numeri naturali ed interi La ALU è in grado di eseguire operazioni logiche (AND, OR, NOT, etc.) su stringhe di bit ed operazioni aritmetiche, interpretando le stringhe di bit che
Pag. 1. Informatica Facoltà di Medicina Veterinaria a.a. 2012/13 prof. Stefano Cagnoni. Architettura del calcolatore (parte II)
1 Università degli studi di Parma Dipartimento di Ingegneria dell Informazione Informatica a.a. 2012/13 La inserita nella architettura dell elaboratore Informatica Facoltà di Medicina Veterinaria a.a.
Calcolatori Elettronici da 6CFU (CdL Ingegneria Informatica) Esame del 20 luglio 2018 tempo a disposizione: 1 ora e 25 minuti
Calcolatori Elettronici da 6CFU (CdL Ingegneria Informatica) Esame del 20 luglio 2018 tempo a disposizione: 1 ora e 25 minuti Domanda 1 Rappresentare il numero -3 nel sistema di rappresentazione in eccesso
Architettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 25 Febbraio Attenzione:
Cognome... Nome.. Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 25 Febbraio 2014 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina. Preparare
Corso di Architettura dei Calcolatori (I anno) Prova scritta finale 19 settembre 2008
Corso di Architettura dei Calcolatori (I anno) Prova scritta finale 9 settembre 2008 aa 2007/2008 COGNOME: NOME: (punti 3) Supponiamo di voler rappresentare i seguenti colori usando una codifica binaria
Corso di Architettura dei Calcolatori (I anno) Prova scritta finale 6 luglio 2007
Corso di Architettura dei Calcolatori (I anno) Prova scritta finale 6 luglio 2007 aa 2006/2007 COGNOME: NOME: 1 (punti 2) Considerare la seguente configurazione su 16 bit: c =0000 0000 0111 1111 (a) Calcolare
Architettura degli Elaboratori
Architettura degli Elaboratori Ciclo di, classificazione e livelli delle architetture di calcolatore Lezioni del Corso di Laurea Triennale in Informatica Per gentilezza del Prof. Sebastiano Pizzutilo (Dipartimento
Elementi di informatica
Elementi di informatica Architetture degli elaboratori Il calcolatore Un calcolatore è sistema composto da un elevato numero di componenti Il suo funzionamento può essere descritto se lo si considera come
Architettura dei calcolatori I parte Introduzione, CPU
Università degli Studi di Palermo Dipartimento di Ingegneria Informatica Informatica ed Elementi di Statistica 3 c.f.u. Anno Accademico 2010/2011 Docente: ing. Salvatore Sorce Architettura dei calcolatori
ESERCITAZIONE Unità centrale di elaborazione Ciclo base di un istruzione Meccanismo di interruzione
ESERCITAZIONE 8 Sommario Unità centrale di elaborazione Meccanismo di interruzione CPU-Memoria Architettura di una CPU Linguaggio macchina Modi di indirizzamento 1. Unità centrale di elaborazione L unità
Macchina di Von Neumann
Fondamenti di Informatica: Struttura del Calcolatore 1 Macchina di Von Neumann Memorie di Massa BUS DI SISTEMA CPU Memoria Centrale (RAM) Periferiche Fondamenti di Informatica: Struttura del Calcolatore
1) Un calcolatore con processore R3000 avente frequenza di clock pari a 2GHz esegue il seguente programma:
(versione riveduta da errori di stampa) MATRICOLA COGNOME NOME 1) Un calcolatore con processore R3000 avente frequenza di clock pari a 2GHz esegue il seguente programma:.text addi $12,$0,2 addi $10,$0,288
Pinout PD32. Memoria di lavoro esterna. tramite l indirizzo ad esse associato. e possono essere lette o scritte: Le singole celle sono distinguibili
PD-32,prima parte Struttura a blocchi del sistema di calcolo MEMORIA KB Memory Address Bus Memory Data Bus Memory Control Bus PD32 I/O Address Bus I/O Data Bus I/O Control Bus IACK Device Device 7 Pinout
Esercizi con l assemblatore NASM
Esercizi con l assemblatore NASM Corso di Sistemi Operativi @ Unimi Mattia Monga 17 marzo 2017 Contents 1 Programmare senza il sistema operativo 1 1.1 Programma finale........................... 2 2 Somma
Architettura di un elaboratore
Architettura di un elaboratore Prof. Giulio Maraldi Istituto di Istruzione Superiore Marie Curie Savignano sul Rubicone A.S. 2017/2018 Argomenti 1. Componenti e struttura 2. CPU 3. Memorie 4. Periferiche
Cognome:, Nome: Matricola:
I Prova Intercorso Fondamenti di Informatica e Programmazione, A.A. 2017/18 Docente: R. Pizzolante Traccia A Cognome:, Nome: Matricola: Spazio riservato alla commissione esaminatrice 1 2 3 4 5 6 7 8 9
La CPU e la Memoria. Sistemi e Tecnologie Informatiche 1. Struttura del computer. Sistemi e Tecnologie Informatiche 2
La CPU e la Memoria Sistemi e Tecnologie Informatiche 1 Struttura del computer Sistemi e Tecnologie Informatiche 2 1 I registri La memoria contiene sia i dati che le istruzioni Il contenuto dei registri
Data-path. ad un solo bus interno. Struttura del processore. L unità di elaborazione
Struttura del processore L unità di elaborazione Data-path ad un solo bus interno Faremo riferimento ad una generica CPU e a una memoria con parole da 32 bit I registri: PC; MAR/MDR (di appoggio per accesso
Architettura del. Calcolatori (1) Calcolatori (2) L architettura di Von Neumann. CPU RAM Memoria I/O. secondaria. bus
Architettura del calcolatore Calcolatori (1) Introdotti all'inizio degli anni 1940 Costruiti assemblano componenti elettronici elementari per memorizzare informazioni ed eseguire programmi informazioni
Corso di Laurea in Informatica Architetture degli Elaboratori
Corso di Laurea in Informatica Architetture degli Elaboratori Corsi A e B Scritto del 12 settembre 2005 Esercizio 1 (punti -1, 4) Considerare la rappresentazione in complemento a due del numero decimale
ARCHITETTURA DI UN SISTEMA DI ELABORAZIONE
ARCHITETTURA DI UN SISTEMA DI ELABORAZIONE Il computer o elaboratore è una macchina altamente organizzata capace di immagazzinare, elaborare e trasmettere dati con notevole precisione e rapidità. Schematicamente
Informatica. Mario Pavone - Dept. Mathematics & Computer Science - University of Catania. Trasferimento. Ambiente esterno.
Trasferimento Ambiente esterno Controllo Informatica Mario Pavone - Dept. Mathematics & Computer Science - University of Catania mpavone@dmi.unict.it Architettura di Von Neumann PC$ Registri$ ALU$ Memoria$di$
SECONDA PROVA INTERMEDIA DEL MODULO DI
SECONDA PROVA INTERMEDIA DEL MODULO DI CORSO DI LAUREA IN INGEGNERIA ELETTRICA, ELETTRONICA ED INFORMATICA CORSO DI LAUREA IN INGEGNERIA BIOMEDICA ISCRITTI ALL A.A. 2017/18 e precedenti 3 giugno 2019 NOME:
Architettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 26 Gennaio Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 26 Gennaio 2018 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina. Preparare
Architettura del processore e esecuzione delle istruzioni
Architettura del processore e esecuzione delle istruzioni Prof. CAPEZIO Francesco Quest'opera è soggetta alla licenza Creative Commons Attribuzione Non Commerciale Introduzione Il compito di un processore
Tecniche della Programmazione, , Parte1
Tecniche della Programmazione, 2017-18, Parte1 Per alcune slide di questa lezione ho tratto spunto, o brutalmente usato, quelle della raccolta dei proff. F.Frati e C.Limongelli, che ringrazio Tecniche
Funzionalità di un calcolatore. Il calcolatore: modello architetturale. Lo schema di riferimento. L hardware dei sistemi di elaborazione (prima parte)
Funzionalità di un calcolatore L hardware dei sistemi di elaborazione (prima parte) Fondamenti di Informatica A Ingegneria Gestionale Università degli Studi di Brescia Trasferim ento Docente: Prof. Alfonso
Corso di Architettura dei Calcolatori (I anno) Prova scritta finale 7 febbraio 2008
Corso di Architettura dei Calcolatori (I anno) Prova scritta finale 7 febbraio 2008 aa 2006/2007 COGNOME: NOME: 1 (punti 2) Date le seguenti 4 configurazioni: 0000 0000 0000 0010 1111 1111 0101 1100 1000
PROVA SCRITTA DEL MODULO DI. 18 Settembre 2018
PROVA SCRITTA DEL MODULO DI 18 Settembre 2018 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (10 punti) 1. (6 punti) Progettare una rete logica che calcoli il complemento a 2 di un operando a tre bit. 2. (4 punti)
Abilità Informatiche e Telematiche
Abilità Informatiche e Telematiche (Laurea Triennale + Laurea Magistrale) Marco Pedicini mailto:marco.pedicini@uniroma3.it Corso di Laurea in Scienze della Comunicazione, Università Roma Tre 12 Dicembre