Domande di Reti Logiche compito del 29/01/2019
|
|
- Enrico Cocco
- 4 anni fa
- Visualizzazioni
Transcript
1 CMP %EAX, %EBX JB dopo Il codice scritto sopra salta all etichetta dopo se: EBX<EAX, interpretando gli operandi come naturali EAX<EBX, interpretando gli operandi come naturali EBX<EAX, interpretando gli operandi come interi EAX<EBX, interpretando gli operandi come interi NUOVO PROGRAMMA (a.a. 2018/19) Barrare una sola risposta per ogni domanda Il punteggio finale è -1 (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve Devo calcolare il quoziente della divisione per 2 di un operando intero. Usando la SAR e la IDIV otterrò lo stesso quoziente: sempre solo se il dividendo è positivo solo se il dividendo è negativo mai Nel processore visto a lezione, i codici operativi delle istruzioni occupano un byte. L istruzione MOV %AH, %AL occupa: 1 byte 2 byte 3 byte S0:[ ] RFD<=1; STAR<=(dav_==1)?S0:S1; [ ] S1:[ ] RFD<=0; X<=x; STAR<=(dav_==0)?S1:S2; [ ] S2:[ ] Il dato x è protetto da handshake /dav-rfd. Il consumatore lo campiona secondo la descrizione scritta sopra. Il comportamento del consumatore è: Corretto Errato Detto il tempo di attraversamento di una qualunque rete combinatoria, una disequazione come quella scritta sopra vincola il periodo di clock T nelle RSS: Di Moore, Mealy e Mealy ritardato Solo di Moore e di Mealy Solo di Moore Nell ingresso ad interruzione di programma, il semaforo viene messo a verde: Dalla start_in Dalla wait_in Dal driver_in x NOT OR Nel circuito sopra disegnato, l uscita z: Va ad 1 per subito dopo il fronte di salita di x Va ad 1 per subito dopo il fronte di discesa di x Va a 0 per subito dopo il fronte di salita di x Va a 0 per subito dopo il fronte di discesa di x Un chip di RAM del tipo visto a lezione, con 24 fili di indirizzo ed 8 fili di dati, contiene 192 D-latch 2 27 D-latch 2 27 D-flip-flop Dati due numeri interi a e b e le loro rappresentazioni A e B, A<B implica a<b In complemento alla radice In modulo e segno In traslazione La divisione di 100;10000 per 10;100 può sempre essere svolta con un modulo divisore in base 10 avente: Dividendo a 5 cifre, divisore a 3 cifre Dividendo a 6 cifre, divisore a 4 cifre Dividendo a 7 cifre, divisore a 3 cifre z In una rete sequenziale asincrona, la presenza o meno di corse delle variabili di stato dipende: Dalla codifica dello stato interno Dalla scelta del modello di sintesi delle reti combinatorie (ad esempio, SP o PS) Dall inizializzazione al reset degli elementi di memoria Una porta XOR ammette alee statiche: Del primo ordine Del secondo ordine, solo sul livello 0 Del secondo ordine, solo sul livello 1 VECCHIO PROGRAMMA
2 Cognome e nome: Matricola: Consegna: Sì No
3 Domande di Reti Logiche - compito del 29/01/2019 Barrare una sola risposta per domanda Il punteggio finale è -1 (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve NUOVO PROGRAMMA (a.a. 2018/19) Devo calcolare il quoziente della divisione per 2 di un operando intero. Usando la SAR e la IDIV otterrò lo stesso quoziente: sempre solo se il dividendo è positivo solo se il dividendo è negativo mai CMP %EAX, %EBX JB dopo Il codice scritto sopra salta all etichetta dopo se: EBX<EAX, interpretando gli operandi come naturali EAX<EBX, interpretando gli operandi come naturali EBX<EAX, interpretando gli operandi come interi EAX<EBX, interpretando gli operandi come interi Una porta XOR ammette alee statiche: Del primo ordine Del secondo ordine, solo sul livello 0 Del secondo ordine, solo sul livello 1 In una rete sequenziale asincrona, la presenza o meno di corse delle variabili di stato dipende: Dalla codifica dello stato interno Dalla scelta del modello di sintesi delle reti combinatorie (ad esempio, SP o PS) Dall inizializzazione al reset degli elementi di memoria VECCHIO PROGRAMMA Nel processore visto a lezione, i codici operativi delle istruzioni occupano un byte. L istruzione MOV %AH, %AL occupa: 1 byte 2 byte 3 byte La divisione di 100;10000 per 10;100 può sempre essere svolta con un modulo divisore in base 10 avente: Dividendo a 5 cifre, divisore a 3 cifre Dividendo a 6 cifre, divisore a 4 cifre Dividendo a 7 cifre, divisore a 3 cifre x NOT OR Nel circuito sopra disegnato, l uscita z: Va ad 1 per subito dopo il fronte di salita di x Va ad 1 per subito dopo il fronte di discesa di x Va a 0 per subito dopo il fronte di salita di x Va a 0 per subito dopo il fronte di discesa di x z S0:[ ] RFD<=1; STAR<=(dav_==1)?S0:S1; [ ] S1:[ ] RFD<=0; X<=x; STAR<=(dav_==0)?S1:S2; [ ] S2:[ ] Il dato x è protetto da handshake /dav-rfd. Il consumatore lo campiona secondo la descrizione scritta sopra. Il comportamento del consumatore è: Corretto Errato Un chip di RAM del tipo visto a lezione, con 24 fili di indirizzo ed 8 fili di dati, contiene 192 D-latch 2 27 D-latch 2 27 D-flip-flop Dati due numeri interi a e b e le loro rappresentazioni A e B, A<B implica a<b In complemento alla radice In modulo e segno In traslazione Detto il tempo di attraversamento di una qualunque rete combinatoria, una disequazione come quella scritta sopra vincola il periodo di clock T nelle RSS: Di Moore, Mealy e Mealy ritardato Solo di Moore e di Mealy Solo di Moore Nell ingresso ad interruzione di programma, il semaforo viene messo a verde: Dalla start_in Dalla wait_in Dal driver_in
4 Cognome e nome: Matricola: Consegna: Sì No
5 Domande di Reti Logiche - compito del 29/01/2019 Barrare una sola risposta per domanda Il punteggio finale è -1 (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve Nel processore visto a lezione, i codici operativi delle istruzioni occupano un byte. L istruzione MOV %AH, %AL occupa: 1 byte 2 byte 3 byte La divisione di 100;10000 per 10;100 può sempre essere svolta con un modulo divisore in base 10 avente: Dividendo a 5 cifre, divisore a 3 cifre Dividendo a 6 cifre, divisore a 4 cifre Dividendo a 7 cifre, divisore a 3 cifre x NOT OR Nel circuito sopra disegnato, l uscita z: Va ad 1 per subito dopo il fronte di salita di x Va ad 1 per subito dopo il fronte di discesa di x Va a 0 per subito dopo il fronte di salita di x Va a 0 per subito dopo il fronte di discesa di x z S0:[ ] RFD<=1; STAR<=(dav_==1)?S0:S1; [ ] S1:[ ] RFD<=0; X<=x; STAR<=(dav_==0)?S1:S2; [ ] S2:[ ] Il dato x è protetto da handshake /dav-rfd. Il consumatore lo campiona secondo la descrizione scritta sopra. Il comportamento del consumatore è: Corretto Errato NUOVO PROGRAMMA (a.a. 2018/19) Un chip di RAM del tipo visto a lezione, con 24 fili di indirizzo ed 8 fili di dati, contiene 192 D-latch 2 27 D-latch 2 27 D-flip-flop Dati due numeri interi a e b e le loro rappresentazioni A e B, A<B implica a<b In complemento alla radice In modulo e segno In traslazione Devo calcolare il quoziente della divisione per 2 di un operando intero. Usando la SAR e la IDIV otterrò lo stesso quoziente: sempre solo se il dividendo è positivo solo se il dividendo è negativo mai CMP %EAX, %EBX JB dopo Il codice scritto sopra salta all etichetta dopo se: EBX<EAX, interpretando gli operandi come naturali EAX<EBX, interpretando gli operandi come naturali EBX<EAX, interpretando gli operandi come interi EAX<EBX, interpretando gli operandi come interi Detto il tempo di attraversamento di una qualunque rete combinatoria, una disequazione come quella scritta sopra vincola il periodo di clock T nelle RSS: Di Moore, Mealy e Mealy ritardato Solo di Moore e di Mealy Solo di Moore Nell ingresso ad interruzione di programma, il semaforo viene messo a verde: Dalla start_in Dalla wait_in Dal driver_in Una porta XOR ammette alee statiche: Del primo ordine Del secondo ordine, solo sul livello 0 Del secondo ordine, solo sul livello 1 In una rete sequenziale asincrona, la presenza o meno di corse delle variabili di stato dipende: Dalla codifica dello stato interno Dalla scelta del modello di sintesi delle reti combinatorie (ad esempio, SP o PS) Dall inizializzazione al reset degli elementi di memoria VECCHIO PROGRAMMA
6 Cognome e nome: Matricola: Consegna: Sì No
7 NUOVO PROGRAMMA (a.a. 2018/19) VECCHIO PROGRAMMA CMP %EAX, %EBX JB dopo Il codice scritto sopra salta all etichetta dopo se: EBX<EAX, interpretando gli operandi come naturali EAX<EBX, interpretando gli operandi come naturali EBX<EAX, interpretando gli operandi come interi EAX<EBX, interpretando gli operandi come interi Domande di Reti Logiche - compito del 29/01/2019 Barrare una sola risposta per domanda Il punteggio finale è -1 (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve Devo calcolare il quoziente della divisione per 2 di un operando intero. Usando la SAR e la IDIV otterrò lo stesso quoziente: sempre solo se il dividendo è positivo solo se il dividendo è negativo mai In una rete sequenziale asincrona, la presenza o meno di corse delle variabili di stato dipende: Dalla codifica dello stato interno Dalla scelta del modello di sintesi delle reti combinatorie (ad esempio, SP o PS) Dall inizializzazione al reset degli elementi di memoria Una porta XOR ammette alee statiche: Del primo ordine Del secondo ordine, solo sul livello 0 Del secondo ordine, solo sul livello 1 S0:[ ] RFD<=1; STAR<=(dav_==1)?S0:S1; [ ] S1:[ ] RFD<=0; X<=x; STAR<=(dav_==0)?S1:S2; [ ] S2:[ ] Il dato x è protetto da handshake /dav-rfd. Il consumatore lo campiona secondo la descrizione scritta sopra. Il comportamento del consumatore è: Corretto Errato Nel processore visto a lezione, i codici operativi delle istruzioni occupano un byte. L istruzione MOV %AH, %AL occupa: 1 byte 2 byte 3 byte x NOT OR Nel circuito sopra disegnato, l uscita z: Va ad 1 per subito dopo il fronte di salita di x Va ad 1 per subito dopo il fronte di discesa di x Va a 0 per subito dopo il fronte di salita di x Va a 0 per subito dopo il fronte di discesa di x Un chip di RAM del tipo visto a lezione, con 24 fili di indirizzo ed 8 fili di dati, contiene 192 D-latch 2 27 D-latch 2 27 D-flip-flop Dati due numeri interi a e b e le loro rappresentazioni A e B, A<B implica a<b In complemento alla radice In modulo e segno In traslazione La divisione di 100;10000 per 10;100 può sempre essere svolta con un modulo divisore in base 10 avente: Dividendo a 5 cifre, divisore a 3 cifre Dividendo a 6 cifre, divisore a 4 cifre Dividendo a 7 cifre, divisore a 3 cifre z Detto il tempo di attraversamento di una qualunque rete combinatoria, una disequazione come quella scritta sopra vincola il periodo di clock T nelle RSS: Di Moore, Mealy e Mealy ritardato Solo di Moore e di Mealy Solo di Moore Nell ingresso ad interruzione di programma, il semaforo viene messo a verde: Dalla start_in Dalla wait_in Dal driver_in
8 Cognome e nome: Matricola: Consegna: Sì No
Domande di Reti Logiche compito del 08/01/2019
NUOVO PROGRAMMA (a.a. 2018/19) MOV 0x00, 0xFF L istruzione scritta sopra: Copia la costante 0x00 (su 8 bit) nella cella di memoria di indirizzo 0xFF Copia il contenuto della cella di memoria di indirizzo
DettagliDomande di Reti Logiche compito del 10/01/2017
Barrare una sola risposta per ogni domanda Il punteggio finale è -1 (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve Una sintesi
DettagliDomande di Reti Logiche - compito del 16/07/2019
NUOVO PROGRAMMA (a.a. 28/9) Domande di Reti Logiche - compito del 6/7/29 Barrare una sola risposta per domanda Il punteggio finale è - (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio
DettagliDomande di Reti Logiche compito del 26/06/2018
Barrare una sola risposta per ogni domanda Il punteggio finale è -1 (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve Se in un circuito
DettagliDomande di Reti Logiche compito del 26/06/2018
Barrare una sola risposta per ogni domanda Il punteggio finale è -1 (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve Se in un circuito
DettagliDomande di Reti Logiche compito del 14/02/2019
ADD $0b11111111, %AL JO dopo Il codice scritto sopra salta all etichetta dopo: Solo se contenuto di AL è 1000 0000 Se il contenuto di AL è diverso da 0000 0000 Se il contenuto di AL è 0000 0001 NUOVO PROGRAMMA
DettagliDomande di Reti Logiche - compito del 25/06/2019
NUOVO PROGRAMMA (a.a. 28/9) Domande di Reti Logiche compito del 25/6/29 Barrare una sola risposta per domanda Il punteggio finale è (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio
DettagliDomande di Reti Logiche compito dell 11/1/2016
Barrare una sola risposta per ogni domanda Il punteggio finale è -1 (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve Se prendo un
DettagliDomande di Reti Logiche compito del 07/06/2016
Domande di Reti Logiche compito del 7/6/26 Barrare una sola risposta per ogni domanda Il punteggio finale è - (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del
DettagliDomande di Reti Logiche compito del 29/1/2016
Domande di Reti Logiche compito del 29/1/2016 Barrare una sola risposta per ogni domanda Il punteggio finale è -1 (n. di risposte errate + n. domande lasciate in bianco Usare lo spazio bianco sul retro
DettagliDomande di Reti Logiche compito del 6/6/2017
Barrare una sola risposta per ogni domanda Il punteggio finale è - (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve Sia dato un
DettagliDomande di Reti Logiche compito del 28/06/2016
Barrare una sola risposta per ogni domanda Il punteggio finale è -1 (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve X i X La rete
DettagliDomande di Reti Logiche compito del 30/1/2018
Barrare una sola risposta per ogni domanda Il punteggio finale è - (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve Sia dato un
DettagliDomande di Reti Logiche compito del 30/1/2018
Barrare una sola risposta per ogni domanda Il punteggio finale è - (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve Sia dato un
DettagliDomande di Reti Logiche compito del 18/07/2017
Se in una mappa di Karnaugh alcuni zeri vengono sostituiti da non-specificati, il costo della sintesi di costo minimo in forma SP della rete corrispondente: Non può aumentare Non può diminuire Barrare
DettagliDomande di Reti Logiche compito del 27/6/2017
Barrare una sola risposta per ogni domanda Il punteggio finale è -1 (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve Lo stato di
DettagliDomande di Reti Logiche compito del 09/01/2018
Barrare una sola risposta per ogni domanda Il punteggio finale è -1 (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve x NOT??? Affinché
DettagliDomande di Reti Logiche compito del 17/02/2016
Barrare ua sola risposta per ogi domada Il puteggio fiale è -1 (. di risposte errate +. domade lasciate i biaco) Usare lo spazio biaco sul retro del foglio per apputi, se serve Per far sì che u Latch SR
DettagliCalcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 RETI LOGICHE: RETI SEUENZIALI Massimiliano Giacomin 1 LIMITI DELLE RETI COMBINATORIE e RETI SEUENZIALI Le reti combinatorie sono senza retroazione: il segnale di
DettagliProva d esame di Reti Logiche T 09 Gennaio 2015 COGNOME:.. NOME:.. MATRICOLA:
Prova d esame di Reti Logiche T 09 Gennaio 2015 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 12 Gennaio Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 12 Gennaio 2017 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina. Preparare
DettagliMacchine Sequenziali
Macchine Sequenziali CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Tassonomia dei circuiti digitali Circuiti combinatori» Il valore
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 25 Febbraio Attenzione:
Cognome... Nome.. Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 25 Febbraio 2014 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina. Preparare
DettagliInformatica/ Ing. Meccanica/ Edile/ Prof. Verdicchio/ 13/07/2016/ Foglio delle domande / VERSIONE 1
Informatica/ Ing. Meccanica/ Edile/ Prof. Verdicchio/ 13/07/2016/ Foglio delle domande/ VERSIONE 1 1) Un dato è a) una sequenza strutturata di simboli b) un insieme di cifre c) una codifica 2) Ciò che
DettagliCapitolo 6. Reti asincrone. Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie
apitolo 6 Reti asincrone Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie Reti sequenziali asincrone (comportamento) Elaborazione asincrona - Ogni nuovo ingresso determina: una
DettagliCorso di Laurea in Informatica
Corso di Laurea in Informatica Architetture degli Elaboratori Corsi A e B Scritto del 18 gennaio 2007 Si ricorda che non è possibile usare appunti, calcolatrici, e nessun altro materiale cartaceo o elettronico.
DettagliEsercizi sulle Reti Sequenziali Sincronizzate
Esercizi sulle Reti Sequenziali Sincronizzate Corso di Laurea di Ing. Gestionale e di Ing. delle Telecomunicazioni A.A. 27-28 1. Disegnare il grafo di stato di una RSS di Moore avente tre ingressi A, B,
DettagliCalcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone
Calcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone Ing. Gestionale e delle Telecomunicazioni A.A. 2007/08 Gabriele Cecchetti Reti Sequenziali Asincrone Sommario: Definizione Condizioni di pilotaggio
DettagliProva d esame di Reti Logiche T 13 Luglio 2016
Prova d esame di Reti Logiche T 13 Luglio 2016 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliReti sequenziali. Nord
Reti sequenziali Nord Ovest Est Semaforo a due stati verde/rosso Sud Vogliamo definire un circuito di controllo per produrre due segnali NS ed EO in modo che: Se NS è on allora il semaforo è verde nella
DettagliReti Logiche A II Prova - 2 marzo 2009
Politecnico di Milano Dipartimento di Elettronica e Informazione prof.ssa Anna Antola prof. Fabrizio Ferrandi Reti Logiche A II Prova - 2 marzo 2009 Matricola prof.ssa Cristiana Bolchini Cognome Nome Istruzioni
DettagliCircuiti sequenziali: macchine a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Circuiti sequenziali: macchine a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di Milano
DettagliProva d esame di Reti Logiche T 11Settembre 2015 COGNOME:.. NOME:.. MATRICOLA:
Prova d esame di Reti Logiche T 11Settembre 2015 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliPrefazione del Prof. Filippo Sorbello... VII. Prefazione del Prof. Mauro Olivieri... Prefazione degli autori...
Indice Prefazione del Prof. Filippo Sorbello........................... VII Prefazione del Prof. Mauro Olivieri............................ Prefazione degli autori.........................................
DettagliCalcolatori Elettronici
Calcolatori Elettronici RETI LOGICHE: RETI SEQUENZIALI Massimiliano Giacomin 1 LIMITI DELLE RETI COMBINATORIE Nelle reti combinatorie le uscite dipendono solo dall ingresso Þ impossibile far dipendere
DettagliTutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata. Corso di Laurea in Ingegneria Elettronica
Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata Corso di Laurea in Ingegneria Elettronica Mappe di Karnaugh Reti Logiche Latch e Flip-Flop Reti Sequenziali Tutorato di Calcolatori
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Pre-appello del 12 Gennaio Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Pre-appello del 12 Gennaio 2018 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina.
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 10 Febbraio Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 10 Febbraio 2017 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina.
DettagliModelli per le macchine digitali
Reti sequenziali Modelli per le macchine digitali Ingressi Uscite i(t 0 ) i(t n ) MACCHINA DIGITALE u(t 0 ) u(t n ) TEMPO In generale l uscita di una macchina in un certo istante temporale dipenderà dalla
DettagliESERCITAZIONE 4. Livello d architettura dell insieme di istruzioni Decodifica dell indirizzo
ESERCITAZIONE 4 Livello d architettura dell insieme di istruzioni Decodifica dell indirizzo 2 Livello d architettura dell insieme di istruzioni 3 Livello d architettura dell insieme di istruzioni (1) 1)
DettagliReti Logiche T. Esercizi reti sequenziali asincrone
Reti Logiche T Esercizi reti sequenziali asincrone ESERCIZIO N. 1 Una rete sequenziale asincrona è caratterizzata da due segnali d ingresso A e C e da un segnale di uscita Z. I segnali d ingresso non possono
DettagliLivello logico digitale
Livello logico digitale circuiti combinatori di base e circuiti sequenziali Half Adder - Semisommatore Ingresso 2 bit, uscita 2 bit A+ B= ------ C S C=AB S=AB + AB=A B A B In Out HA A B C S S HA A C S
DettagliRETI LOGICHE T Ingegneria Informatica. Esercitazione 3 Reti Sequenziali Sincrone
RETI LOGICHE T Ingegneria Informatica Esercitazione 3 Reti Sequenziali Sincrone Marco Lippi (marco.lippi3@unibo.it) [Lucidi realizzati da Samuele Salti] Esercizio Sintesi RSS Si vuole progettare una rete
DettagliMacchine sequenziali
Macchine sequenziali Dal circuito combinatorio al sequenziale (effetto di una retroazione) x z x j Y i, Rete Comb. Y i-, z h Y i,k M Y i-,k abilitazione a memorizzare M memorizza lo stato La nozione di
DettagliRETI LOGICHE T Analisi, sintesi e composizione di Reti Sequenziali Sincrone
RETI LOGICHE T Analisi, sintesi e composizione di Reti Sequenziali Sincrone Soluzione del campito scritto dell 8 settembre 204 7//204 tullio salmon cinotti Analisi di RSS Testo e quesiti - Prima parte
DettagliLogica binaria. Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna
Logica binaria Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna http://www.moreno.marzolla.name/ Logica binaria 2 Rappresentazione dell'informazione I calcolatori
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Pre-appello del 17 Gennaio Attenzione:
Cognome... Nome.. Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Pre-appello del 17 Gennaio 2014 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina.
DettagliCenni alle reti logiche. Luigi Palopoli
Cenni alle reti logiche Luigi Palopoli Reti con reazione e memoria Le funzioni logiche e le relative reti di implementazione visto fino ad ora sono note come reti combinatorie Le reti combinatorie non
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliArchitettura dei Calcolatori Prova scritta 18 giugno h30
Architettura dei Calcolatori Prova scritta 18 giugno 2019 1h30 PARTE 1 RISPOSTA SINGOLA - Ogni domanda ha una sola risposta VERA. Una risposta esatta fa acquisire il punteggio positivo riportato a fianco
DettagliEsercizi Logica Digitale,Circuiti e Bus
Esercizi Logica Digitale,Circuiti e Bus Alessandro A. Nacci alessandro.nacci@polimi.it ACSO 214/214 1 2 Esercizio 1 Si consideri la funzione booleana di 3 variabili G(a,b, c) espressa dall equazione seguente:
DettagliCALCOLATORI ELETTRONICI II
CALCOLATORI ELETTRONICI II LE ISTRUZIONI ARITMETICHE E DI MANIPOLAZIONE DEI BIT Argomenti della lezione Le istruzioni aritmetiche Le istruzioni di manipolazione dei bit Le istruzioni aritmetiche Istruzioni
DettagliUn quadro della situazione. Lezione 9 Logica Digitale (3) Dove siamo nel corso. Organizzazione della lezione. Dove siamo. Dove stiamo andando..
Un quadro della situazione Lezione 9 Logica Digitale (3) Vittorio carano Architettura Corso di Laurea in Informatica Università degli tudi di alerno Architettura (2324). Vi.ttorio carano Input/Output Memoria
DettagliProva d esame di Reti Logiche T 12Giugno 2015 COGNOME:.. NOME:.. MATRICOLA:
Prova d esame di Reti Logiche T 12Giugno 2015 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliEsame di Architettura degli Elaboratori I Canali E-O e P-Z 10 Settembre 2002
Esame di Architettura degli Elaboratori I Canali E-O e P-Z 10 Settembre 2002 Compito A Esercizio 1 (15 punti) Nella rete logica mostrata in figura la porta 3 è difettosa e produce il valore logico 1 all
DettagliLABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 9
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 9 Prof. Rosario Cerbone rosario.cerbone@libero.it a.a. 2005-2006 http://digilander.libero.it/rosario.cerbone Sintesi di Reti Sequenziali Sincrone In
DettagliReti Logiche LA. Complementi ed esercizi di Reti Sequenziali Sincrone
Reti Logiche LA Complementi ed esercizi di Reti Sequenziali Sincrone Introduzione Reti Logiche: sintesi mediante approccio formale Specifiche del Problema Grafo degli Stati Tabella di Flusso Tabella delle
Dettaglix y z F x y z F
Esercitazione di Calcolatori Elettronici Prof. Fabio Roli Corso di Laurea in Ingegneria Elettronica Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie Analisi e sintesi di reti sequenziali
DettagliInformatica/ Ing. Meccanica/ Edile/ Prof. Verdicchio/ 18/01/2017/ Foglio delle domande / Versione 1
Informatica/ Ing. Meccanica/ Edile/ Prof. Verdicchio/ 18/01/2017/ Foglio delle domande/ Versione 1 1) La parte -matica della parola informatica deriva da a) telematica b) matematica c) automatica 2) Un
DettagliFONDAMENTI DI INFORMATICA Lezione n. 7. Esercizi di progetto di circuiti sequenziali
FONDAMENTI DI INFORMATICA Lezione n. 7 Esercizi di progetto di circuiti sequenziali 1 / 17 RIEPILOGO TEORICO CIRCUITI SEQUENZIALI: le uscite dipendono non solo dagli ingressi, ma anche dallo stato interno
DettagliANALISI E PROGETTO DI CIRCUITI SEQUENZIALI
ANALISI E PROGETTO DI CIRCUITI SEQUENZIALI 1 Classificazione dei circuiti logici Un circuito è detto combinatorio se le sue uscite (O i ) sono determinate univocamente dagli ingressi (I i ) In pratica
DettagliIa Prova finale MATRICOLA COGNOME NOME 29/06/2006 ESERCIZIO 1, pagina 1
Ia Prova finale MATRICOLA COGNOME NOME 29/06/2006 ESERCIZIO 1, pagina 1 Il Controllo di un cancello elettrico a scomparsa è affidato ad una macchina sequenziale asincrona con tre segnali d ingresso (S,
DettagliAXO Architettura dei Calcolatori e Sistemi Operativi. reti sequenziali
AXO Architettura dei Calcolatori e Sistemi Operativi reti sequenziali Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock Bistabili D e SR sincroni Flip-flop
DettagliEsercitazione del 26/03/ Soluzioni
Esercitazione del 26/03/2009 - oluzioni 1. Bistabile asincrono C (detto anche R) C C ~ Tabella delle transizioni o stato prossimo: C * 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 X 1 1 1 X Configurazioni
DettagliEsercizio Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio Esercizio 38...
Sommario Esercizio 1... 3 Esercizio 2... 3 Esercizio 3... 3 Esercizio 4... 3 Esercizio 5... 3 Esercizio 6... 4 Esercizio 7... 4 Esercizio 8... 5 Esercizio 9... 5 Esercizio 10... 6 Esercizio 11... 6 Esercizio
DettagliREGISTRO DELLE LEZIONI 2005/2006. Tipologia
(Sede di Ascoli) Introduzione al corso, organizzazione e testi. Evoluzione della tecnologia, storia degli elaboratorio. Componenti di base del computer. Trends tecnologici. Legge di Moore. (Sede di Ascoli)
DettagliCalcolatori Elettronici T. Complementi ed Esercizi di Reti Logiche
Calcolatori Elettronici T Complementi ed Esercizi di Reti Logiche Introduzione Reti Logiche: sintesi mediante approccio formale Specifiche del Problema Grafo degli Stati Tabella di Flusso Tabella delle
DettagliCalcolatori Elettronici T. Complementi ed Esercizi di Reti Logiche
Calcolatori Elettronici T Complementi ed Esercizi di Reti Logiche Stefano Mattoccia Ricevimento : su appuntamento via email Telefono : 051 2093860 Email : stefano.mattoccia@unibo.it Web : www.vision.deis.unibo.it/smatt
DettagliCorso di Calcolatori Elettronici I Flip-flop
Corso di Calcolatori Elettronici I Flip-flop Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso di Laurea in Ingegneria Informatica
DettagliALU + Bistabili. Sommario
ALU + Bistabili Prof. Alberto Borghese Dipartimento di Informatica alberto.borghese@unimi.it Università degli Studi di Milano Riferimento Patterson: sezioni B.7 & B.8. 1/39 Sommario ALU: Comparazione,
DettagliALU + Bistabili. Prof. Alberto Borghese Dipartimento di Informatica Università degli Studi di Milano
ALU + Bistabili Prof. Alberto Borghese Dipartimento di Informatica alberto.borghese@unimi.it Università degli Studi di Milano Riferimento Patterson: sezioni B.7 & B.8. 1/39 Sommario ALU: Comparazione,
DettagliReti Logiche A Prova di giovedì 3 febbraio 2005
olitecnico di Milano Dipartimento di Elettronica e Informazione prof.ssa Anna Antola prof.ssa Cristiana Bolchini prof. Fabrizio Ferrandi Reti Logiche A rova di giovedì febbraio 005 Matricola Cognome Nome
DettagliESERCITAZIONE 4.5. Approfondimento Circuiti Logici e Sequenziali
ESERCITAZIONE 4.5 Approfondimento Circuiti Logici e Sequenziali 2 Approfondimento: multiplexer 3 Multiplexer: soluzione alternativa Multiplexer: composizione interna 4 Multiplexer: soluzione alternativa
DettagliEsercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA.
a Esercizio 1. Sintetizzare un circuito sequenziale sincrono in base alle specifiche temporali riportate nel seguito. Il circuito riceve in input solo il segnale di temporizzazione (CK) e produce tre uscite,
DettagliEsercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo.
Compito A Esercizio (2 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. S / S 2 / S 3 / S 4 / S 5 / Esercizio 2 (5 punti) Progettare un circuito il cui output
DettagliI Indice. Prefazione. Capitolo 1 Introduzione 1
I Indice Prefazione xi Capitolo 1 Introduzione 1 Capitolo 2 Algebra di Boole e di commutazione 7 2.1 Algebra di Boole.......................... 7 2.1.1 Proprietà dell algebra.................... 9 2.2
DettagliElementi di Architettura e Sistemi Operativi. problema punti massimi i tuoi punti problema 1 10 problema 2 5 problema 3 5 problema 4 10 totale 30
Elementi di Architettura e Sistemi Operativi Bioinformatica - Tiziano Villa 16 Febbraio 2018 Nome e Cognome: Matricola: Posta elettronica: problema punti massimi i tuoi punti problema 1 10 problema 2 5
Dettagli62/8=,21,'(*/,(6(5&,=,
62/8=,2,'(*/,(6(5&,=, $5&+,7(7785$'(*/,(/$%25$725,DD ±$5*2(7,35(5(48,6,7, SUHUHTXLVLWL: 5$335(6(7$=,2('(//(,)25$=,2,. convertire 25493 a binario (6 bit) e ad esadecimale; bisogna dividere per due considerando
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 8 novembre Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 8 novembre 2018 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina. Preparare
DettagliAppello di Progettazione di Sistemi Digitali 16 Settembre Docenti: Proff. Gorla e Massini
Appello di Progettazione di Sistemi Digitali 16 Settembre 2013 - Docenti: Proff. Gorla e Massini Esercizio 1 (3 punti): Convertire in base 4 con rappresentazione in virgola fissa il numero decimale 214,1362
DettagliUNIVERSITÀ DEGLI STUDI DI PARMA FACOLTÀ DI INGEGNERIA Corso di Reti Logiche A
UNIVERSITÀ EGLI STUI I PARMA FACOLTÀ I INGEGNERIA Corso di Reti Logiche A anno accademico 2007-2008 prof. Stefano CASELLI prof. William FORNACIARI Appello dell 8 Gennaio 2008 Bozza soluzioni del 07.01.2008
DettagliCapitolo 6. Reti asincrone. 6.1 Struttura, comportamento e corretto impiego. Reti sequenziali asincrone (struttura)
apitolo 6 Reti asincrone 6.1 Struttura, comportamento e corretto impiego 6.2 Memorie binarie 6.3 Analisi e Sintesi 6.1 Struttura, comportamento e corretto impiego ingresso stato presente Reti sequenziali
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello dell 11 Settembre Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello dell 11 Settembre 2015 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina.
DettagliLivello dei componenti fisici: Circuiteria elettronica
Livello dei componenti fisici: Circuiteria elettronica Eugenio G. Omodeo Dip. Matematica e Geoscienze DMI Trieste, 06/10/2016 Eugenio G. Omodeo Livello dei componenti fisici ( elettronici ) 1/12 Cos ha
DettagliAnalisi e Progetto di Macchine Sequenziali ing. Alessandro Cilardo
Corso di Calcolatori Elettronici I A.A. 22-23 Analisi e Progetto di Macchine Sequenziali ing. Alessandro Cilardo Accademia Aeronautica di Pozzuoli Corso Pegaso V GArn Elettronici Macchine sequenziali In
DettagliCapitolo 6. Reti asincrone. 6.1 Elaborazione asincrona. Esigenze. 6.1 Elaborazione asincrona 6.2 Memorie binarie 6.3 Analisi e Sintesi
apitolo 6 Reti asincrone 6.1 Elaborazione asincrona 6.2 Memorie binarie 6.3 nalisi e Sintesi 6.1 Elaborazione asincrona Esigenze Problema - iscriminare e ricordare l ordine temporale con cui due o più
DettagliNOME e COGNOME (stampatello): Compito A. Esercizio 1 (8 punti) Minimizzare l automa in tabella e disegnare l automa minimo.
NOME e COGNOME (stampatello): Compito A Esercizio 1 (8 punti) Minimizzare l automa in tabella e disegnare l automa minimo. 0 1 S1 S7/01 S2/11 S2 S2/10 S3/11 S3 S0 S2/01 S4 S0 S5/01 S5 S6/10 S4/11 S6 S5/10
DettagliEsercizi Risolti RETI LOGICHE T (Modulo 2)
Esercizio 1 Utilizzando l approccio visto nella realizzazione dell adder binario interno alla ALU si esegua il procedimento di sintesi del componente ADDER_5 4 che sommi operandi in base 4 (es 3+3=12;
DettagliI circuiti sequenziali
Elementi di logica digitale I circuiti sequenziali I circuiti combinatori non hanno memoria. Gli output dipendono unicamente dagli input. ono necessari circuiti con memoria, che si comportano in modo diverso
DettagliReti sequenziali (segue)
Nel modello ideale le funzioni σ ed ϖ hanno un tempo di stabilizzazione nullo Nel modello reale occorre un ritardo non nullo per la stabilizzazione delle uscite, a partire da quando gli ingressi sono stabili
DettagliReti Logiche T. Esercizi reti sequenziali sincrone
Reti Logiche T Esercizi reti sequenziali sincrone ESERCIZIO N. Si esegua la sintesi di una rete sequenziale sincrona caratterizzata da un unico segnale di ingresso (X) e da un unico segnale di uscita (Z),
DettagliLOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita
LOGICA SEQUENZIALE Logica combinatoria Un blocco di logica puramente combinatoria è un blocco con N variabili di ingresso e M variabili di uscita che sono funzione (booleana) degli ingressi in un certo
Dettagli