Calcolatori Elettronici T. Complementi ed Esercizi di Reti Logiche
|
|
- Marta Roberto
- 7 anni fa
- Visualizzazioni
Transcript
1 Calcolatori Elettronici T Complementi ed Esercizi di Reti Logiche
2 Introduzione Reti Logiche: sintesi mediante approccio formale Specifiche del Problema Grafo degli Stati Tabella di Flusso Tabella delle Transizioni Sintesi (Karnaugh, etc) RL Calcolatori Elettronici: sintesi mediante approccio diretto Specifiche del Problema Grafo degli Stati Tabella di Flusso Tabella delle Transizioni Sintesi (Karnaugh, etc) RL
3 Modello della Macchina a Stati Finiti (FSM) - Mealy I n F r U U=F(S,I) S * =G(S,I) S G S * k?
4 Modello della Macchina a Stati Finiti (FSM) - Moore I n F r U U=F(S) S * =G(S,I) S G S * k?
5 Reti Sequenziali Asincrone (RSA) k S S * S S *? k τ Retroazione diretta (τ: ritardo intrinseco della RC G) I S S * U t (1) (2) (3) t+τ
6 Aspetti positivi delle RSA (vs RSS) Le reti asincrone rispondono molto rapidamente (appena possibile) alle variazioni degli ingressi Non è necessario un segnale di sincronismo (clock) Ridotta dissipazione di potenza Aspetti negativi delle RSA (vs RSS) Vincoli per il corretto impiego - l ingresso può variare solo quando la rete ha raggiunto una condizione di stabilità - i segnali di ingresso possono variare uno alla volta Esposte a potenziali malfunzionamenti (corse critiche) ifficili da progettare In pratica, sono utilizzate per realizzare latch e flip-flop. A noi interessano (maggiormente) le reti sincrone (RSS)!
7 RSA notevoli: Latch SR S R S R S R SR S S R = S (q R ) R = R (S q) I comandi di set e reset devono avere una durata minima (vedi datasheet) per consentire il raggiungimento della condizione di stabilità
8 RSA notevoli: Latch C C C C C S R SR C C τ SU τ H Vincoli: τ SU τ SUmin τ H τ Hmin Tempo di risposta: τ R > τ H Latch C: il problema/vantaggio delle uscite trasparenti
9 river 3-state I U I U OE=0 OE I U OE=1 OE I U I Z OE U? 0 1 Z uale è il valore della tensione?
10 uale valore logico assume U? 1 0 U=? OE=0 Che cosa è necessario garantire nella rete seguente? uando il segnale U assume un valore logico significativo? I1 OE1 1 U=? I2 OE2
11 Esercizio 1 Registro a 1 bit con uscita tri-state Utilizzando latch SR progettare una rete che, quando WE=1,memorizza sull uscita il segnale di ingresso IN. L ultimo valore trasferito in uscita deve essere mantenuto per tutto il tempo in cui il segnale WE=0. La rete deve essere inoltre dotata di un segnale OE che, se a livello logico 0, pone il segnale di nello stato di alta impedenza. OE OE WE IN WE IN?
12 Soluzione OE WE IN S R La rete tratteggiata (8X) è un latch C dotato di uscita tri-state ed esiste in forma integrata ( 373). NOTA - Perché le due reti seguenti NON sono equivalenti? a a b c b c
13 RSA notevoli: Flip-Flop FF FF: RSA che assume il valore logico presente sull ingresso durante i fronti di salita (positive edge triggered) dell ingresso Il FF è tipicamente utilizzato come cella elementare di memoria nelle reti sequenziali sincrone. In tal caso, il segnale, è un segnale di tipo periodico (clock).
14 I FF sono dotati di due ulteriori ingressi asincroni che consentono di settare (A_SET) o resettare (A_RES) indipendentemente da e. A_SET* A_SET* FF A_RES* A_RES* A_SET* A_RES* Tipica realizzazione di un FF della famiglia TTL ( 374) mediante 3 latch SR. =0 se A_RES=1 =1 se A_SET=1 A_SET e A_RES sono prioritari rispetto a e NOTA: i segnali asincroni di set e reset denominati nella slide (rispettivamente) A_SET e A_RES sono spesso denominati (rispettivamente) PR e CL oppure S e R. Inoltre, se non indicati nello schema logico si suppone che tali comandi siano non asseriti (A_SET=0 e A_RES=0).
15 Vincoli di corretto impiego per i FF Tempi di Setup (τ SU ), Hold (τ H ) e Risposta (τ R ) FF τ SU τ H τ R Il corretto funzionamento è garantito solo se τ SU τ SUmin e τ H τ Hmin. In caso contrario, metastabilità. Cosa implicano i parametri τ SUmin e τ Rmin indicati nei datasheet?
16 Reti Sequenziali Sincrone (RSS) k S S * S S *? k (k) FF k FF sull anello di retroazione Tutti con lo stesso clock di periodo T I S S * U t-t t t+t t+2 T Nel caso specifico: Moore o Mealy? Lo stato cambia anche se non cambia l ingresso? L uscita cambia anche se non cambia l ingresso?
17 Il FF come elemento fondamentale delle RSS Se all ingresso viene inviato un segnale periodico (clock): il FF ritarda ( = elay) il segnale di uscita, rispetto al segnale di ingresso, di un tempo pari al periodo di clock T n+1 = n FF T T T T
18 Alcune considerazioni sulle RSS Lo stato della rete cambia solo in corrispondenza dei fronti di salita del clock che si susseguono con periodo T La rete risponde ogni T se si desidera massimizzare la velocità di risposta della rete è necessario adottare il modello di Mealy La rete è svincolata dai ritardi della rete G! uindi, nessun problema di corse critiche (purché T > τ SUmin + τ Rmin!) All interno di uno stesso progetto sono tipicamente presenti più RSS e non necessariamente per tutte le RSS il clock è lo stesso e/o coincide con il clock del processore Le RSS sono (più) facili da progettare delle RSA
19 Clock gating e glitch sul clock Nelle reti sincrone è necessario evitare variazioni spurie (glitch) del segnale di clock che possono provocare commutazioni indesiderate dei FF. Ad esempio, per via dei reciproci ritardi tra i t segnali [t-1..0] e/o le alee introdotte dalla rete combinatoria di decodifica, a causa del clock gating, può verificarsi quanto segue [t-1..0] t Rete di ecodifica P _G FF P _G NO!! Glitch sul clock commutazione spuria del FF!
20 Clock gating e clock-skew Il clock gating, oltre a generare potenziali glitch introduce clock-skew. Ad esempio, consideriamo le due RSS seguenti I2 FF A A* 1 I1 _G FF B B* τ AN I clock delle due reti sono sfasati di un tempo pari al ritardo introdotto dall AN. Tale fenomeno ( clock-skew ) è potenzialmente dannoso. Perchè? _G τ AN Il clock-skew non è causato solo dal clock gating ma anche (ad esempio) da percorsi elettrici di lunghezza diversa. τ AN
21 Esercizio 2 Progettare un registro a 8 bit con uscita tri-state utilizzando FF positive edge triggered. La rete, ad ogni fronte di salita del clock, memorizza il byte IN[7..0] in ingresso se WE=1 mentre mantiene il valore precedentemente memorizzato in caso contrario (WE=0). L uscita [7..0] della rete deve essere posta nello stato di alta impedenza quando il segnale OE=0. Inoltre, la rete deve essere dotata di un ingresso asincrono di RESET (A_RESET) che, se 1, pone al livello logico 0 l uscita [7..0] indipendentemente dal valore dei segnali WE, IN e. uali condizioni devono essere soddisfatte perché sia garantito il corretto funzionamento della rete? OE OE WE IN[7..0] WE IN[7..0]? [7..0] [7..0] A_RESET
22 Soluzione Caso singolo bit OE IN 0 1 FF R* WE A_RESET* NOTA - Per garantire il corretto funzionamento della rete è necessario rispettare tempi di setup e hold - Il FF esiste (8X) in forma integrata (74XX374) ed è dotato di comando di OE
23 NOTA - La soluzione seguente NON è corretta in quanto: a) variazioni spurie (glitch), dovute a instabilità del segnale WE, possono causare commutazioni indesiderate del flip-flop b) il gate ritarda il segnale di clock del FF e potrebbe causare potenziali sfasamenti ( clock-skew ) tra i clock dei vari componenti della rete sincrona complessiva OE IN WE FF R* A_RESET*
24 Estensione a 8 bit A_RESET* WE OE IN7 0 1 FF R* 7 7 IN1 0 1 FF R* 1 1 IN0 0 1 FF R* 0 0
25 Esercizio 3 Progettare una rete che periodicamente dopo tre periodi di clock setta al livello logico 1 la propria uscita per un periodo clock.? A_RESET (0) (1) (2) (3) (0) (1) (2) (3)
26 Soluzione 3.1 Una possibile soluzione si basa sull utilizzo di un contatore modulo 4. u1 COUNTER X4 u0 A_RES u1 u0 A_RESET Perchè? Progettare un contatore modulo 4.
27 Contatore modulo 4 u1 u XOR FF u0 FF R* R* u1 A_RESET*
28 Contatore modulo 4 con comando di ENABLE (EN) 0 1 EN XOR 1 FF u0 FF R* R* 0 EN u1 A_RESET*
29 Contatore modulo 4 UP/OWN (U/*) u1 u XOR 1 FF u0 FF R* R* 0 U/* u1 A_RESET*
30 Contatore modulo 4 con LOA (L) i0 1 0 L XOR i1 0 FF u0 FF R* R* 1 L u1 A_RESET*
31 Esercizi E3-1) Progettare un contatore modulo 4 dotato dei segnali U/*, EN e L nei seguenti 2 casi: a) segnale L prioritario rispetto a EN b) segnale EN prioritario rispetto a L In entrambi i casi si supponga che U/* sia il segnale meno prioritario tra i tre. E3-2) Progettare un contatore modulo 8 E3-3) Progettare un contatore modulo 5 utilizzando un contatore modulo 8
32 Soluzione 3.2 Osservando le forme d onda mostrate sotto si può ottenere una soluzione alternativa alla precedente (3.1) u1 u0 (0) (1) (2) (3) (0) (1) (2) (3)
33 FF R* FF R* A_RESET* NOTA - uesta soluzione non può essere ottenuta con il metodo della sintesi formale studiato a Reti Logiche
34 NOTA - Non è il caso della rete della pagina precedente, ma la presenza di alee può creare problemi alle reti che seguono se queste utilizzano come ingresso di clock un segnale che presenta oscillazioni spurie (glitches). Si consideri ad esempio il caso seguente: IN 1 1 S S τ a τ τ c b τ ττ τ u FF u Alea statica: provoca un campionamento indesiderato del FF
35 NOTA - Le alee possono essere eliminate introducendo ulteriori gates (vedi reti logiche) - In alcuni casi le alee possono essere filtrate dagli stessi gates (ad esempio nel caso di lentezza dei dispositivi rispetto ai tempi del glitch); questa possibilità deve essere verificata attentamente analizzando i datasheets dei componenti utilizzati Un impulso troppo breve potrebbe essere filtrato dall AN a b c a b c
36 Soluzione 3.3 Soluzione canonica ottenuta mediante sintesi formale. Grafo degli stati A,0 B,0 C,0,1 s n,u Tabella di flusso s n s n+1 u A B 0 B C 0 C 0 A 1 Tabella delle transizioni y 1n y 0 n y 1 n+1 y 0 n+1 u Sintesi minima (mappe di Karnaugh, ) u = y 1n y 0 n y 0 n+1 = y 0n * y 1 n+1 = y 1n XOR y 0 n
37 y 0 XOR y 1 FF FF R* R* u NOTA - Se si desidera aggiungere un segnale di ENABLE alla rete precedente mediante il metodo della sintesi formale? - E necessario ripetere tutti i passi precedenti (grafo, diagramma stati, )
38 Esercizio 4 Progettare un registro a scorrimento (shift-register) a 3 bit. A_RESET A_RESET O2 2 IN IN? O1 1 O0 0
39 Soluzione IN A_RESET 2 1 0
40 0 1 2 IN FF R* FF R* FF R* A_RESET* A_RESET* A_RESET* Esercizi E4-1) Progettare uno shift-register dotato di comandi di enable EN e LOA (parallelo e prioritario rispetto all enable). E4-2) Utilizzando due shift-register a 4 bit e un contatore modulo 8: progettare un convertitore serie parallelo a 8 bit dotato di un segnale (A) che comunica l avventura ricezione degli 8 bit.
41 Esercizio 5 Progettare una rete sincrona dotata di un ingresso IN e di un uscita. L uscita deve asserirsi esattamente per un periodo di clock se viene rilevata una transizione da 0 a 1 del segnale di ingresso (monoimpulsore). Si noti che il segnale di ingresso potrebbe anche essere non sincrono (purché rispetti tempi di setup e hold) IN IN? IN
42 Soluzione IN FF FF IN
43 Perchè questa soluzione è sbagliata (1)? IN FF IN
44 Perchè questa soluzione è sbagliata (2)? IN FF IN
45 Perchè questa soluzione è sbagliata (3)? IN FF IN
46 Esercizio 6 Progettare un rete che controlla se gli ultimi tre caratteri che si sono presentati sull ingresso IN[7..0] mentre il segnale EN era a livello logico 1 sono stati FFh (primo carattere della sequenza), 27h e 30h. Nel caso sia rilevata la sequenza FF-27-30, nel periodo di clock successivo a quello dell ultimo carattere ricevuto (30h), deve essere asserita l uscita e rimanere tale fino a che non viene asserito il segnale (asincrono) di reset A_RESET. In seguito ad un reset deve riprendere immediatamente il controllo della sequenza in ingresso come se non fosse stato ricevuto alcun carattere. A_RESET A_RESET EN IN[7..0] EN IN[7..0]?
47 IN[7 0] 30h FFh FFh 27h 55h 30h 30h 16h 80h A_RESET EN (1) (2) (3)
48 Soluzione 6.1 EN 0 EN 0 IN[7 0] OE* R* OE* R* A_RESET* A_RESET* 30h 27h FFh EC_30 EC_27 EC_FF EN Il segnale EN condiziona l ultimo carattere della sequenza 1 0 FF R* A_RESET*
49 Soluzione 6.2 Una soluzione alternativa utilizzando un contatore dotato di comando di LOA 1 O 3 EN IN[7 0] 8 ATTESO_30 ATTESO_27 ATTESO_FF O 2 O 1 O 0 EC 2:4 I 1 I 0 30h EC_ h EC_27 LOA ENABLE L EN I1 I0 COUNTER X4 1 0 FFh EC_FF RES* A_RESET* LOA = ATTESO_FF EN EC_FF* + ATTESO_27 EN EC_27* + ATTESO_30 EN EC_30* ENABLE = ATTESO_FF EN EC_FF + ATTESO_27 EN EC_27 + ATTESO_30 EN EC_30 C è un problema
50 .. nella soluzione della pagina precedente cosa accade se i caratteri ricevuti (con EN=1) sono FF-FF-27-30? 1 O 3 EN IN[7 0] 8 ATTESO_30 ATTESO_27 ATTESO_FF O 2 O 1 O 0 EC 2:4 I 1 I 0 30h EC_30 0 EC_FF 27h EC_27 LOA ENABLE L EN I1 I0 COUNTER X4 1 0 FFh EC_FF RES* A_RESET* LOA = ATTESO_FF EN EC_FF* + ATTESO_27 EN EC_27* + ATTESO_30 EN EC_30* ENABLE = ATTESO_FF EN EC_FF + ATTESO_27 EN EC_27 + ATTESO_30 EN EC_30
51 Esercizi E5-1) Riprogettare la rete dell esercizio 6 in modo che assuma il valore logico 1 in seguito alla ricezione anche non consecutiva (con EN=1) dei caratteri FFh, 27h e 30h. Ad esempio, =1 se i caratteri ricevuti (mentre EN=1) sono stati: FF-7A-80-9F-27-B2-30-
52 Esercizio 7 Modificare l esercizio precedente in modo che, in seguito al rilevamento della sequenza, l uscita assuma il valore logico 1 per un solo periodo di clock. Appena ricevuta una sequenza completa il controllo dei caratteri in ingresso deve riprendere immediatamente. A_RESET A_RESET EN IN[7..0] EN IN[7..0]?
53 Soluzione 7.1 IN[7 0] 30h FFh FFh 27h 55h 30h 30h 16h 80h A_RESET EN (1) (2) (3)
54 EN EN IN[7 0] R* R* A_RESET* A_RESET* 30h 27h FFh EN 1 0 FF R* A_RESET*
55 Soluzione 7.2 Rispetto all esercizio 6.2 è sufficiente modificare il comando di LOA facendo in modo che LOA=1 quando =1? 1 O 3 EN IN[7 0] 8 ATTESO_30 ATTESO_27 ATTESO_FF O 2 O 1 O 0 EC 2:4 I 1 I 0 30h EC_30 0 EN EC_FF 27h EC_27 LOA ENABLE L EN I1 I0 COUNTER X4 1 0 FFh EC_FF RES* A_RESET LOA = ATTESO_FF EN EC_FF* + ATTESO_27 EN EC_27* + ATTESO_30 EN EC_30* + ENABLE = ATTESO_FF EN EC_FF + ATTESO_27 EN EC_27 + ATTESO_30 EN EC_30 Cosa accade se (con EN=1) la sequenza è 45-FF FF ?
56 Esercizi E6-1) Riprogettare la rete dell esercizio 6 in modo che =1 in seguito alla ricezione anche non consecutiva (con EN=1) dei caratteri FFh, 27h e 30h. Ad esempio, =1 se i caratteri ricevuti mentre EN=1 sono stati: FF-7A-80-9F-27-B2-30- E6-2) Cosa accade alle soluzioni 6.1 e 6.2 se (mentre EN=1) la sequenza è: 45-FF FF ?
57 Esercizio 8 Progettare un rete che controlla se gli ultimi tre caratteri che si sono presentati in ingresso IN[7..0] mentre il segnale EN=1 sono stati FFh (primo carattere della sequenza), 27h e 30h. Nel caso sia rilevata tale sequenza, due periodi di clock successivi a quello dell ultimo carattere della sequenza ricevuto deve essere asserita l uscita e rimanere tale fino a che il segnale di reset (asincrono) A_RESET non assume il valore logico 1. In seguito ad un reset (asincrono) la rete deve riprendere immediatamente il controllo della sequenza in ingresso come se non fosse stato ricevuto alcun carattere. A_RESET A_RESET EN IN[7..0] EN IN[7..0]?
58 IN[7 0] 30h FFh FFh 27h 55h 30h 18h 16h 80h A_RESET EN (1) (2) (3)
59 Soluzione 8.1 EN EN IN[7 0] R* R* A_RESET* A_RESET* 30h 27h FFh EN Il segnale EN condiziona l ultimo carattere della sequenza 1 0 FF R* FF R* A_RESET* A_RESET*
60 Soluzione IN[7 0] 8 FF R* A_RESET* _1 ATTESO_30 ATTESO_27 ATTESO_FF O 3 O 2 O 1 O 0 EN EC 2:4 I 1 I 0 30h EC_30 0 EC_FF 27h EC_27 LOA ENABLE L EN I1 I0 COUNTER X4 1 0 FFh EC_FF RES* A_RESET* LOA = (ATTESO_FF EN EC_FF* + ATTESO_27 EN EC_27* + ATTESO_30 EN EC_30*) _1* ENABLE = (ATTESO_FF EN EC_FF + ATTESO_27 EN EC_27 + ATTESO_30 EN EC_30) _1*
61 Esercizio 9 Progettare una rete dotata di tre ingressi E, A/I*, RESET e un uscita. Il segnale di ingresso A/I* influisce sulla rete solo se contemporaneamente E=1. L uscita della rete deve andare al livello logico 1 per un periodo di clock se viene rilevato per cinque volte, anche non consecutive, il valore 1 del segnale A/I* in presenza del segnale E=1. Ogni volta che il segnale A/I* vale 0 (con E=1) deve essere decrementato di uno il numero di eventi rilevati fino a quel momento. Successivamente ad un reset (segnale asincrono A_RESET=1) o nel caso nessun evento sia stato ancora rilevato la rete deve rimanere nello stato 000 anche se A/I*=0 ed E=1. opo avere rilevato cinque eventi la rete deve riprendere il conteggio dallo stato 000. A/I* A/I* E A_RESET E A_RES? CLO
62 Soluzione 9.1 E A/I* L OR blocca il conteggio (EN=0), anche con E=1, se il contatore si trova nello stato 000 e il comando OWN è asserito (A/I*=0). Perché? 0 0 A/I* O 2 O 1 O 0 E A/I* EN U/# LOA I 2 I 1 I 0 O 2 COUNTER X 8 O 1 O 0 CLO RESET A_RESET O 1 è strettamente necessario? (No, perché?)
63 Soluzione 9.2 Soluzione mediante sintesi formale: grafo -> tabella di flusso -> tabella delle transizioni,... NON SI USA!!!! E A/I* A,0 B,0 C,0,0 E, F,1
Reti Logiche LA. Complementi ed esercizi di Reti Sequenziali Sincrone
Reti Logiche LA Complementi ed esercizi di Reti Sequenziali Sincrone Introduzione Reti Logiche: sintesi mediante approccio formale Specifiche del Problema Grafo degli Stati Tabella di Flusso Tabella delle
DettagliCalcolatori Elettronici T. Complementi ed Esercizi di Reti Logiche
Calcolatori Elettronici T Complementi ed Esercizi di Reti Logiche Stefano Mattoccia Ricevimento : su appuntamento via email Telefono : 051 2093860 Email : stefano.mattoccia@unibo.it Web : www.vision.deis.unibo.it/smatt
DettagliLe reti sequenziali sincrone memorizzano il proprio stato in dei FF-D
Reti Sincrone Le reti sequenziali sincrone memorizzano il proprio stato in dei FF-D Le variabili di stato future sono quelle all ingresso dei FF-D mentre le variabili di stato presente sono le uscite dei
DettagliModelli per le macchine digitali
Reti sequenziali Modelli per le macchine digitali Ingressi Uscite i(t 0 ) i(t n ) MACCHINA DIGITALE u(t 0 ) u(t n ) TEMPO In generale l uscita di una macchina in un certo istante temporale dipenderà dalla
DettagliReti Logiche T. Esercizi reti sequenziali sincrone
Reti Logiche T Esercizi reti sequenziali sincrone ESERCIZIO N. Si esegua la sintesi di una rete sequenziale sincrona caratterizzata da un unico segnale di ingresso (X) e da un unico segnale di uscita (Z),
DettagliCapitolo 6. Reti asincrone. Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie
apitolo 6 Reti asincrone Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie Reti sequenziali asincrone (comportamento) Elaborazione asincrona - Ogni nuovo ingresso determina: una
DettagliCalcolatori Elettronici
Esercitazione 2 I Flip Flop 1. ual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano
DettagliI Bistabili. Maurizio Palesi. Maurizio Palesi 1
I Bistabili Maurizio Palesi Maurizio Palesi 1 Sistemi digitali Si possono distinguere due classi di sistemi digitali Sistemi combinatori Il valore delle uscite al generico istante t* dipende solo dal valore
DettagliAXO Architettura dei Calcolatori e Sistemi Operativi. reti sequenziali
AXO Architettura dei Calcolatori e Sistemi Operativi reti sequenziali Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock Bistabili D e SR sincroni Flip-flop
DettagliFlip-flop e loro applicazioni
Flip-flop e loro applicazioni Reti sequenziali elementari (6) L'elemento bistabile Latch o flip-flop trasparenti Temporizzazione dei flip-flop trasparenti Architettura master-slave Flip-flop non trasparenti
DettagliCorso di Calcolatori Elettronici I Flip-flop
Corso di Calcolatori Elettronici I Flip-flop Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso di Laurea in Ingegneria Informatica
DettagliElettronica Sistemi Digitali 09. Flip-Flop
Elettronica Sistemi igitali 09. Flip-Flop Roberto Roncella Flip-flop e loro applicazioni Reti sequenziali elementari (6) L'elemento bistabile Latch o flip-flop trasparenti Temporizzazione dei flip-flop
DettagliReti sequenziali notevoli: registri, registri a scorrimento, contatori ing. Alessandro Cilardo
Corso di Calcolatori Elettronici I A.A. 2012-2013 Reti sequenziali notevoli: registri, registri a scorrimento, contatori ing. Alessandro Cilardo Accademia Aeronautica di Pozzuoli Corso Pegaso V GArn Elettronici
DettagliReti Logiche T. Esercizi reti sequenziali asincrone
Reti Logiche T Esercizi reti sequenziali asincrone ESERCIZIO N. 1 Una rete sequenziale asincrona è caratterizzata da due segnali d ingresso A e C e da un segnale di uscita Z. I segnali d ingresso non possono
DettagliCapitolo 6. Reti asincrone. 6.1 Struttura, comportamento e corretto impiego. Reti sequenziali asincrone (struttura)
apitolo 6 Reti asincrone 6.1 Struttura, comportamento e corretto impiego 6.2 Memorie binarie 6.3 Analisi e Sintesi 6.1 Struttura, comportamento e corretto impiego ingresso stato presente Reti sequenziali
DettagliFlip flop: tempificazione latch ed edge-triggered
Corso di Calcolatori Elettronici I A.A. 2010-2011 Flip flop: tempificazione latch ed edge-triggered Lezione 23-26 Università degli Studi di Napoli Federico II Facoltà di Ingegneria I flip flop - 1 Generalità
DettagliCapitolo 6. Reti asincrone. 6.1 Elaborazione asincrona. Esigenze. 6.1 Elaborazione asincrona 6.2 Memorie binarie 6.3 Analisi e Sintesi
apitolo 6 Reti asincrone 6.1 Elaborazione asincrona 6.2 Memorie binarie 6.3 nalisi e Sintesi 6.1 Elaborazione asincrona Esigenze Problema - iscriminare e ricordare l ordine temporale con cui due o più
DettagliCircuiti sequenziali
Circuiti sequenziali - I circuiti sequenziali sono caratterizzati dal fatto che, in un dato istante tn+1 le uscite dipendono dai livelli logici di ingresso nell'istante tn+1 ma anche dagli stati assunti
DettagliCapitolo 6. Reti asincrone. 6.1 Elaborazione asincrona. Reti sequenziali asincrone (struttura) Reti sequenziali asincrone (comportamento)
apitolo 6 Reti asincrone 6. Elaborazione asincrona 6.2 Memorie binarie 6.3 nalisi e Sintesi 6. Elaborazione asincrona Reti sequenziali asincrone (comportamento) Elaborazione asincrona - Ogni nuovo ingresso
DettagliCircuiti sequenziali e latch
Circuiti sequenziali e latch Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento Patterson: sezioni C.7 & C.8. 1/32 Sommario
DettagliANALISI E PROGETTO DI CIRCUITI SEQUENZIALI
ANALISI E PROGETTO DI CIRCUITI SEQUENZIALI 1 Classificazione dei circuiti logici Un circuito è detto combinatorio se le sue uscite (O i ) sono determinate univocamente dagli ingressi (I i ) In pratica
DettagliRETI LOGICHE T Analisi, sintesi e composizione di Reti Sequenziali Sincrone
RETI LOGICHE T Analisi, sintesi e composizione di Reti Sequenziali Sincrone Soluzione del campito scritto dell 8 settembre 204 7//204 tullio salmon cinotti Analisi di RSS Testo e quesiti - Prima parte
DettagliLivello logico digitale
Livello logico digitale circuiti combinatori di base e circuiti sequenziali Half Adder - Semisommatore Ingresso 2 bit, uscita 2 bit A+ B= ------ C S C=AB S=AB + AB=A B A B In Out HA A B C S S HA A C S
DettagliUniversità degli Studi di Cassino
di assino orso di alcolatori Elettronici I Elementi di memoria e registri Anno Accademico 27/28 Francesco Tortorella Elementi di memoria Nella realizzazione di un sistema digitale è necessario utilizzare
DettagliCampionamento e memoria. Sommario. Sommario. M. Favalli
Sommario Campionamento e memoria M. Favalli Engineering epartment in Ferrara 2 Latch di tipo 3 Sommario (ENIF) Analisiesintesideicircuitidigitali / 29 (ENIF) Analisiesintesideicircuitidigitali 2 / 29 2
DettagliElementi di memoria. Ing. Ivan Blunno 21 aprile 2005
Elementi di memoria Ing. Ivan Blunno 21 aprile 2005 1 Introduzione In questa dispensa verrà introdotta una particolare categoria di circuiti digitali: i circuiti sequenziali o circuiti con memoria. A differenza
DettagliProva d esame di Reti Logiche T 11Settembre 2015 COGNOME:.. NOME:.. MATRICOLA:
Prova d esame di Reti Logiche T 11Settembre 2015 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliCalcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone
Calcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone Ing. Gestionale e delle Telecomunicazioni A.A. 2007/08 Gabriele Cecchetti Reti Sequenziali Asincrone Sommario: Definizione Condizioni di pilotaggio
DettagliSintesi di Reti sequenziali Sincrone
Sintesi di Reti sequenziali Sincrone Sintesi di Reti Sequenziali Sincrone Una macchina sequenziale è definita dalla quintupla I è l insieme finito dei simboli d ingresso U è l insieme finito dei simboli
DettagliI bistabili ed il register file
I bistabili ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/32 Sommario I problemi dei latch trasparenti sincroni
DettagliCircuiti sincroni circuiti sequenziali:bistabili e latch
Architettura degli Elaboratori e delle Reti Lezione 8 Circuiti sincroni circuiti sequenziali:bistabili e latch Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli
DettagliIl Livello Logico-Digitale. I circuiti sequenziali
Il Livello Logico-Digitale I circuiti sequenziali 22 --25 ommario Circuiti sequenziali e elementi di memoria Bistabile asincrono Temporizzazione e clock Bistabili D e sincroni Flip-flop - 2 - Circuiti
DettagliGli elementi di memoria: i bistabili I registri. Mariagiovanna Sami Corso di reti Logiche 8 Anno
Gli elementi di memoria: i bistabili I registri Mariagiovanna Sami Corso di reti Logiche 8 Anno 2007-08 08 Circuiti sequenziali Nei circuiti sequenziali il valore delle uscite in un dato istante dipende
DettagliLe Alee. La presenza di ritardi nei dispositivi utilizzati può avere l effetto di modificare il comportamento delle uscite in alcuni casi
Le Alee La presenza di ritardi nei dispositivi utilizzati può avere l effetto di modificare il comportamento delle uscite in alcuni casi Si chiamano Alee (o hazard) quei fenomeni per i quali le uscite,
Dettagli05EKL-Progetto di Circuiti Digitali. Richiami di Reti Logiche
5EKL-Progetto di Circuiti Digitali Tutore: Federico Quaglio federico.quaglio@polito.it -564 44 (44) Richiami di Reti Logiche Tutoraggio # Sommario Richiami di algebra booleana Mappe di Karnaugh Coperture
DettagliPage 1. ElapB3 21/09/ DDC 1 ELETTRONICA APPLICATA E MISURE. Lezione B3: circuiti sequenziali. Ingegneria dell Informazione
Ingegneria dell Informazione ezione B3: circuiti sequenziali EETTRONICA APPICATA E MISURE ante E CORSO B3 CIRCUITI SEUENZIAI» Circuiti sincroni» Contatori» Altri circuiti sequenziali» Cadenza massima clock
DettagliCalcolatori Elettronici
Calcolatori Elettronici RETI LOGICHE: RETI SEQUENZIALI Massimiliano Giacomin 1 LIMITI DELLE RETI COMBINATORIE Nelle reti combinatorie le uscite dipendono solo dall ingresso Þ impossibile far dipendere
DettagliI flip-flop ed il register file. Sommario
I flip-flop ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: Sezioni C.9 e C.11 1/35
DettagliCircuiti sequenziali. Circuiti sequenziali e applicazioni
Circuiti sequenziali Circuiti sequenziali e applicazioni Circuiti sequenziali Prima di poter parlare delle memorie è utile dare un accenno ai circuiti sequenziali. Per circuiti sequenziali intendiamo tutti
DettagliCapitolo 6. Reti asincrone. 6.1 Elaborazione asincrona. Reti sequenziali asincrone (struttura) Reti sequenziali asincrone (comportamento)
apitolo 6 Reti asincrone 6. Elaborazione asincrona 6.2 Memorie binarie 6.3 nalisi e Sintesi 6. Elaborazione asincrona Reti sequenziali asincrone (comportamento) Elaborazione asincrona - Ogni nuovo ingresso
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliUn contatore è un registro che evolve secondo una sequenza predefinita di stati ordinati all applicazione di un impulso di ingresso
ontatori binari Un contatore è un registro che evolve secondo una sequenza predefinita di stati ordinati all applicazione di un impulso di ingresso L impulso di ingresso o impulso di conteggio può coincidere
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliEsercizi sulle Reti Sequenziali Sincronizzate
Esercizi sulle Reti Sequenziali Sincronizzate Corso di Laurea di Ing. Gestionale e di Ing. delle Telecomunicazioni A.A. 27-28 1. Disegnare il grafo di stato di una RSS di Moore avente tre ingressi A, B,
DettagliCalcolatori Elettronici B a.a. 2004/2005
Calcolatori Elettronici B a.a. 2004/2005 RETI LOGICHE: RICHIAMI Massimiliano Giacomin 1 Unità funzionali Unità funzionali: Elementi di tipo combinatorio: - valori di uscita dipendono solo da valori in
DettagliCalcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 RETI LOGICHE: RETI SEUENZIALI Massimiliano Giacomin 1 LIMITI DELLE RETI COMBINATORIE e RETI SEUENZIALI Le reti combinatorie sono senza retroazione: il segnale di
DettagliCapitolo 3. Modelli. Macchine combinatorie Macchine sequenziali asincrone sincrone
Capitolo 3 Modelli Macchine combinatorie Macchine sequenziali asincrone sincrone Il modello del blocco o scatola nera i I: alfabeto di ingresso u U: alfabeto di uscita ingresso dei dati i F u uscita dei
DettagliI Indice. Prefazione. Capitolo 1 Introduzione 1
I Indice Prefazione xi Capitolo 1 Introduzione 1 Capitolo 2 Algebra di Boole e di commutazione 7 2.1 Algebra di Boole.......................... 7 2.1.1 Proprietà dell algebra.................... 9 2.2
DettagliCircuiti Sequenziali
Circuiti Sequenziali 1 Ingresso Circuito combinatorio Uscita Memoria L uscita al tempo t di un circuito sequenziale dipende dagli ingressi al tempo (t) e dall uscita al tempo (t- t ) Circuiti sequenziali
DettagliEsercitazione del 26/03/ Soluzioni
Esercitazione del 26/03/2009 - oluzioni 1. Bistabile asincrono C (detto anche R) C C ~ Tabella delle transizioni o stato prossimo: C * 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 X 1 1 1 X Configurazioni
DettagliIntroduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone di Macchine Senza Processo di Ottimizzate a Livello Comportamentale Sintesi comportamentale e architettura generale Diagramma
DettagliSintesi Sequenziale Sincrona
Sintesi Sequenziale Sincrona Sintesi comportamentale di reti sequenziali sincrone senza processo di ottimizzazione Sintesi comportamentale e architettura generale Diagramma degli stati Tabella degli stati
DettagliElementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:
I circuiti elettronici capaci di memorizzare un singolo bit sono essenzialmente di due tipi: LATCH FLIP-FLOP. Elementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:
DettagliCapitolo 7. Reti sincrone. 7.1 Elaborazione sincrona Analisi e Sintesi 7.3 Registri e Contatori
Capitolo 7 Reti sincrone 7. Elaborazione sincrona 7.2 - Analisi e Sintesi 7.3 Registri e Contatori 7. Elaborazione sincrona Esigenze e vincoli x x 2 x n ingresso i(t) stato presente s(t) La rete sincrona
DettagliCorso di Calcolatori Elettronici I Elementi di memoria ing. Alessandro Cilardo
orso di alcolatori Elettronici I Elementi di memoria ing. Alessandro ilardo orso di Laurea in Ingegneria Biomedica Reti logiche con memoria In molte situazioni è necessario progettare reti logiche sequenziali,
DettagliCircuiti sincroni Circuiti sequenziali: i bistabili
Architettura degli Elaboratori e delle Reti Lezione 8 Circuiti sincroni Circuiti sequenziali: i bistabili Proff. A. Borghese, F. Pedersini ipartimento di Scienze dell Informazione Università degli Studi
DettagliMacchine sequenziali
Macchine sequenziali Dal circuito combinatorio al sequenziale (effetto di una retroazione) x z x j Y i, Rete Comb. Y i-, z h Y i,k M Y i-,k abilitazione a memorizzare M memorizza lo stato La nozione di
DettagliEsercizi Logica Digitale,Circuiti e Bus
Esercizi Logica Digitale,Circuiti e Bus Alessandro A. Nacci alessandro.nacci@polimi.it ACSO 214/214 1 2 Esercizio 1 Si consideri la funzione booleana di 3 variabili G(a,b, c) espressa dall equazione seguente:
DettagliTutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata. Corso di Laurea in Ingegneria Elettronica
Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata Corso di Laurea in Ingegneria Elettronica Mappe di Karnaugh Reti Logiche Latch e Flip-Flop Reti Sequenziali Tutorato di Calcolatori
DettagliEsercizio 4.3. Esercizio 4.4
4 Esercizio 4.3 La rete di Figura 4.1 del testo è un latch realizzato con porte NOR. Sostituendo le porte NOR con porte NAND si ottiene la rete di Figura 4.1. Figura 4.1 Rete dell Esercizio 4.3. Nella
DettagliFONDAMENTI DI INFORMATICA Lezione n. 7. Esercizi di progetto di circuiti sequenziali
FONDAMENTI DI INFORMATICA Lezione n. 7 Esercizi di progetto di circuiti sequenziali 1 / 17 RIEPILOGO TEORICO CIRCUITI SEQUENZIALI: le uscite dipendono non solo dagli ingressi, ma anche dallo stato interno
DettagliGli elementi di memoria: i bistabili
Gli elementi di memoria: i bistabili Slide 1 Circuiti sequenziali Nei circuiti sequenziali il valore delle uscite in un determinato istante dipende sia dal valore degli ingressi in quello stesso istante
DettagliAnalisi e Progetto di Macchine Sequenziali ing. Alessandro Cilardo
Corso di Calcolatori Elettronici I A.A. 22-23 Analisi e Progetto di Macchine Sequenziali ing. Alessandro Cilardo Accademia Aeronautica di Pozzuoli Corso Pegaso V GArn Elettronici Macchine sequenziali In
DettagliLuigi Piroddi
Automazione industriale dispense del corso 16. Linguaggio a contatti (Ladder Diagram) piroddi@elet.polimi.it Introduzione Il linguaggio a contatti (o diagramma a scala, dall inglese ladder diagram, LD)
DettagliEsercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA.
a Esercizio 1. Sintetizzare un circuito sequenziale sincrono in base alle specifiche temporali riportate nel seguito. Il circuito riceve in input solo il segnale di temporizzazione (CK) e produce tre uscite,
DettagliAB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND.
1 Elementi di memoria: flip-flop e registri Porte logiche elementari CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Livello fisico
DettagliMacchine sincrone. In teoria. Solo un modello teorico NON ESISTE NELLA PRATICA
Macchine sincrone In teoria Sono macchine non asincrone (non per ogni variazione dell input si finisce in uno stato stabile) Variazioni dello stato e dell ingresso dovrebbero verificarsi in perfetto sincronismo
DettagliLaboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
DettagliSintesi di Reti Sequenziali Sincrone
Sintesi di Reti Sequenziali Sincrone Maurizio Palesi Maurizio Palesi 1 Macchina Sequenziale Una macchina sequenziale è definita dalla quintupla (I,U,S,δ,λ ) dove: I è l insieme finito dei simboli d ingresso
DettagliI CONTATORI. Definizioni
I CONTATORI Definizioni. I contatori sono dispositivi costituiti da uno o più flip-flop collegati fra loro in modo da effettuare il conteggio di impulsi applicati in ingresso. In pratica, i flip-flop,
DettagliCircuiti sequenziali. Gli elementi di memoria: i bistabili I registri. Circuiti sequenziali e bistabili. Bistabili: : classificazione
ircuiti sequenziali Gli elementi di memoria: i bistabili I registri Nei circuiti sequenziali il valore delle uscite in un determinato istante dipende sia dal valore degli ingressi in quello stesso istante
DettagliCapitolo 6: Reti asincrone
ap. 6 Reti asincrone Il modello e le applicazioni Il modello della rete asincrona prevede che il simbolo d uscita si possa modificare soltanto quando si verifica una modifica del simbolo d ingresso. aratteristica
Dettagli05EKL-Progetto di Circuiti Digitali
5EKL-Progetto di Circuiti Digitali Tutore: Federico Quaglio federico.quaglio@polito.it -564 44 (44( 44) Introduzione alle Reti Logiche Sommario Richiami di algebra booleana Mappe di Karnaugh Coperture
DettagliUniversità degli Studi di Cassino e del Lazio Meridionale Corso di Calcolatori Elettronici Elementi di memoria e Registri
di assino e del Lazio Meridionale orso di alcolatori Elettronici Elementi di memoria e Registri Anno Accademico Francesco Tortorella Elementi di memoria Nella realizzazione di un sistema digitale è necessario
DettagliPSPICE Circuiti sequenziali principali
PSPICE Circuiti sequenziali principali Davide Piccolo Riccardo de Asmundis Elaboratori 1 Circuiti Sequenziali Tutti i circuiti visti fino ad ora erano circuiti combinatori, ossia circuiti in cui lo stato
Dettaglia) Si scriva la tabella ingressi-uscite e per ogni mintermine individuato si scriva la forma algebrica corrispondente:
ARCHITETTURA DEI CALCOLATORI E SISTEMI OPERATIVI - ESERCIZI DI LOGICA. 30 OTTOBRE 2015 ESERCIZIO N. 1 LOGICA COMBINATORIA Si progetti in prima forma canonica (SoP) una rete combinatoria avente 4 ingressi
DettagliProva d esame di Reti Logiche T 12Giugno 2015 COGNOME:.. NOME:.. MATRICOLA:
Prova d esame di Reti Logiche T 12Giugno 2015 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliIl latch Set- Reset. 2: individuazione del grafo degli stati - In figura è mostrato che per ottenere questo comportamento occorrono due stati interni.
ap. 6 Reti asincrone Latch R el latch R abbiamo già parlato più volte. L analisi del relè ad autoritenuta, iniziata a pag. 18, è stata poi conclusa a pag. 46; quella di due NOR in retroazione è stata fatta
DettagliEsame di Architettura degli Elaboratori I Canali E-O e P-Z 10 Settembre 2002
Esame di Architettura degli Elaboratori I Canali E-O e P-Z 10 Settembre 2002 Compito A Esercizio 1 (15 punti) Nella rete logica mostrata in figura la porta 3 è difettosa e produce il valore logico 1 all
DettagliElettronica dei Sistemi Digitali Registri di memoria CMOS e reti sequenziali
Elettronica dei Sistemi igitali Registri di memoria CMOS e reti sequenziali Valentino Liberali ipartimento di Tecnologie dell Informazione Università di Milano, 263 Crema e-mail: liberali@dti.unimi.it
DettagliReti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori
Reti Sequenziali Reti Sequenziali Corso di Architetture degli Elaboratori Caratteristiche 1 Caratteristiche delle reti sequenziali Reti combinatorie: il valore in uscita è funzione (con il ritardo indotto
Dettaglix y z F x y z F
Esercitazione di Calcolatori Elettronici Prof. Fabio Roli Corso di Laurea in Ingegneria Elettronica Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie Analisi e sintesi di reti sequenziali
DettagliCircuiti Combinatori. Circuiti Combinatori. Circuiti Sequenziali. Circuiti Sequenziali
ircuiti ombinatori e equenziali Lezione n.5 n.5 I circuiti logici possono appartenere a due categorie: ircuiti ombinatori e equenziali ircuiti Ben Formati Introduzione ai ircuiti equenziali Elementi di
DettagliReti sequenziali (segue)
Nel modello ideale le funzioni σ ed ϖ hanno un tempo di stabilizzazione nullo Nel modello reale occorre un ritardo non nullo per la stabilizzazione delle uscite, a partire da quando gli ingressi sono stabili
DettagliCORSO DI LAUREA: Ingegneria Informatica e dell Automazione
FACOLTA : INGEGNERIA CORSO DI LAUREA: Ingegneria Informatica e dell Automazione INSEGNAMENTO: Elettronica dei Sistemi Digitali CFU: 9 NOME DOCENTE: Mauro Ballicchia SEDE DI AFFERENZA DEL DOCENTE: Novedrate
DettagliReti logiche sequenziali
eti logiche sequenziali eti logiche sequenziali ono quelle reti logiche nelle quali il valore delle uscite in un determinato istante t i dipende: sia dalla condizione di partenza della rete sia dal valore
DettagliReti logiche sequenziali
eti logiche sequenziali eti logiche sequenziali ono quelle reti logiche nelle quali il valore delle uscite in un determinato istante t i dipende: sia dalla condizione di partenza della rete sia dal valore
DettagliRegistri. Registri semplici
Registri Registri semplici........................................ 795 Registri a scorrimento................................... 797 Contatori asincroni con flip-flop T........................798 Contatori
DettagliLATCH E FLIP-FLOP PREMESSA
LATCH E FLIP-FLOP PREMESSA I latch e i flip flop sono circuiti digitali sequenziali che hanno il compito di memorizzare un bit. Un circuito digitale si dice sequenziale se l'uscita dipende dagli ingressi
DettagliPrefazione del Prof. Filippo Sorbello... VII. Prefazione del Prof. Mauro Olivieri... Prefazione degli autori...
Indice Prefazione del Prof. Filippo Sorbello........................... VII Prefazione del Prof. Mauro Olivieri............................ Prefazione degli autori.........................................
DettagliProva d esame di Reti Logiche T 29 Gennaio 2016 COGNOME:.. NOME:.. MATRICOLA:
Prova d esame di Reti Logiche T 29 Gennaio 2016 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliMinimizzazione degli stati di reti sequenziali asincrone (RSA) / sincrone (RSS)
Minimizzazione degli stati di reti sequenziali asincrone (RSA) / sincrone (RSS) Problema: Data una tabella di flusso (TdF) contraddistinta da un numero arbitrario N di stati s 1, s 2,, s N, individuare
DettagliFondamenti di informatica II 1. Sintesi di reti logiche sequenziali
Titolo lezione Fondamenti di informatica II 1 Sintesi di reti logiche sequenziali Reti combinatorie e sequenziali Fondamenti di informatica II 2 Due sono le tipologie di reti logiche che studiamo Reti
DettagliCircuiti Combinatori. Circuiti Combinatori. Circuiti Combinatori. Circuiti Combinatori
Fondamenti di Informatica B Lezione n.5 n.5 ircuiti ombinatori e equenziali ircuiti Ben Formati Introduzione ai ircuiti equenziali Elementi di Memoria Fondamenti di Informatica B Lezione n.5 In questa
DettagliEsercitazione del 03/04/ Soluzioni
Esercitazione del 03/04/2008 - oluzioni 1. Bistabile asincrono (detto anche R) ~ * 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 X 1 1 1 X onfigurazioni vietate:il circuito per queste configurazioni
Dettagli