Capitolo 6. Reti asincrone. 6.1 Struttura, comportamento e corretto impiego. Reti sequenziali asincrone (struttura)
|
|
- Bartolommeo Zani
- 5 anni fa
- Visualizzazioni
Transcript
1 apitolo 6 Reti asincrone 6.1 Struttura, comportamento e corretto impiego 6.2 Memorie binarie 6.3 Analisi e Sintesi 6.1 Struttura, comportamento e corretto impiego ingresso stato presente Reti sequenziali asincrone (struttura) ircuito combinatorio Rete combinatoria τ 1 τ m τ n τ r uscita stato Situazione di stabilità : per l ingresso a e per futuro lo stato m si ha G(m,a) = m. Transizioni da una stabilità ad un altra stabilità: i I s S : G(s,i) = s j i s* = G(s,j) = G(s*,j) Reti sequenziali asincrone (comportamento) Il ritardo intrinseco del circuito agisce da memoria temporanea dello stato presente durante il calcolo dello stato futuro. on k retroazioni si hanno 2 k riassunti di storia passata. ingresso i stato presente s uscita u* = F(i,s) stato futuro s* = G(i,s) t s(t+ t) = s*(t) Rete asincrona L uscita cambia solo se cambia l ingresso. Per ogni modifica d ingresso si verifica al più una modifica d uscita
2 orretto impiego: funzionamento in modo fondamentale orretto impiego: adiacenza delle configurazioni d ingresso i 1, u 1 α i 2, u 2 i 2, u 2 β Esempio di situazione pericolosa : - 01 Simboli di ingresso consecutivi devono differire per il valore di un solo bit L ingresso può essere modificato solo dopo che il circuito ha raggiunto la nuova stabilità Memorie binarie 6.2 Memorie binarie Scrivi uno Memorizza Scrivi zero complessità strutturale bit Latch SR Latch Flip-flop edge-triggered Semplicità d uso
3 comando di set comando di reset Il latch Set-Reset S R bit in memoria S R Latch SR S = 0, R = 0 S = 0, R = 0 S = 0, R = 1 S = 1, R = 0 S = 1, R = 0 =0 =1 S = 0, R = 1 Latch SR: rete sequenziale asincrona che memorizza il valore di un bit. Il valore 1 del comando di set ordina la memorizzazione del valore 1. Il valore 1 del comando di reset ordina la memorizzazione del valore 0. Per S=0, R=0, lo stato ricorda l ultimo comando ricevuto. Tabella di flusso ed equazioni caratteristiche S,R q q q SR = S + R. q SR S R S Schemi logici R S = S + R. q = R. (S + q) S La configurazione d ingresso S=1, R=1 è vietata = R. (S + q) R = R (S q) R = S (q R )
4 Latch SR a NAN S R X q S R ,1 0,1 1,1 1,1 1 1,0 0,1 1,1 1,0 analisi, X Latch S q R X = S (q R ) X = R q = (S. (q. R ) ) X = R + q = S + q.r Una memoria binaria più utile Latch - Memoria binaria in cui il valore 1 di un segnale individua quando scrivere, il valore contemporaneo di un segnale cosa scrivere. ampionamento e Memorizzazione Segnale del ata Path con valori significativi solo in certi intervalli Es: segnale con glitch SR Trascodifica da a SR S = R =. Latch S R dal ontroller dal ata Path il latch segnale di campionamento attivo alto segnale ricostruito dal latch al ata Path
5 Tabella delle transizioni, equazioni caratteristiche ed eliminazione dell alea statica q Equazioni caratteristiche =. +.q = ( + q).( + ) Il latch a NAN ed a NOR Realizzazione a NAN =. + ( + ).q = ( ) (( ) q) S Realizzazione a NOR = ( + q).( + ).( +q) = ( + ).( +q) = ( ) (( ) q) S Realizzazione con latch SR = S + R.q =. + (. ).q =. +.q +.q R R q Una quarta soluzione =. +.q omportamento in transitorio S Ritardo R Multiplexer N.B. - Il ritardo inerziale dei due NOT elimina l eventuale glitch generato dall alea statica del MUX.
6 I tempi di set-up, di hold e di risposta L uscita trasparente Larghezza dell impulso di campionamento - Il campionamento di un livello di deve durare un tempo non inferiore al tempo di set-up del latch SR. omando di campionamento Bit in ingresso Bit in memoria durata minima set-up hold tempo max di risposta omando di campionam. Bit in ingresso Bit in memoria set-up tempo di risposta N.B. - Se la situazione =1 dura più del set-up e se durante questo intervallo modifica il suo valore, allora le stesse modifiche si riscontrano anche su. q
7 Il registro buffer wr 0.. ed il BUS rd 0 1 N-1 A 0 A 1 A n-1 WR R 0 j N-1 E La RAM 0 1 i 1 j N-1 N-1 ella di indirizzo i I cicli di lettura e di scrittura Le celle di una RAM sono registri buffer I bit di indirizzo, tramite il E, scelgono una cella alla volta I comandi WR, R stabiliscono se l accesso è in lettura o in scrittura. Address signals LETTURA tempo di accesso SRITTURA tempo di accesso Flip-flop edge-triggered R WR ata signals
8 Il grafo degli stati, 01, 0 Α, 0, -, 1, 1 orse critiche, 0 0-, 0 0-, 1, 1, 0 Β, -, 1, 0 01, 1 (segue) Vincoli sulla codifica degli stati Eliminazione delle corse critiche odifica degli stati interni - Le configurazioni associate a stati interni consecutivi devono differire per il valore di un solo bit. Esempio di situazione pericolosa : rilasciato, spenta rilasciato,spenta premuto,accesa premuto, spenta α β rilasciato, accesa premuto, spenta rilasciato, accesa δ premuto, accesa La lampada da tavolo γ α δ y1 y α β β γ 1 δ γ
9 ue transizioni multiple, Realizzazione a NAN, 0 01, 0 Α, 0 E, -, 1, 1, 0 0-, 0 0-, 1, 1, 0 Β, - F, 1, 1, 0 01, 1 (segue) La tabella delle transizioni Sintesi a NAN (1) stato E = ,- -- A = 0 0,0 0,0 1,0 0,0 B = 0 0,0 0,0 0,0 0, = 1 1,1 1,1 1,1 1,1 = 1 1,1 1,1 1,1 1,1 F = ,- y 1 y 2 y 3 Y 1 Y 2 Y 3, y 1 y 2 y (segue) = y 1
10 Sintesi a NAN (2) Sintesi a NAN (3) y 1 y 2 y Y 1 Y 1 = y 2 + y 3.y 1 Y 1 = y 2 (y 3 y 1 ) y 2 y 1 = y 3 y 1 y 2 y Y 2 Y 2 = +.y 2 + y 2.y 3 = + y 2.( +y 3 ) Y 2 = (y 2 ( y 3 ) ( y 3 ) y 2 Sintesi a NAN (4) y 1 y 2 y Y 3 Y 3 = +.y 3 + y 2 Y 3 = y 2 ( y 3 ) y 2 y 3 ( y 3 ) Il flip-flop edge triggered ( y 3 ) y 2 y 2 y 1 = y 2 y 3 ( y 3 ) y 3
11 I tempi di set-up, di hold e di risposta Il flip-flop di tipo della famiglia TTL: comandi sincroni e asincroni ( 74) Fronte del clock Segnale set-up hold Segnale risposta = 1 quando PRE = 1 = 0 quando LR = 1 omando asincrono omando sincrono 6.3 Analisi e Sintesi
12 Il procedimento di analisi Analisi Il procedimento di analisi di una rete sequenziale asincrona è formato da 5 passi e consente di dedurne il comportamento dallo schema logico: 1: individuazione delle variabili di stato, 2: analisi della parte combinatoria, 3: individuazione della tabella delle transizioni, 4: studio delle condizioni di stabilità 5:individuazione della tabella di flusso e del grafo degli stati. Esempio: Si vuole individuare se è utile o meno rendere disponibili all esterno entrambe le uscite dei NOR di un latch SR S R X? Analisi del latch SR a NOR (1 & 2) 1) Si taglia idealmente la retroazione identificando un nuovo segnale di ingresso q ed un nuovo segnale di uscita X. Analisi del latch SR a NOR (3) 3) Si trasformano le espressioni NOR in espressioni AN, OR, NOT e se ne riportano le valutazioni su una mappa. S X q R X = S q = (S + q) = S. q q S R ,1 0,1 0,0 1,0 1 1,0 0,0 0,0 1,0 2) Si scrivono le espressioni NOR della rete combinatoria a tre ingressi e due uscite così ottenuta. X = S q = (S q) R = (S q) R = ((S + q) + R) = (S + q). R, X
13 Analisi del latch SR a NOR (3) 4) Si eliminano le valutazioni fuori dal dominio delle due funzioni (la condizione di ingresso S = R = 1 è per ipotesi impossibile) e si evidenziano sulla mappa le quattro situazioni di stabilità. S R Ecco il motivo q 01 per cui è vietato 0 0,1 0,1 0,0 1,0 impiegare S=1, R=1 1 1,0 0,0 0,0 1,0, X onclusioni: In ogni situazione di stabilità si ha X =. hi deve impiegare il latch può così disporre della forma vera e complementata del bit in memoria. x1 x2 Una PLA con due retroazioni (1&2) Y1 = x2 y2+x1y2+x1 x2y1 Y2 = x2 y2+x1y2+x1 x2y1 z = y1 Y2/ y2 Y1/ y1 z Una PLA con due retroazioni (3) Una PLA con due retroazioni (4&5) 2 01 x 1 x 2 y 1 y Y 1 Y 1 = x 2 y 2 +x 1 y 2 +x 1 x 2 y 1 Y 2 = x 2 y 2 +x 1 y 2 +x 1 x 2 y 1 z = y 1 y y 2 01 x 1 x Y 2 x1x2 y1y2 01 A A,0 B,0 A,0 A,0 B,0 B,0,0,0,1,1,1,1 A,1,1 A,1 A,1 x1x2 y1y2 01,0 01,0,0,0 01,0 01,0,0,0,1,1,1,1,1,1,1,1 01 B 01 A Modello di Mealy Modello di Moore
14 Una rete asincrona con 2 retroazioni. x1 x2 y1 y2 Y1 z x1x2 y1y2 01,0 01,0 01,0,0 01,0 01,1,0,0,0,0,0,0,0,0,0,0. e tre soli stati interni x1 x2 A: 0,0 01 B:01 01,1 A: 0 x1x2 y1y2 01 =A A,0 B,0 B,0 A,0 01=B A,0 B,1,0,0 = A,0,0,0,0 = A,0,0,0,0,0 01 B:01 01,1 Y2 Y1 = (x1 y2) (x1 y1) (x2 y2) = x1.y2 + x1.y1+ x2.y2 Y2 = (x2 y2 ) (x1 y1 y2) = x2.y1 + x1.y1.y2 z = x1.x2.y1.y2 : 0,0,0,0 01,0,0,0 : : 0,0,0 Un circuito con troppe retroazioni x1x2 y1y2 01 A A,01 A,01 B, B A,01 A,01 B,,,,,, A, A, B,, x1x2 y1y2 01,01,01 01,, 01,01,01 01,,,,,,,, 01,0, x1x2 y1y2 01 AB=a a,01 a,01 a, a,,,, ue o più righe identiche possono essere sostituite da una sola riga Sintesi
15 Il procedimento di sintesi Il procedimento di sintesi di una rete sequenziale asincrona è formato da 5 passi e consente di dedurne lo schema logico dal comportamento: 1: individuazione del grafo degli stati, 2: definizione della tabella di flusso, 3: codifica degli stati e definizione della tabella delle transizioni, 4: sintesi della parte combinatoria, 5: schema logico. Esempio di sintesi omportamento: z cambia valore ad ogni fronte di salita di x 1 - Lampada da tavolo x z 2 - ivisore x2 della frequenza di un segnale periodico K T 0 2T 0 Esempio (1: grafo degli stati) Esempio (2: tabella di flusso) x, z 0,1 α 1,- 1,0 β 0,0 0,0 γ 1,- 0,1 1,1 δ x stato 0 1 α α,1 β,- β γ,0 β,0 γ γ,0 δ,- δ α,1 δ,1 Stabilità - Ogni stato è stabile per l ingresso che lo genera. Indifferenza sull uscita - La modifica di uscita può avvenire già durante la transizione oppure, indifferentemente, essere rinviata al raggiungimento della stabilità. In ogni colonna si raggiunge sempre una condizione di stabilità. Transizioni multiple - i norma si passa direttamente da una stabilità all altra; è ammesso che ciò avvenga anche tramite una breve sequenza di condizioni di instabilità.
16 Esempio (3: tabella delle transizioni) y 1 0 y 2 0 α odifica degli stati - A stati consecutivi (stato presente e futuro) si devono assegnare configurazioni adiacenti. 1 β 1 δ γ Grafo delle adiacenze e mappa di codifica x y 1,y α:,1 01,- β: 01,0 01,0 γ:,0,- δ:,1,1 Y 1, Y 2, z x y 1y Esempio (4: espressioni) Ipotesi: si desiderano reti minime di tipo SP x y 1y x y 1y Y 1 = x.y 2 + x.y 1 + y 2.y 1 Y 2 = x.y 2 + x.y 1 + y 2.y 1 z = y operture ridondanti - Per eliminare a priori il pericolo di alea statica (qui causato dal probabile sfasamento tra x e x ) ogni coppia di 1 adiacenti deve essere racchiusa in almeno un RR. Esempio (5: schema con retroazioni dirette) x x.y 1 y 2.y 1 Y 1 = x.y 2 + x.y 1 + y 2.y 1 Y 2 = x.y 2 + x.y 1 + y 2.y 1 z = y 2 Y 1 Esempio (5: schema con latch SR) Y 1 = x.y 2 + x.y 1 + y 2.y 1 = (x.y 2 )+ (x+ y 2 ).y 1 = (x.y 2 )+ (x. y 2 ).y 1 = S 1 + R 1.y 1 x S R y 1 y 1 x.y 2 x.y 1 y 2.y 1 Fan-out >1 Y 2 z Y 2 = x.y 2 + x.y 1 + y 2.y 1 = x.y 1 + (x +y 1 ). y 2 = x.y 1 + (x.y 1 ). y 2 = S 2 + R 2. y 2 z = y 2 S R y 2 y 2
17 Esempio (5: schema con latch ) Esempio (5: schema con flip-flop) x x x S R y 1 y 1 x z S R y 2 y 2 z z Riconoscitore della sequenza -01- xy, z,0 01,0,1 Grafi primitivi e non primitivi,0 A,0 01,0,0,0 B F E,-,-,0 01,0 01,-,0,0,0,0 01,0
18 Riconoscitore della sequenza -01- Tabelle di flusso xy, z,0 01,0, A A,0 B,0,0 A A,0 B,0 S,0 A 01,0,0 B,- B A,0 A,0,-,1 E,0 B,0 F,-,-,0 B S B,0 S,- S,0 A,0 A,0 S,- S,0,-,1 S,0 I S S,0 S,- S,0 B,0 S,- S,0 I,0 A,0,-,1 S,0,0,0 01,-,- E F,0 A,0 F,0 F,0 E,0 E,0,0 EF,0 01,0 ue o più righe di una tabella di flusso possono essere compresse in un unica riga se, per ogni ingresso, presentano simboli di stato futuro e di uscita identici a meno di condizioni d indifferenza Esercitazione 6.1 (pag.7) Una RSA ha due ingressi x,y ed una uscita z. Gli ingressi non cambiano mai di valore contemporaneamente e non presentano mai entrambi il valore 1. L'uscita può cambiare di valore solo in corrispondenza dei fronti di salita di x. Il valore che z deve assumere e poi mantenere costante fino al fronte successivo è 0 se nel precedente intervallo x=0 y non ha modificato il suo valore, 1 nel caso opposto. OMANA N.1 - forme d'onda OMANA N.2 grafo primitivo OMANA N.3 tabella di flusso OMANA N.4 codifica degli stati OMANA N.5 espressioni delle variabili di stato futuro Esercitazione 6.2 (pag.9) Una rete sequenziale asincrona è caratterizzata da due segnali di ingresso X 1, X 2 (i quali non cambiano mai contemporaneamente) e da un segnale di uscita Z. uando il segnale X 1 è disattivo (livello logico 0), Z deve assumere il valore 0. uando il segnale X 1 è attivo (livello logico 1), Z deve assumere l ultimo valore presentato dal segnale X 2 nel precedente intervallo di attivazione di X 1. (v. esempi di forme d onda) OMANA N.1 - grafo primitivo OMANA N.2 codifica degli stati e tabella delle transizioni OMANA N.3 espressione di una variabile di stato futuro
19 Esercitazione 6.3 (pag.120) L autoscuola GRATTA&PERI, per addestrare meglio i suoi allievi, vi chiede di realizzare un simulatore dotato di due ingressi f, c e di una uscita z: f è il pedale della frizione (1 premuto, 0 rilasciato), c èla leva del cambio (1 marcia inserita, 0 folle), z è il comando di un segnalatore acustico (1 rumore di orrenda grattata, 0 nessun suono). L allievo può modificare un solo ingresso alla volta. Il rumore della grattata deve essere generato quando si inserisce una marcia con la frizione non premuta e fino a quando non venga dapprima disinserita la marcia con frizione premuta e poi rilasciata la frizione; quando si disinserisce una marcia con la frizione non premuta e fino a quando non venga dapprima inserita la marcia con frizione premuta e poi rilasciata la frizione. OMANA N.1 - forme d'onda OMANA N.2 grafo degli stati OMANA N.3 tabella di flusso e delle transizioni OMANA N.4 espressione di una variabile di stato futuro
Capitolo 6. Reti asincrone. 6.1 Elaborazione asincrona. Esigenze. 6.1 Elaborazione asincrona 6.2 Memorie binarie 6.3 Analisi e Sintesi
apitolo 6 Reti asincrone 6.1 Elaborazione asincrona 6.2 Memorie binarie 6.3 nalisi e Sintesi 6.1 Elaborazione asincrona Esigenze Problema - iscriminare e ricordare l ordine temporale con cui due o più
DettagliCapitolo 6. Reti asincrone. Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie
apitolo 6 Reti asincrone Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie Reti sequenziali asincrone (comportamento) Elaborazione asincrona - Ogni nuovo ingresso determina: una
DettagliCapitolo 6. Reti asincrone. 6.1 Elaborazione asincrona. Reti sequenziali asincrone (struttura) Reti sequenziali asincrone (comportamento)
apitolo 6 Reti asincrone 6. Elaborazione asincrona 6.2 Memorie binarie 6.3 nalisi e Sintesi 6. Elaborazione asincrona Reti sequenziali asincrone (comportamento) Elaborazione asincrona - Ogni nuovo ingresso
DettagliCapitolo 6. Reti asincrone. 6.1 Elaborazione asincrona. Reti sequenziali asincrone (struttura) Reti sequenziali asincrone (comportamento)
apitolo 6 Reti asincrone 6. Elaborazione asincrona 6.2 Memorie binarie 6.3 nalisi e Sintesi 6. Elaborazione asincrona Reti sequenziali asincrone (comportamento) Elaborazione asincrona - Ogni nuovo ingresso
DettagliCapitolo 6. Reti asincrone. 6.1 Elaborazione asincrona. Reti sequenziali asincrone (struttura) Reti sequenziali asincrone (comportamento)
apitolo 6 Reti asincrone 6. Elaboraione asincrona 6.2 emorie binarie 6.3 nalisi e intesi 6. Elaboraione asincrona Reti sequeniali asincrone (comportamento) Elaboraione asincrona - Ogni nuovo ingresso determina:
Dettagli6.3 Analisi e Sintesi
Il progetto della rete asincrona è dunque molto delicato e richiede l applicazione di diversi accorgimenti; obiettivo di questo paragrafo è presentare tutta la problematica in modo ordinato, individuando
DettagliCapitolo 6: Reti asincrone
ap. 6 Reti asincrone Il modello e le applicazioni Il modello della rete asincrona prevede che il simbolo d uscita si possa modificare soltanto quando si verifica una modifica del simbolo d ingresso. aratteristica
DettagliIl latch Set- Reset. 2: individuazione del grafo degli stati - In figura è mostrato che per ottenere questo comportamento occorrono due stati interni.
ap. 6 Reti asincrone Latch R el latch R abbiamo già parlato più volte. L analisi del relè ad autoritenuta, iniziata a pag. 18, è stata poi conclusa a pag. 46; quella di due NOR in retroazione è stata fatta
DettagliReti Logiche T. Esercizi reti sequenziali asincrone
Reti Logiche T Esercizi reti sequenziali asincrone ESERCIZIO N. 1 Una rete sequenziale asincrona è caratterizzata da due segnali d ingresso A e C e da un segnale di uscita Z. I segnali d ingresso non possono
DettagliModelli per le macchine digitali
Reti sequenziali Modelli per le macchine digitali Ingressi Uscite i(t 0 ) i(t n ) MACCHINA DIGITALE u(t 0 ) u(t n ) TEMPO In generale l uscita di una macchina in un certo istante temporale dipenderà dalla
DettagliMinimizzazione degli stati di reti sequenziali asincrone (RSA) / sincrone (RSS)
Minimizzazione degli stati di reti sequenziali asincrone (RSA) / sincrone (RSS) Problema: Data una tabella di flusso (TdF) contraddistinta da un numero arbitrario N di stati s 1, s 2,, s N, individuare
DettagliCapitolo 3. Modelli. Macchine combinatorie Macchine sequenziali asincrone sincrone
Capitolo 3 Modelli Macchine combinatorie Macchine sequenziali asincrone sincrone Il modello del blocco o scatola nera i I: alfabeto di ingresso u U: alfabeto di uscita ingresso dei dati i F u uscita dei
DettagliReti Logiche T. Esercizi reti sequenziali sincrone
Reti Logiche T Esercizi reti sequenziali sincrone ESERCIZIO N. Si esegua la sintesi di una rete sequenziale sincrona caratterizzata da un unico segnale di ingresso (X) e da un unico segnale di uscita (Z),
DettagliProva d esame di Reti Logiche T 11Settembre 2015 COGNOME:.. NOME:.. MATRICOLA:
Prova d esame di Reti Logiche T 11Settembre 2015 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliLe reti sequenziali sincrone memorizzano il proprio stato in dei FF-D
Reti Sincrone Le reti sequenziali sincrone memorizzano il proprio stato in dei FF-D Le variabili di stato future sono quelle all ingresso dei FF-D mentre le variabili di stato presente sono le uscite dei
DettagliRETI LOGICHE T Ingegneria Informatica. Esercitazione 2 Reti Sequenziali Asincrone
RETI LOGICHE T Ingegneria Informatica Esercitazione 2 Reti Sequenziali Asincrone Marco Lippi (marco.lippi3@unibo.it) [Parte dei lucidi sono stati realizzati da Samuele Salti] Esercizio Sintesi RSA Si vuole
DettagliRETI LOGICHE T Ingegneria Informatica. Esercitazione 3 Reti Sequenziali Sincrone
RETI LOGICHE T Ingegneria Informatica Esercitazione 3 Reti Sequenziali Sincrone Marco Lippi (marco.lippi3@unibo.it) [Lucidi realizzati da Samuele Salti] Esercizio Sintesi RSS Si vuole progettare una rete
DettagliCapitolo 7. Reti sincrone. 7.1 Elaborazione sincrona Analisi e Sintesi 7.3 Registri e Contatori
Capitolo 7 Reti sincrone 7. Elaborazione sincrona 7.2 - Analisi e Sintesi 7.3 Registri e Contatori 7. Elaborazione sincrona Esigenze e vincoli x x 2 x n ingresso i(t) stato presente s(t) La rete sincrona
DettagliLe Alee. La presenza di ritardi nei dispositivi utilizzati può avere l effetto di modificare il comportamento delle uscite in alcuni casi
Le Alee La presenza di ritardi nei dispositivi utilizzati può avere l effetto di modificare il comportamento delle uscite in alcuni casi Si chiamano Alee (o hazard) quei fenomeni per i quali le uscite,
DettagliEsercizi sulle Reti Sequenziali Sincronizzate
Esercizi sulle Reti Sequenziali Sincronizzate Corso di Laurea di Ing. Gestionale e di Ing. delle Telecomunicazioni A.A. 27-28 1. Disegnare il grafo di stato di una RSS di Moore avente tre ingressi A, B,
DettagliCalcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 RETI LOGICHE: RETI SEUENZIALI Massimiliano Giacomin 1 LIMITI DELLE RETI COMBINATORIE e RETI SEUENZIALI Le reti combinatorie sono senza retroazione: il segnale di
DettagliAlee in macchine combinatorie
Corso di Calcolatori Elettronici I A.A. 2010-2011 Alee in macchine combinatorie Lezione 12 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Le Alee La presenza di ritardi nei dispositivi
DettagliAXO Architettura dei Calcolatori e Sistemi Operativi. reti sequenziali
AXO Architettura dei Calcolatori e Sistemi Operativi reti sequenziali Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock Bistabili D e SR sincroni Flip-flop
DettagliReti Logiche LA. Complementi ed esercizi di Reti Sequenziali Sincrone
Reti Logiche LA Complementi ed esercizi di Reti Sequenziali Sincrone Introduzione Reti Logiche: sintesi mediante approccio formale Specifiche del Problema Grafo degli Stati Tabella di Flusso Tabella delle
DettagliCalcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone
Calcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone Ing. Gestionale e delle Telecomunicazioni A.A. 2007/08 Gabriele Cecchetti Reti Sequenziali Asincrone Sommario: Definizione Condizioni di pilotaggio
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Reti Sequenziali
Reti Logiche Prof. B. Buttarazzi A.A. 29/2 Reti Sequenziali Sommario Analisi di Reti Sequenziali Sintesi di Reti Sequenziali Esercizi 3/6/2 Corso di Reti Logiche 29/ 2 Analisi di Reti Sequenziali Passare
DettagliReti sequenziali asincrone
Reti sequenziali asincrone Esercizio Una rete sequenziale asincrona è caratterizzata da due segnali di ingresso (E, X) e da un segnale di uscita (Z). I segnali di ingresso non variano mai contemporaneamente,
DettagliCalcolatori Elettronici T. Complementi ed Esercizi di Reti Logiche
Calcolatori Elettronici T Complementi ed Esercizi di Reti Logiche Introduzione Reti Logiche: sintesi mediante approccio formale Specifiche del Problema Grafo degli Stati Tabella di Flusso Tabella delle
DettagliCorso di Calcolatori Elettronici I Elementi di memoria ing. Alessandro Cilardo
orso di alcolatori Elettronici I Elementi di memoria ing. Alessandro ilardo orso di Laurea in Ingegneria Biomedica Reti logiche con memoria In molte situazioni è necessario progettare reti logiche sequenziali,
DettagliI Bistabili. Maurizio Palesi. Maurizio Palesi 1
I Bistabili Maurizio Palesi Maurizio Palesi 1 Sistemi digitali Si possono distinguere due classi di sistemi digitali Sistemi combinatori Il valore delle uscite al generico istante t* dipende solo dal valore
DettagliI flip-flop ed il register file. Sommario
I flip-flop ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: Sezioni C.9 e C.11 1/35
DettagliMacchine sequenziali
Macchine sequenziali Dal circuito combinatorio al sequenziale (effetto di una retroazione) x z x j Y i, Rete Comb. Y i-, z h Y i,k M Y i-,k abilitazione a memorizzare M memorizza lo stato La nozione di
DettagliLivello logico digitale
Livello logico digitale circuiti combinatori di base e circuiti sequenziali Half Adder - Semisommatore Ingresso 2 bit, uscita 2 bit A+ B= ------ C S C=AB S=AB + AB=A B A B In Out HA A B C S S HA A C S
DettagliANALISI E PROGETTO DI CIRCUITI SEQUENZIALI
ANALISI E PROGETTO DI CIRCUITI SEQUENZIALI 1 Classificazione dei circuiti logici Un circuito è detto combinatorio se le sue uscite (O i ) sono determinate univocamente dagli ingressi (I i ) In pratica
DettagliProva d esame di Reti Logiche T 09 Gennaio 2015 COGNOME:.. NOME:.. MATRICOLA:
Prova d esame di Reti Logiche T 09 Gennaio 2015 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliProva d esame di Reti Logiche T 13 Luglio 2016
Prova d esame di Reti Logiche T 13 Luglio 2016 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliI bistabili ed il register file
I bistabili ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/32 Sommario I problemi dei latch trasparenti sincroni
DettagliCircuiti Combinatori. Circuiti Combinatori. Circuiti Sequenziali. Circuiti Sequenziali
ircuiti ombinatori e equenziali Lezione n.5 n.5 I circuiti logici possono appartenere a due categorie: ircuiti ombinatori e equenziali ircuiti Ben Formati Introduzione ai ircuiti equenziali Elementi di
DettagliElementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:
I circuiti elettronici capaci di memorizzare un singolo bit sono essenzialmente di due tipi: LATCH FLIP-FLOP. Elementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:
DettagliSintesi di Reti sequenziali Sincrone
Sintesi di Reti sequenziali Sincrone Sintesi di Reti Sequenziali Sincrone Una macchina sequenziale è definita dalla quintupla I è l insieme finito dei simboli d ingresso U è l insieme finito dei simboli
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliUniversità degli Studi di Cassino e del Lazio Meridionale Corso di Calcolatori Elettronici Elementi di memoria e Registri
di assino e del Lazio Meridionale orso di alcolatori Elettronici Elementi di memoria e Registri Anno Accademico Francesco Tortorella Elementi di memoria Nella realizzazione di un sistema digitale è necessario
DettagliCircuiti Combinatori. Circuiti Combinatori. Circuiti Combinatori. Circuiti Combinatori
Fondamenti di Informatica B Lezione n.5 n.5 ircuiti ombinatori e equenziali ircuiti Ben Formati Introduzione ai ircuiti equenziali Elementi di Memoria Fondamenti di Informatica B Lezione n.5 In questa
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliEsercizi Logica Digitale,Circuiti e Bus
Esercizi Logica Digitale,Circuiti e Bus Alessandro A. Nacci alessandro.nacci@polimi.it ACSO 214/214 1 2 Esercizio 1 Si consideri la funzione booleana di 3 variabili G(a,b, c) espressa dall equazione seguente:
DettagliCircuiti sequenziali e latch
Circuiti sequenziali e latch Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento Patterson: sezioni C.7 & C.8. 1/32 Sommario
DettagliEsercitazione del 03/04/ Soluzioni
Esercitazione del 03/04/2008 - oluzioni 1. Bistabile asincrono (detto anche R) ~ * 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 X 1 1 1 X onfigurazioni vietate:il circuito per queste configurazioni
DettagliCircuiti Sequenziali
Circuiti Sequenziali 1 Ingresso Circuito combinatorio Uscita Memoria L uscita al tempo t di un circuito sequenziale dipende dagli ingressi al tempo (t) e dall uscita al tempo (t- t ) Circuiti sequenziali
DettagliSintesi di Reti Sequenziali Sincrone
Sintesi di Reti Sequenziali Sincrone Maurizio Palesi Maurizio Palesi 1 Macchina Sequenziale Una macchina sequenziale è definita dalla quintupla (I,U,S,δ,λ ) dove: I è l insieme finito dei simboli d ingresso
DettagliEsercitazione del 26/03/ Soluzioni
Esercitazione del 26/03/2009 - oluzioni 1. Bistabile asincrono C (detto anche R) C C ~ Tabella delle transizioni o stato prossimo: C * 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 X 1 1 1 X Configurazioni
DettagliFunzioni, espressioni e schemi logici
Funzioni, espressioni e schemi logici Il modello strutturale delle reti logiche Configurazioni di n bit che codificano i simboli di un insieme I i i n F: I S U u u m Configurazioni di m bit che codificano
DettagliProva d esame di Reti Logiche T 29 Gennaio 2016 COGNOME:.. NOME:.. MATRICOLA:
Prova d esame di Reti Logiche T 29 Gennaio 2016 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliCalcolatori Elettronici T. Complementi ed Esercizi di Reti Logiche
Calcolatori Elettronici T Complementi ed Esercizi di Reti Logiche Stefano Mattoccia Ricevimento : su appuntamento via email Telefono : 051 2093860 Email : stefano.mattoccia@unibo.it Web : www.vision.deis.unibo.it/smatt
DettagliSintesi Sequenziale Sincrona
Sintesi Sequenziale Sincrona Sintesi comportamentale di reti sequenziali sincrone senza processo di ottimizzazione Sintesi comportamentale e architettura generale Diagramma degli stati Tabella degli stati
DettagliIl Livello Logico-Digitale. I circuiti sequenziali
Il Livello Logico-Digitale I circuiti sequenziali 22 --25 ommario Circuiti sequenziali e elementi di memoria Bistabile asincrono Temporizzazione e clock Bistabili D e sincroni Flip-flop - 2 - Circuiti
DettagliCampionamento e memoria. Sommario. Sommario. M. Favalli
Sommario Campionamento e memoria M. Favalli Engineering epartment in Ferrara 2 Latch di tipo 3 Sommario (ENIF) Analisiesintesideicircuitidigitali / 29 (ENIF) Analisiesintesideicircuitidigitali 2 / 29 2
DettagliReti sequenziali. Nord
Reti sequenziali Nord Ovest Est Semaforo a due stati verde/rosso Sud Vogliamo definire un circuito di controllo per produrre due segnali NS ed EO in modo che: Se NS è on allora il semaforo è verde nella
DettagliCircuiti sincroni circuiti sequenziali:bistabili e latch
Architettura degli Elaboratori e delle Reti Lezione 8 Circuiti sincroni circuiti sequenziali:bistabili e latch Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli
DettagliReti sequenziali (segue)
Nel modello ideale le funzioni σ ed ϖ hanno un tempo di stabilizzazione nullo Nel modello reale occorre un ritardo non nullo per la stabilizzazione delle uscite, a partire da quando gli ingressi sono stabili
Dettaglix y z F x y z F
Esercitazione di Calcolatori Elettronici Prof. Fabio Roli Corso di Laurea in Ingegneria Elettronica Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie Analisi e sintesi di reti sequenziali
DettagliSintesi di Reti sequenziali Sincrone
Sintesi di Reti sequenziali Sincrone alcolatori ElettroniciIngegneria Telematica Sintesi di Reti Sequenziali Sincrone na macchina sequenziale è definita dalla quintupla δ, λ) dove: I è l insieme finito
DettagliProva d esame di Reti Logiche T 10 Giugno 2016
Prova d esame di Reti Logiche T 10 Giugno 2016 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliCorso di Calcolatori Elettronici I Flip-flop
Corso di Calcolatori Elettronici I Flip-flop Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso di Laurea in Ingegneria Informatica
DettagliAutoma a Stati Finiti (ASF)
Automa a Stati Finiti (ASF) E una prima astrazione di macchina dotata di memoria che esegue algoritmi Introduce il concetto fondamentale di STATO che informalmente può essere definito come una particolare
DettagliCapitolo 3. Modelli. 3.1 La macchina a stati finiti 3.2 La macchina combinatoria 3.3 La macchina asincrona 3.4 La macchina sincrona
Capitolo 3 Modelli 3.1 La macchina a stati finiti 3.2 La macchina combinatoria 3.3 La macchina asincrona 3.4 La macchina sincrona Il modello del blocco o scatola nera Alfabeto d ingresso Alfabeto d uscita
DettagliProblema 1. In un sistema di comunicazione digitale vengono trasferiti messaggi costituiti da al più N max. ) con un ulteriore bit (b k
Problema In un sistema di comunicazione digitale vengono trasferiti messaggi costituiti da al più N max simboli, ciascuno rappresentato mediante k bit. Poiché in tali messaggi intervengono sovente stringhe
DettagliAB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND.
1 Elementi di memoria: flip-flop e registri Porte logiche elementari CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Livello fisico
DettagliFlip flop: tempificazione latch ed edge-triggered
Corso di Calcolatori Elettronici I A.A. 2010-2011 Flip flop: tempificazione latch ed edge-triggered Lezione 23-26 Università degli Studi di Napoli Federico II Facoltà di Ingegneria I flip flop - 1 Generalità
DettagliUniversità degli Studi di Cassino
di assino orso di alcolatori Elettronici I Elementi di memoria e registri Anno Accademico 27/28 Francesco Tortorella Elementi di memoria Nella realizzazione di un sistema digitale è necessario utilizzare
DettagliCalcolatori Elettronici
Calcolatori Elettronici RETI LOGICHE: RETI SEQUENZIALI Massimiliano Giacomin 1 LIMITI DELLE RETI COMBINATORIE Nelle reti combinatorie le uscite dipendono solo dall ingresso Þ impossibile far dipendere
DettagliElettronica dei Sistemi Digitali Registri di memoria CMOS e reti sequenziali
Elettronica dei Sistemi igitali Registri di memoria CMOS e reti sequenziali Valentino Liberali ipartimento di Tecnologie dell Informazione Università di Milano, 263 Crema e-mail: liberali@dti.unimi.it
DettagliCalcolatori Elettronici
Esercitazione 2 I Flip Flop 1. ual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano
DettagliFONDAMENTI DI INFORMATICA Lezione n. 7. Esercizi di progetto di circuiti sequenziali
FONDAMENTI DI INFORMATICA Lezione n. 7 Esercizi di progetto di circuiti sequenziali 1 / 17 RIEPILOGO TEORICO CIRCUITI SEQUENZIALI: le uscite dipendono non solo dagli ingressi, ma anche dallo stato interno
DettagliI circuiti sequenziali
Elementi di logica digitale I circuiti sequenziali I circuiti combinatori non hanno memoria. Gli output dipendono unicamente dagli input. ono necessari circuiti con memoria, che si comportano in modo diverso
DettagliCenni alle reti logiche. Luigi Palopoli
Cenni alle reti logiche Luigi Palopoli Reti con reazione e memoria Le funzioni logiche e le relative reti di implementazione visto fino ad ora sono note come reti combinatorie Le reti combinatorie non
DettagliCalcolatori Elettronici B a.a. 2004/2005
Calcolatori Elettronici B a.a. 2004/2005 RETI LOGICHE: RICHIAMI Massimiliano Giacomin 1 Unità funzionali Unità funzionali: Elementi di tipo combinatorio: - valori di uscita dipendono solo da valori in
DettagliIntroduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone di Macchine Senza Processo di Ottimizzate a Livello Comportamentale Sintesi comportamentale e architettura generale Diagramma
DettagliGli elementi di memoria: i bistabili I registri. Mariagiovanna Sami Corso di reti Logiche 8 Anno
Gli elementi di memoria: i bistabili I registri Mariagiovanna Sami Corso di reti Logiche 8 Anno 2007-08 08 Circuiti sequenziali Nei circuiti sequenziali il valore delle uscite in un dato istante dipende
DettagliCapitolo 4 Reti Sequenziali. Reti Logiche T
Capitolo 4 Reti Sequenziali Reti Logiche T Rete sequenziale Es riconoscitore di sequenza: z=1 se e solo se la sequenza degli ingressi (x0,x1) è nell ordine: (0,0)-(0,1) (1,1) (x0,x1)=(1,1) z=??? Gli ingressi
DettagliSintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone Il problema dell assegnamento degli stati versione del 9/1/03 Sintesi: Assegnamento degli stati La riduzione del numero
DettagliEsercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA.
a Esercizio 1. Sintetizzare un circuito sequenziale sincrono in base alle specifiche temporali riportate nel seguito. Il circuito riceve in input solo il segnale di temporizzazione (CK) e produce tre uscite,
DettagliMacchine Sequenziali
Macchine Sequenziali CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Tassonomia dei circuiti digitali Circuiti combinatori» Il valore
DettagliDomande di Reti Logiche compito del 6/6/2017
Barrare una sola risposta per ogni domanda Il punteggio finale è - (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve Sia dato un
DettagliPrefazione del Prof. Filippo Sorbello... VII. Prefazione del Prof. Mauro Olivieri... Prefazione degli autori...
Indice Prefazione del Prof. Filippo Sorbello........................... VII Prefazione del Prof. Mauro Olivieri............................ Prefazione degli autori.........................................
DettagliClock. Corso di Architettura degli Elaboratori. Architetture degli Elaboratori. Circuiti combinatori e sequenziali.
Corso di Architettura degli Elaboratori Il livello logico digitale: Memoria Clock: un circuito che emette una serie di impulsi con una specifica larghezza e intermittenza Tempo di ciclo di clock: intervallo
DettagliFlip-flop Macchine sequenziali
Flip-flop Macchine sequenziali Introduzione I circuiti digitali possono essere così classificati Circuiti combinatori Il valore delle uscite ad un determinato istante dipende unicamente dal valore degli
DettagliCircuiti sequenziali: macchine a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Circuiti sequenziali: macchine a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di Milano
DettagliCapitolo 5 Reti combinatorie
Capitolo 5 Reti combinatorie 5.1 - Il problema della sintesi 5.2 - Reti di costo minimo 5.3 - Il metodo delle mappe 5.4 - Reti a Nand ed a Nor 5.5 - Reti programmabili 5.1 Il problema della sintesi Funzione
Dettagli05EKL-Progetto di Circuiti Digitali. Richiami di Reti Logiche
5EKL-Progetto di Circuiti Digitali Tutore: Federico Quaglio federico.quaglio@polito.it -564 44 (44) Richiami di Reti Logiche Tutoraggio # Sommario Richiami di algebra booleana Mappe di Karnaugh Coperture
DettagliReti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori
Reti Sequenziali Reti Sequenziali Corso di Architetture degli Elaboratori Caratteristiche 1 Caratteristiche delle reti sequenziali Reti combinatorie: il valore in uscita è funzione (con il ritardo indotto
DettagliElettronica Sistemi Digitali 09. Flip-Flop
Elettronica Sistemi igitali 09. Flip-Flop Roberto Roncella Flip-flop e loro applicazioni Reti sequenziali elementari (6) L'elemento bistabile Latch o flip-flop trasparenti Temporizzazione dei flip-flop
DettagliRIDUZIONE DEL NUMERO DI STATI DI UN AUTOMA
RIDUZIONE DEL NUMERO DI STATI DI UN AUTOMA Il numero degli stati di un automa può risultare elevato, perché l insieme stesso degli stati può essere ridondante, in quanto vi possono essere più stati che
DettagliDomande di Reti Logiche compito del 26/06/2018
Barrare una sola risposta per ogni domanda Il punteggio finale è -1 (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve Se in un circuito
DettagliCircuiti sincroni Circuiti sequenziali: i bistabili
Architettura degli Elaboratori e delle Reti Lezione 8 Circuiti sincroni Circuiti sequenziali: i bistabili Proff. A. Borghese, F. Pedersini ipartimento di Scienze dell Informazione Università degli Studi
Dettagli