I flip-flop ed il register file. Sommario

Transcript

1 I flip-flop ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione Università degli Studi di Milano Riferimento sul Patterson: Sezioni C.9 e C.11 1/35 Sommario I registri ed il register file I problemi dei latch trasparenti sincroni I bistabili 2/35 1

2 Latch sincrono come elemento di memoria E trasparente quando Write = 1 Se Write = 1 t+1 = Se Write = 0 t+1 = t Write* Write Clock 3/35 Registri Un registro a 4 bit. Memorizza 4 bit. Latch di tipo NB Non è un registro a scorrimento (shift register!) 4/35 2

3 Lettura di un registro Lo stato (contenuto) del bistabile è sempre disponibile. La lettura è possibile per tutta la durata del ciclo di clock. 5/35 Scrittura di un registro Ad ogni colpo di clock lo stato del registro assume il valore dell ingresso dati. Write W Cosa occorre modificare perchè il registro venga scritto quando serve? Introdurre una sorta di apertura del cancello (chiusura circuito). Può essere sincronizzata o meno con il clock. S Il clock apre il passaggio al conteuto di attraverso il latch. uando il segnale di Write è a zero, lo stato non varia. C 6/35 3

4 Banco di Registri 32 bit Struttura costituita da un insieme di registri 32 registers 7/35 Register file Banco di registri utilizzabile come memoria #Reg read 1 #Reg read 2 #Reg write Insieme di 32 registri da 32 bit Contenuto 1 Contenuto 2 Contenuto Write RX W Possono essere letti / scritti fornendo il numero del registro. 8/35 4

5 Gestione del register file #Reg read 1 #Reg read 2 Insieme di 32 registri da 32 bit Contenuto 1 Contenuto 2 La lettura non modifica il contenuto di un registro (collego uscita Slave con il circuito combinatorio). #Reg write Contenuto Write La scrittura invece richiede la modifica. Occorre il segnale W. X R W #bitindirizzamento = log 2 #bit 9/35 #Reg read 1 #Reg read 2 Porta di lettura del register file Contenuto 1 Insieme di 32 Contenuto 2 registri da 32 bit #Reg write Contenuto Write X RXR W 5 32 Un mux per ogni porta di lettura. Ciascun Mux la la complessità di 32 mux, uno per ogni bit. 5 10/35 5

6 #Reg read 1 #Reg read 2 #Reg write Contenuto Write Possibile porta di scrittura del register file Insieme di 32 registri da 32 bit X R W Contenuto 1 Contenuto 2 #RegWrite 5 32 Logica control Contenuto -lo Write W Registro 0 Registro k Registro N-1 11/35 #Reg read 1 #Reg read 2 #Reg write Porta di scrittura del register file Insieme di 32 registri da 32 bit Contenuto 1 Contenuto 2 Ho ridotto drasticamente il numero di porte AN. Contenuto Write X RXR W W W #Reg Write Ingresso C del latch dei registri: ecodificatore per indirizzare il registro AN Comando W n-1 Ingresso del latch dei registri: Bit dato corrispondente. ato 12/35 6

7 Register file n-2 n-1 RegWrite #Reg Write n-1 n - 2 ato n-1 13/35 Sommario I registri ed il register file I problemi dei latch trasparenti sincroni I bistabili 14/35 7

8 I bistabili Elementi di memoria (latch) Cancelli (flip-flop) 15/35 I latch I latch sono chiamati anche dispositivi trasparenti: quando il clock è alto, il valore di viene riportato in uscita, =. Per tutto il tempo in cui il clock è attivo, l uscita è collegata all ingresso, dopo di che il cancello si chiude. Il cancello è aperto per tutta la durata di un semiperiodo del clock. Problema? 16/35 8

9 Il cancello nelle architetture ALUs Il cancello viene inserito solamente in alcuni punti dell architettura. In questi punti si sincronizza l attività: nodi di sincronizzazione. Il clock diventa indispensabile per sincronizzare il funzionamento delle varie componenti nelle architetture retro-azionate. 17/35 Struttura di un circuito sequenziale Logica combinatoria p 18/35 9

10 Shift register I = 3 3 = 2 2 = 1 1 = U Registro a scorrimento (shift register o barrel shifter). Un unico ingresso I e un unica uscita U. In presenza di un segnale attivo (clock alto), il contenuto viene spostato verso dx di una posizione. Il valore contenuto nell elemento più a dx dove va? ual è il problema con l utilizzo dei latch? 19/35 Shift register con i latch (i problemi) I = 3 3 = 2 2 = 1 1 = U I =U 20/35 3Δτ 3Δτ 3Δτ 10

11 Sommario I registri ed il register file I problemi dei latch trasparenti sincroni I bistabili 21/35 ispositivo di sincronizzazione 22/35 11

12 ispositivi attivi sul fronte (di salita o discesa) del clock (edge sensitive): il loro stato (uscita) può commutare solo in corrispondenza della transizione alto->basso o basso->alto del clock. aster aster slave = slave slave Configurazione Master-Slave 23/35 Funzionamento del flip-flop Flip 24/35 12

13 Funzionamento del flip-flop (flip) Flip 25/35 t Funzionamento del flip-flop (flop) Flip Flop m 26/35 t Ritardo globale: 3 Δτ misurato a partire dal fronte di discesa. 13

14 emporizzazione dei flip-flop m Flip Flop m E attivo su quale fronte? 27/35 t Shift register con i flip-flop I= 3 =>0 s 3 = 2 s 2 = 1 s 1 = U I 3 = s s 2 U = s 1 3Δτ 28/35 3Δτ 14

15 Configurazione master-slave Semi-periodo di clock alto: Il master è trasparente: ingresso -> uscita del latch master. Lo slave è opaco -> mantiene l uscita. Lo slave è disaccoppiato dal latch master. Semi-periodo di clock basso: Il master è opaco: l uscita del latch master si mantiene. Il master è disaccoppiato dall ingresso esterno. Lo slave è trasparente e porta in uscita l uscita del latch master. 29/35 Struttura di un circuito sequenziale Logica combinatoria p Pone dei problemi di sincronizzazione: la logica combinatoria deve terminare la commutazione in tempo utile. 30/35 15

16 emporizzazione di un circuito sequenziale Logica combinatoria p La logica ha tempo sufficiente per completare la commutazione. Il periodo di clock è tale, per cui la commutazione del clock avviene dopo che la logica combinatoria ha terminato tutte le commutazioni. Il tempo necessario alla logica combinatoria per commutare è tempo associato al cammino critico. Il clock arriva contemporaneamente a tutti i dispositivi sincronizzati. 31/35 emporizzazione: problemi Logica combinatoria L input deve essere stabile intorno alla commutazione del clock: empo di setup: è il tempo minimo per cui deve rimanere stabile l input prima del fronte di clock. empo di hold: è il tempo minimo per cui deve rimanere stabile l input dopo il fronte di clock (solitamente trascurabile). empo p necessario per fare commutare l uscita master di un flip-flop. f p empo di set-up empo di hold 32/35 t 16

17 emporizzazione: Come si dimensiona il clock > k * (t p + t c + t s + t w ) Logica combinatoria p empo di propagazione: è il tempo necessario per propagare il segnale nel flip-flip e qundi alla logica combinatoria (t p ). empo di skew: ritardo massimo del clock (t w ). empo di propagazione (t p ) (> empo di hold) empo di set-up (t s ) empo di hold (t h ) empo logica combinatoria (t c ) 33/35 t I bistabili: riassunto Semplici elementi di memoria (1 bit) Cancelli Latch o flip-flop. I latch possono essere asincroni o sincroni. La differenza tra latch e flip-flop sta nel fatto che nel primo, lo stato può cambiare (anche più volte) se il clock è alto, mentre nel secondo può cambiare solo su un fronte di clock (salita o discesa secondo l implementazione). ifferenti tipi (S-R,, J-K,, sincroni o asincroni,..) ifferenti realizzazioni (con porte NOR, NAN,...) 34/35 17

18 Sommario I problemi dei latch trasparenti sincroni I bistabili I registri ed il register file 35/35 18