Prefazione del Prof. Filippo Sorbello... VII. Prefazione del Prof. Mauro Olivieri... Prefazione degli autori...

Transcript

1 Indice Prefazione del Prof. Filippo Sorbello VII Prefazione del Prof. Mauro Olivieri Prefazione degli autori IX XI Materiale digitale di supporto al libro XV Indice XVII 1 Algebra booleana e reti combinatorie Grandezze analogiche e logiche Variabili booleane Funzioni booleane Tabelle di verità Definizione dell algebra booleana Proprietà fondamentali dell algebra booleana Altre operazioni Insiemi di operazioni funzionalmente completi Teorema di espansione di Shannon Livello di un espressione booleana Letterali Prodotti fondamentali Somme fondamentali Implicanti Implicanti primi Reti combinatorie Esempio: analisi di rete logica Esempio: analisi di rete logica a due livelli Esempio: schema circuitale di una rete logica (1) Esempio: schema circuitale di una rete logica (2)

2 XVIII Indice Esempio: definizione del comportamento di una rete logica Esempio: schema circuitale da tabella di verità Esempio: controllo di un impianto di riscaldamento Esempio: selettore (multiplexer) a due canali Esercizi Soluzioni Progetto di reti combinatorie Mappe di Karnaugh Sintesi AND-OR con uso delle mappe Implicanti e implicanti primi nelle mappe Minimizzazione con l uso delle mappe Mappe a scacchiera Esempi di sintesi AND-OR Sintesi OR-AND Sintesi della funzione negata Sintesi NAND-NAND Sintesi NOR-NOR Reti combinatorie standard Decodificatore (Decoder) Selettore (multiplexer) Deselettore (demultiplexer) Decodificatore per display a sette segmenti Decodificatore BCD - 7 segmenti (con l impiego delle indifferenze) Uso di selettori per la sintesi di reti combinatorie Mappe con variabili riportate Sintesi di una mappa con variabili riportate Le variabili riportate e i teoremi di espansione Comportamento nel tempo dei circuiti logici Tempi Caratteristici Alee Eliminazione delle alee statiche Note sulla eliminazione delle alee Esercizi Mappe Alee Soluzioni Mappe Alee

3 Indice XIX 3 Aritmetica binaria Informazione binaria Numerazione binaria (BIN) Conversione da numerazione binaria a decimale Conversione da numerazione decimale a binaria Massimo numero rappresentabile Numerazione ottale (OCT) Numerazione esadecimale (HEX) Generalità sui codici binari Aritmetica binaria Somma Sottrazione Prodotto Aritmetica BCD Numeri razionali in binario Reti aritmetiche Semi-sommatore (half adder) Sommatore (full adder) Sommatore con riporto in cascata Unità aritmetico-logica (ALU, Arithmetic Logic Unit) Numeri relativi in binario Rappresentazione in codice modulo e segno Complementazione Rappresentazione in codice complemento a uno Rappresentazione in codice complemento a due Estensione del segno Rappresentazione di numeri reali Codici alfanumerici Codici a rivelazione di errore: generatore e rivelatore di parità Esercizi Numerazione Binaria Numeri binari con segno Numerazione Ottale e Esadecimale Soluzioni Numerazione Binaria Numeri binari con segno Numerazione Ottale e Esadecimale Complementi sul progetto di reti combinatorie Minimizzazione di espressioni booleane con il metodo di Quine-McCluskey Fase di espansione Fase di copertura Funzioni non completamente specificate Ottimizzazione della fase di copertura

4 XX Indice Ottimizzazione contemporanea di più funzioni Esercizi Quine-McCluskey: sintesi di singola funzione Quine-McCluskey: sintesi congiunta di più funzioni Soluzioni Quine-McCluskey: sintesi di singola funzione Quine-McCluskey: sintesi congiunta di più funzioni Introduzione alle reti sequenziali Dalle reti combinatorie alle reti sequenziali Esempio introduttivo Memorizzare un bit di informazione: il flip-flop Tipi logici e tipi di comando dei flip-flop Flip-flop a comando diretto Flip-flop SR (a comando diretto) Flip-flop D (a comando diretto) Flip-flop JK (a comando diretto) Inizializzazione di una rete sequenziale Ingressi di inizializzazione dei flip-flop Generazione del segnale di inizializzazione Flip-flop a comando abilitato a livello Flip-flop SR con abilitazione a livello (SR-Latch) Flip-flop D con abilitazione a livello (D-Latch) Flip-flop JK con abilitazione a livello (JK-Latch) Sincronizzazione delle reti sequenziali Il segnale di sincronizzazione Comando impulsivo dei flip-flop abilitati a livello Il Clock e il comando abilitato sul fronte La struttura master-slave Flip-flop a comando abilitato sul fronte Flip-flop D-PET Flip-flop E-PET Flip-flop JK-PET Flip-flop T-PET Inizializzazione sincrona dei flip-flop Tempi caratteristici dei flip-flop Relazione tra i tempi di propagazione e di mantenimento Massima frequenza del clock di una rete con flip-flop Flip-flop: simboli grafici e tabelle Tipi logici Tipi di comando Tabelle di eccitazione Esercizi Soluzioni

5 Indice XXI 6 Reti sincrone di flip-flop Segnali sincroni e asincroni Sincronizzatore Sincronizzatore a più stadi Registri Registro parallelo Registro a scorrimento Registro a scorrimento con caricamento parallelo Registro a scorrimento universale Contatori Contatore binario Contatore con abilitazione Contatore bidirezionale Contatori universali Contatori asincroni Analisi di reti Esempio n Esempio n Esempio n Esempio n Esempio n Esercizi Soluzioni Reti sequenziali come Macchine a Stati Finiti Modello generale di Macchina a Stati Finiti Macchine Sincrone e Asincrone Macchine di Moore e di Mealy Esempio di Macchina a Stati Finiti Sincrona Equazioni generali dello stato successivo e delle uscite Diagrammi ASM Descrizione degli stati Ingressi Uscite condizionate Esempi di costruzione di diagrammi ASM Esempi introduttivi Generatore di impulsi a rapporto pieno/vuoto regolabile Riconoscitore di sequenza Trasmettitore Seriale Sincrono (2 bit) Ricevitore di comando in formato seriale sincrono Ricevitore Seriale Sincrono (2 bit) Gestione di pulsanti Registro a Scorrimento (3 bit) Rete sequenziale con uscita condizionata Registro a scorrimento con albero di EXOR

6 XXII Indice 7.4 Sintesi della MSF sincrona Assegnazione degli stati Descrizione della MSF mediante tabella degli stati Sintesi dalla tabella degli stati Esempi di sintesi di MSF sincrone Comportamento nel tempo della MSF sincrona Esercizi Analisi di reti sequenziali in termini di MSF Progetto di MSF a partire da specifiche testuali Soluzioni Analisi di reti sequenziali in termini di MSF Progetto di MSF a partire da specifiche testuali La Macchina a Stati Finiti come controllore di sistema I sistemi digitali Sistemi a controllo aperto Ricevitore seriale (2 bit) Sistemi a controllo retroazionato Ricevitore e trasmettitore seriale (2 bit) Generatore di impulso Ricevitore seriale (8 bit) Regolatore di Luminosità per Lampada Serratura a combinazione Distributore automatico di bevande Progetto di generatore di onda quadra programmabile Progetto di sistema per luminarie natalizie Esercizi Progetto di controllore, con datapath assegnato Progetto di sistema completo (controllore e datapath) Suggerimenti Progetto di sistema completo (controllore e datapath) Soluzioni Progetto di controllore, con datapath assegnato Progetto di sistema completo (controllore e datapath).. 462

7