Architettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 8 novembre Attenzione:

Transcript

1 Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 8 novembre 2018 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina. Preparare un documento di identità. Non voltare la pagina finché non sarà dato il via. Dal via avrete 90 minuti di tempo per rispondere alle domande. La prova consta di 9 domande a risposta multipla e 4 domande aperte, per un totale di 100 punti. Per le domande a risposta multipla occorre rispondere inserendo la lettera scelta nell apposito quadratino accanto al numero della domanda; se voleste correggere la risposta: annerite il quadratino con la risposta data e inserite la nuova risposta in un quadratino da voi disegnato accanto. Inoltre: ogni risposta esatta vale 3 punti; ogni risposta errata vale 1 punto; ogni domanda lasciata in bianco vale 0 punti. Le domande a risposta multipla valgono in tutto 27 punti, le domande aperte valgono in tutto 73 punti. Il compito è sufficiente se si totalizzano almeno 45/100 punti di cui almeno 8/27 nelle domande a risposta multipla. Gli appunti e i calcoli vanno scritti negli spazi vuoti fra le domande a risposta multipla o nella pagina per appunti. Gli orali si terranno fra il 13 e il 30 novembre. Potete (non è necessario) scrivere qui di seguito eventuali indicazioni circa la data dell orale: COGNOME:... Nome:... Numero di matricola:... voto/27 voto/73 voto/100

2 1) 1 Qual è il valore massimo rappresentabile in binario (puro) con 8 bit? A. 256 C. 128 B. 127 D. Nessuna delle risposte precedenti. 2) 2 L espressione (xy + z) è equivalente a: A. ( x + y) z C. x y z B. ( x + y ) z D. Nessuna delle risposte precedenti 3) 3 Un Multiplexer 4:1 A. Fornisce in uscita uno dei 4 ingressi, selezionato secondo il valore dei 2 segnali di controllo B. Fornisce in uscita l intero rappresentato in binario dai 4 bit in ingresso C. Ha 4 uscite, di cui una sola uscita uguale al valore in ingresso D. Nessuna delle risposte precedenti. 4) 4 Nel banco dei registri (register file) come studiato vi sono A. 2 porte di lettura e ognuno dei 2 valori in entrata diventa il segnale di controllo di un multiplexer 32 a 1 B. 2 porte di lettura e ognuno dei 2 valori in entrata va in ingresso a un decoder 5 a 32 C. 1 porta di lettura il cui valore in entrata va in ingresso a un decoder 5 a 32 D. Nessuna delle risposte precedenti 5) 5 In un flip-flop D se Clock=0 ed D=1 A. Lo stato Q sarà uguale allo stato precedente C. Lo stato Q sarà 1 B. Lo stato Q sarà 0 D. Nessuna delle risposte precedenti. 6) 6 Qual è la codifica in binario dell istruzione add $s3,$s1,$s2 sapendo che il codice funct dell addizione è e che ai registri $s0 $s7 corrispondono i numeri 16 23? A B C D. Nessuna delle risposte precedenti 7) 7 Quale sarà il contenuto del registro $s0, dopo l esecuzione dell istruzione assembler MIPS: or $s0,$s1,$s2 supponendo che il contenuto dei registri $s0, $s1, $s2 (espresso in esadecimale) sia rispettivamente: , , EAEAEAEA? A. FBFBFBFB C. D9D9D9D9 B D. Nessuna delle risposte precedenti 8) 8 Il tempo di esecuzione di una singola istruzione nel processore con pipeline (come studiato) rispetto al processore a singolo ciclo senza pipeline (come studiato): A. È sicuramente inferiore C. Può essere anche superiore B. È uguale D. Nessuna delle precedenti 9) 9 Se una memoria cache a mappatura diretta ha 64 linee (o blocchi) allora A. Il campo indice di un indirizzo ha 6 bit C. Il campo tag di un indirizzo ha 6 bit B. Il campo indice di un indirizzo ha 6 byte D. Nessuna delle risposte precedenti

3 Domanda 1. (16 punti) Eseguire il calcolo in complemento a due su 6 bit, indicando se vi è overflow. E necessario giustificare la risposta.

4 Domanda 2. (17 punti) Si scriva il codice assembler MIPS corrispondente al seguente frammento di codice in C, supponendo che le variabili f e g siano assegnate rispettivamente ai registri $s2 e $s1, e che l indirizzo base del vettore A sia contenuto nel registro $s0. E necessario inserire i commenti. f=3*a[6] if (f==g) g=0 ESCI: Domanda 3. (24 punti) a. Si consideri lo schema implementativo studiato di un processore a singolo ciclo. Si disegni soltanto la parte dell unità di elaborazione necessaria ad eseguire sia le istruzioni del formato R che l istruzione sw. Non è necessario inserire l unità di controllo. b. Si consideri il processore disegnato al punto a) durante l esecuzione dell istruzione sw $s0,10($s2), dove i registri $s0 e $s2 contengono rispettivamente i valori 28 e 60. Indicare i valori di seguito richiesti, ciascuno col corretto numero di bit con cui compaiono. Può essere utile ricordare che i numeri dei registri $s0 e $s2 sono rispettivamente 16 e 18 e che il codice operativo di sw è 2besa. b1) la stringa in ingresso alla prima porta di lettura del banco dei registri b2) la stringa in uscita dal circuito di estensione del segno b3) le stringhe in ingresso alla ALU b4) il segnale MemRead b5) la stringa in ingresso all unità di controllo principale.

5

6 Domanda 4. (16 punti) Si consideri la seguente sequenza di istruzioni: lw $s0, 12($s1) sw $s1, 20($s2) add $s3, $s0,$s1 sub $s1, $s0,$s1 a) Indicare tutte le (eventuali) criticità (hazard) presenti in una esecuzione delle istruzioni sul processore con pipeline come studiato. Giustificare la risposta. b) Risolvere le eventualità criticità inserendo il minimo numero di istruzioni nop. c) Indicare quanti picosecondi sono necessari per eseguire l intera sequenza di istruzioni ottenuta al punto b) nel processore con pipeline come studiato, supponendo che i vari stadi della pipeline abbiano le latenze (ritardi) riportate in tabella. Giustificare la risposta. IF ID EX MEM WB 150 ps 280 ps 320 ps 200 ps 220 ps

7 PAGINA PER APPUNTI

8 PAGINA PER APPUNTI