L'architettura del processore MIPS

Transcript

1 L'architettura del processore MIPS Piano della lezione Ripasso di formati istruzione e registri MIPS Passi di esecuzione delle istruzioni: Formato R (istruzioni aritmetico-logiche) Istruzioni di caricamento (load) Istruzioni di memorizzazione (store) Istruzioni di salto condizionato (beq) Costruzione del processore Unità funzionali per ciascun passo di esecuzione Processore completo a ciclo singolo Unità di controllo Considerazioni di efficienza e implementazione multi-ciclo (cenni) Patterson e Hennessy, sezioni 5., 5.3, 5.4 [+5.5 cenni] 2

2 Insieme ridotto delle istruzioni MIPS Implementazione semplificata dal processore MIPS. Insieme ridotto di istruzioni classificate nelle seguenti tre categorie: Istruzioni aritmetico-logiche: add $s, $s2, $s3 Istruzioni di trasferimento da/verso la memoria (load/store): lw $s, offset ($s2) sw $s, offset ($s2) Istruzioni di salto condizionato e di salto incondizionato: beq $s, $s2, L j L2 3 Formati delle istruzioni del processore MIPS 4 2

3 Convenzione per l utilizzo dei registri MIPS $zero => (costante zero) $at => (registro riservato) $v, $v => 2, 3 (valutazione di un espressione e risultati di una funzione) $a - $a3 => 4 7 (registri argomento) $t -- $t7 => 8 5 (registri temporanei non salvati) $s -- $s7 => 6 23 (registri temporanei salvati) $t8, $t9 => 24, 25 (registri temporanei non salvati) $k, $k => 26, 27 (registri riservati) $gp => 28 (global pointer) $sp => 29 (stack pointer) $fp => 3 (frame pointer) $ra => 3 (return address) 5 Insieme semplificato delle istruzioni MIPS 6 3

4 Istruzioni aritmetico-logiche (formato R) op $x,$y,$z 6 bit 6 bit Op [3-26] Rs [25-2] Rt [2-6] Rd [5-] Shamt [-6] Funct [5-] viene eseguita in 4 passi: Prelievo istruzione dalla memoria istruzioni e incremento del PC. Lettura dei 2 registri sorgente ($y e $z) Operazione dell ALU sui dati utilizza il campo funct per realizzare la funzione Scrittura del risultato dell ALU nel registro destinazione ($x). utilizza i bit [5-] dell istruzione per selezionare $x. Prelievo istr. & Increm. PC Lettura Registri Sorgente $y e $z Op. ALU sui dati letti ($y op $z) Scrittura nel reg. dest. $x 7 Istruzioni di load (formato I) lw $x,offset($y) 6 bit 6 bit Op [3-26] Rs [25-2] Rt [2-6] Offset [5-] viene eseguita in 5 passi: Prelievo istruzione dalla memoria istruzioni e incremento del PC. Lettura del registro base ($y). Operazione dell ALU per calcolare indirizzo somma del valore del registro base e offset. Prelievo del dato nella memoria dati utilizza come indirizzo di lettura il risultato dell ALU. Scrittura del dato di memoria nel banco dei registri Prelievo istr. & Increm. PC Lettura reg. base $y Op. ALU ($y + offset) Prelievo dato M[$y + offset] Scrittura nel reg. dest. $x 8 4

5 sw $x,offset($y) Istruzioni di store (formato I) 6 bit 6 bit Op [3-26] Rs [25-2] Rt [2-6] Offset [5-] viene eseguita in 4 passi: Prelievo istruzione dalla memoria istruzioni e incremento del PC. Lettura del registro base ($y) e del registro sorgente ($x) Operazione dell ALU per calcolare indirizzo somma del valore letto dal registro base e offset. Scrittura del dato proveniente da $x nella memoria dati utilizza come indirizzo di scrittura il risultato dell ALU. Prelievo istr. & Increm. PC Lettura reg. base $y & sorg $x Op. ALU ($y + offset) Scrittura dato M[$y + offset] 9 Istruzioni di salto condizionato (formato I) beq $x, $y,offset 6 bit 6 bit Op [3-26] Rs [25-2] Rt [2-6] Offset [5-] viene eseguita in 4 passi: Prelievo istruzione dalla memoria istruzioni e incremento del PC. Lettura dei 2 registri sorgente ($x e $y) Operazione dell ALU sottrazione dei valori letti dal banco dei registri. Il valore (PC+4) viene sommato all offset; il risultato è l indirizzo destinazione del salto. L uscita Zero dell ALU è utilizzata per decidere valore del PC Prelievo istr. & Increm. PC Lettura Registri Sorgente $x e $y Op. ALU ($x - $y) & (PC+4+offset) Scrittura nel PC 5

6 Passi svolti durante l esecuzione delle istruzioni istruzioni aritmetico-logiche op $x,$y,$z Prelievo istr. & Increm. PC Lettura Registri Sorgente $y e $z Op. ALU sui dati letti ($y op $z) Scrittura nel reg. dest. $x istruzioni di load lw $x,offset($y) Prelievo istr. & Increm. PC Lettura reg. base $y Op. ALU ($y + offset) Prelievo dato M[$y + offset] Scrittura nel reg. dest. $x istruzioni di store sw $x,offset($y) Prelievo istr. & Increm. PC Lettura reg. base $y & sorg $x Op. ALU ($y + offset) Scrittura dato M[$y + offset] istruzioni di salto condizionato Prelievo istr. & Increm. PC Lettura Registri Sorgente $x e $y beq $x, $y,offset Op. ALU ($x - $y) & Scrittura nel PC (PC+4+offset) Passi svolti durante l esecuzione delle istruzioni I primi 2 passi sono identici per tutte le istruzioni: Inviare il contenuto del PC ad una Memoria Istruzioni che contiene l istruzione da eseguire Leggere uno o due registri dal Register File utilizzando i campi dell istruzione per selezionare i registri Azioni successive dipendono dall istruzione (codice operativo) tutte le istruzioni utilizzano l ALU dopo lettura registri Ulteriore differenziazione dopo l ALU: Aritmetico-logiche: scrittura risultato in registro destinazione Load: accesso in lettura a Memoria Dati e caricamento nel RF Store: accesso in scrittura a Memoria Dati e memorizzazione Salto condizionato: possibile modifica dell indirizzo dell istruzione successiva in base al risultato del confronto. 2 6

7 Tempo di esecuzione delle istruzioni Accesso in memoria e operazioni ALU sono più lente (ad esempio 2 ns) di accesso ai registri (ad esempio ns) Se il processore effettua una istruzione per ciclo di clock, il clock deve tenere conto dell istruzione più lenta. 3 Struttura del processore PC fornisce indirizzo dell istruzione nella Memoria Istruzioni I campi dell istruzione indicano i registri utilizzati come operandi Uscite del Register File portano contenuto dei registri alla ALU Il risultato dell ALU è utilizzato come: Risultato da scrivere in un registro destinazione Indirizzo di lettura/scrittura della Memoria Dati Indirizzo della prossima istruzione PC Memoria istruzioni Indirizzo Istruzione Registri Dato N registro N registro N registro A L U Memoria dati Indirizzo Dato 4 7

8 Somma Fase di caricamento delle istruzioni Elementi della CPU utilizzati: Memoria Istruzioni, per mantenere e fornire le istruzioni di un programma una volta noto un indirizzo; Program Counter (PC) per memorizzare indirizzo dell istruzione corrente; Sommatore per incrementare il PC in modo da indirizzare l istruzione successiva (PC + 4). PC Memoria delle istruzioni Indirizzo di lettura Istruzione 4 5 Istruzioni aritmetico-logiche Elementi della CPU utilizzati: Register File ALU a 32 bit Scritture su Register File controllate da segnale di controllo WR Serve segnale di controllo per specificare all ALU il tipo di operazione 6 8

9 Istruzioni di caricamento (load) Elementi della CPU utilizzati: Register File; ALU a 32 bit; Memoria Dati da cui leggere; Un unità per estendere con il segno corretto il valore dell offset da 6 bit a 32 bit. 7 Istruzioni di memorizzazione (store) Elementi della CPU utilizzati: Register File; ALU a 32 bit; Memoria Dati nella quale scrivere il dato; Un unità per estendere con il segno corretto il valore dell offset da 6 bit a 32 bit. 8 9

10 Istruzioni di load/store In comune: offset con estensione di segno è utilizzato come secondo operando dell ALU; In comune: lettura del RF, calcolo nell ALU di un indirizzo di lettura/scrittura per accedere alla Memoria Dati Solo load: lettura della Memoria Dati e scrittura del RF. Solo store: scrittura nella Memoria Dati da registro sorgente 9 Istruzioni di salto condizionato Elementi della CPU utilizzati: Register File ALU a 32 bit Sommatore per calcolare l indirizzo di destinazione del salto Unità per l estensione del segno e shifter a sinistra di 2 bit; Logica di controllo per decidere il valore del PC in base al valore dell uscita Zero dell ALU. 2

11 Realizzazione di un processore completo Esaminati gli elementi richiesti da ogni tipo di operazione, è possibile combinarli in un unica unità di elaborazione. Implementazione a ciclo singolo Si assume che le istruzioni siano eseguite in un ciclo di clock Occorre una Memoria Istruzioni distinta dalla Memoria Dati Per condividere un elemento tra due diversi tipi di istruzione si introduce un multiplexer Permette connessioni multiple all ingresso di un elemento E di selezionare uno tra i vari ingressi in base al controllo 2 Differenze tra istruzioni di formato R ed I Il numero del registro in cui scrivere il risultato è indicato da: bit [5-] per istruzioni di formato R bit [2-6] per istruzioni di formato I MU all ingresso del Registro Scrittura del RF Il secondo ingresso dell ALU è: un registro per istruzioni di formato R Bit [5-] dell istruzione per istruzioni di formato I MU al secondo ingresso dell ALU Il valore scritto nel registro destinazione proviene da: risultato dell ALU per istruzioni di formato R Memoria Dati per istruzione di load MU all ingresso dei Dati per Scrittura del RF 22

12 Processore per istruzioni di formato R e I () Aggiungendo i tre multiplexer in ingresso ad ogni componente si ottiene la seguente struttura 23 Processore per istruzioni di formato R e I (2) Aggiungendo la parte di CPU dedicata al prelievo dell istruzione si ottiene la seguente struttura: 24 2

13 Processore completo Aggiungendo anche gli elementi richiesti dai salti condizionati, si ottiene la struttura completa della CPU a ciclo singolo MU aggiuntivo per scegliere il valore di PC In rosso tutti gli ingressi di controllo necessari Branch RegWrite ALUContr MemWrite MemRead MemtoReg RegDst ALUSrc 25 Unità di controllo per la ALU Si definisce segnale ALUOp di 2 bit, in funzione del campo Op (codice operativo) dell istruzione. ALUOp indica se eseguire Somma per load e store (ALUOp=) Sottrazione per beq (ALUOp=) Operazione aritmetico-logica specificata dal campo funct della istruzione (ALUOp=) ALUOp ALUOp ALUOp2 Funct F5 F4 F3 F2 F F Operazione ALU 26 3

14 Unità di controllo principale Bisogna definire i segnali di controllo per 4 multiplexer a 2 vie (RegDst, ALUSrc, MemtoReg, Branch) Abilitazione alla scrittura nel Register File (RegWrite) Accesso in lettura alla memoria dati (MemRead) Accesso in scrittura alla memoria dati (MemWrite) In totale 7 bit di controllo (oltre ai 2 bit di ALUOp) Anche in questo caso qualche condizione don t care Op (6 bit) Tipo R Reg Dst ALU Src Memt o Reg Reg Write Mem Read Mem Write Branch ALUop ALUOp 2 Lw Sw Beq 27 Struttura della CPU con unità di controllo 28 4

15 Istruzioni di salto incondizionato (jump) 29 CPU con unità di controllo per istruzioni di jump 3 5

16 Ciclo singolo: considerazioni di efficienza Ogni istruzione viene iniziata e completata in un ciclo di clock Il ciclo di clock deve avere la stessa lunghezza per ogni istruzione (CPI = ); La lunghezza del ciclo di clock è determinata dal percorso più lungo (percorso critico o critical path) load utilizza 5 unità funzionali in serie (nell esempio precedente richiede T=8 ns) le altre istruzioni potrebbero essere implementate con un ciclo di clock più breve L implementazione a singolo ciclo non è efficiente! Nell esempio precedente: istruzioni formato R richiedono T = 6 ns istruzioni di store richiedono T = 7 ns istruzioni di salto condizionato richiedono T = 5 ns istruzioni di salto incondizionato richiedono T = 2 ns; 3 Implementazione di CPU a ciclo variabile Ipotesi: 24% load; 2% store; 44% formato R; 8% branch; 2% jump; Implementazione a ciclo variabile: il clock ha periodo diverso a seconda dell istruzione Il tempo medio per istruzione sarebbe pari a:.24*8 ns +.2*7 ns +.44*6 ns +.8*5 ns +.2*2 ns = 6.3 ns L implementazione a ciclo variabile sarebbe: (8 ns / 6.3 ns) =.27 volte più veloce dell implementazione a singolo ciclo. Svantaggi dell implementazione a ciclo variabile: Difficile da realizzare Richiede alto overhead 32 6

17 Possibile soluzione: implementazione multi-ciclo Idea: ogni fase d esecuzione di un istruzione (e non una istruzione intera) richiede un ciclo di clock Vantaggi principali: Si può usare un ciclo di clock più piccolo Il vincolo sul clock è dato dalla fase più lunga e non dall istruzione più lunga Aumento della velocità di esecuzione Non in termini di velocità della singola istruzione, ma in termini di throughput (numero di istruzioni per unità di tempo) Costo aggiuntivo: Necessario introdurre dei registri interni addizionali per memorizzare i valori da usare nei cicli di clock successivi. Progettazione mediante PIPELINE 33 Parole chiave Formati istruzione: R, I, J Componenti della CPU: PC, Register File, ALU, memoria istruzioni e memoria dati Tipologie di progetto di CPU A ciclo singolo A ciclo variabile multi-ciclo Unità di controllo Principale Per la ALU 34 7