Architettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 19 Febbraio Attenzione:

Transcript

1 Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 19 Febbraio 2016 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina. Preparare un documento di identità. Non voltare la pagina finché non sarà dato il via. Dal via avrete 90 minuti di tempo per rispondere alle domande. La prova consta di 16 domande a risposta multipla e 3 domande aperte, per un totale di 100 punti. Per le domande a risposta multipla occorre rispondere inserendo la lettera scelta nell apposito quadratino accanto al numero della domanda; se voleste correggere la risposta: annerite il quadratino con la risposta data e inserite la nuova risposta in un quadratino da voi disegnato accanto. Inoltre: ogni risposta esatta vale 3 punti; ogni risposta errata vale 1 punto; ogni domanda lasciata in bianco vale 0 punti. Le domande a risposta multipla valgono in tutto 48 punti, le domande aperte valgono in tutto 52 punti. Il compito è sufficiente se si totalizzano almeno 45/100 punti di cui almeno 12/48 nelle domande a risposta multipla. Si è ammessi con riserva se si totalizzano almeno 40/100 punti di cui almeno 12/48 nelle domande a risposta multipla. Gli appunti e i calcoli vanno scritti negli spazi vuoti fra le domande a risposta multipla o nelle pagine per appunti. Gli orali si terranno fra il 22 e il 29 febbraio. Potete (non è necessario) indicare qui di seguito delle date in cui avete seri motivi per non poter sostenere l orale: COGNOME:... Nome:... Numero di matricola:... voto/48 voto/52 voto/100

2 Domande a risposta multipla 1) 1 Qual è la rappresentazione in complemento a due dell intero: 21? A C B ) 2 Nel formato in virgola mobile a precisione singola la rappresentazione del numero binario +10, 0110 è: A B C ) 3 Qual è l intero decimale la cui rappresentazione esadecimale è 12b? A. 298 C. 122 B ) 4 Un PLA con 3 input e 4 output è composto da: A. 3 porte OR ed 8 porte AND C. 8 porte AND (soltanto) B. 4 porte OR e al massimo 8 porte AND 5) 5 Si consideri l istruzione add $0, $1, $2. Ricordando che il codice funzionalità di add è 32, la codifica binaria di tale istruzione è: A B C ) 6 L Unità Logico Aritmetica (come studiata) necessita di: A. 3 segnali di controllo: AInvert (1 bit), BInvert (1 bit), Operation (1 bit) B. 4 segnali di controllo: ANegate (1 bit), BInvert (1 bit), Operation (2 bit) C. 4 segnali di controllo: AInvert (1 bit), BNegate (1 bit), Operation (2 bit) 7) 7 Si assuma che le variabili i e k corrispondano ai registri $s0 e $s1. Qual è l istruzione C corrispondente al seguente codice assembler MIPS? Label: bne $s0, $s1, Exit sll $s0, $s0,1 j Label Exit: A. while(i==k) i=i+1; C. for(i=1; i<k; i++) i=k; B. if(i==k) i=i+1;. 8) 8 Si supponga che il contenuto iniziale dei registri $s0, $s1 sia rispettivamente 10 e 20. Quale sarà il contenuto di $s1 dopo l esecuzione della seguente istruzione: srl $s1,$s0,2? A. 40 C. 10 B. 20

3 9) 9 Nello schema di implementazione studiata per il processore MIPS, il mutiplexer posto all uscita della memoria dati permette di scegliere fra: A. Il secondo dato scritto nel banco dei registri e l estensione del segno dei 16 bit più significativi dell istruzione B. Il secondo dato letto dal banco dei registri e l estensione del segno dei 16 bit meno significativi dell istruzione C. Il dato letto dalla memoria dati e l uscita della ALU. 10) 10 Nello schema di implementazione studiata per il processore MIPS, le seguenti istruzioni utilizzano il modulo di estensione del segno: A. sub e lw B. addi e sw C. add e beq 11) 11 L Unità di controllo della ALU riceve in ingresso: A. I 6 bit più significativi dell istruzione e il segnale di controllo ALUOp a 1 bit B. I 6 bit meno significativi dell istruzione e il segnale di controllo ALUOp a 1 bit C. I 6 bit meno significativi dell istruzione e il segnale di controllo ALUOp a 2 bit 12) 12 Nella esecuzione di una istruzione sw il segnale di controllo MemWrite: E. è 1 e permette la scrittura nel register file F. è 1 e permette la scrittura nella memoria dati G. è 0 ed evita la scrittura nella memoria dati H. Nessuna delle precedenti 13) 13 Si consideri l implementazione studiata del processore con pipeline. Cosa fa l istruzione sw $s1,24($s2) nello stadio MEM? A. Esegue la somma del contenuto del registro $s2 con 24. B. Preleva l istruzione dalla memoria istruzioni. C. Scrive nel registro $s1 il dato prelevato dalla memoria 14) 14 In una memoria cache a mappatura diretta si ha una miss (fallimento) in corrispondenza di una istruzione se: A. L indirizzo era stato già richiesto in precedenza (dall accensione della macchina) B. Nella linea indicata dal campo indice dell istruzione, il bit di validità è posto a 0 e il campo tag è diverso al campo tag dell istruzione C. Nella linea indicata dal campo indice dell istruzione, il bit di validità è posto a 0 oppure il campo tag è diverso dal campo tag dell istruzione 15) 15 In una memoria cache a mappatura diretta se il campo tag dell istruzione ha 20 bit allora: A. Ogni blocco della memoria cache è di 2 20 byte B. Ogni blocco della memoria cache contiene 20 parole C. La memoria della cache ha 20 blocchi 16) 16 Si consideri una memoria cache con 1024 blocchi ognuno di 2 parole. Un istruzione a 32 bit verrà suddivisa nei campi tag, indice, offset che avranno un numero di bit rispettivamente di: A. 20, 10, 2 C. 19, 3, 10 B. 10, 19, 3

4 Domande a risposta aperta Domanda 1. (18 punti) a) Si consideri lo schema implementativo studiato di un processore a singolo ciclo. Si disegni soltanto la parte dell unità di elaborazione necessaria ad eseguire le istruzioni add e beq. Non è necessario inserire l unità di controllo. b) Si supponga che PC=148 e l istruzione da eseguire sia add $s0,$s1,$s2, con il registro $s1 che contiene il valore 28, e il registro $s2 che contiene il valore 12. Indicare su ogni linea dello schema disegnato al punto a) la stringa contenuta durante l esecuzione dell istruzione (con il corretto numero di bit). Può essere utile ricordare che i numeri dei registri $s0, $s1, $s2 sono rispettivamente 16, 17 e 18. Domanda 2. (17 punti) Un semi-addizionatore (o half-adder) è una rete logica con due ingressi a e b e due uscite s e c, in cui s è il bit di somma di a con b, e c il relativo riporto (in uscita). In altre parole, un semi-addizionatore differisce da un addizionatore (completo) per il fatto che non riceve un riporto in ingresso. a. Mostrare la tavola di verità di un semi-addizionatore. b. Costruire un circuito logico che realizzi un semi-addizionatore utilizzando soltanto porte AND, OR, NOT, nel minor numero. c. Costruire un circuito logico che realizzi un semi-addizionatore utilizzando soltanto due multiplexer e una porta NOT.

5 Domanda 3. (17 punti) Si consideri la seguente sequenza di istruzioni: lw $s0, 12($s1) sw $s1, 20($s2) add $s3, $s1,$s1 sub $s1, $s3,$s1 a) Indicare tutte le (eventuali) criticità (hazard) presenti in una esecuzione delle istruzioni sul processore con pipeline come studiato. Giustificare la risposta. b) Risolvere le eventualità criticità inserendo delle nop. c) Indicare quanti picosecondi sono necessari per eseguire l intera sequenza di istruzioni ottenuta al punto b) nel processore con pipeline come studiato, supponendo che i vari stadi della pipeline abbiano le latenze (ritardi) riportate in tabella. Giustificare la risposta. IF ID EX MEM WB 150 ps 250 ps 400 ps 200 ps 200 ps

6 PAGINA PER APPUNTI