Il processore: unità di elaborazione e unità di controllo (3)
|
|
- Floriano Tedesco
- 7 anni fa
- Visualizzazioni
Transcript
1 Il processore: nità di elaborazione e nità di lo () rchitettre dei Calcolatori (lettere -I) Limitazione del ciclo singolo I tempi di accesso per le diverse istrzioni variano, ad esempio ccesso in memoria: 6 ns ccesso ad n registro: ns ddizione: ns oltiplicazione: ns I tempi dipendono dall implementazione Come scegliere il clock nel singolo ciclo L operazione più lenta definisce la drata del ciclo di clock Si sceglie il clock come la lnghezza del percorso più lngo (percorso critico) rchitettre dei Calcolatori /5 Valeria Cardellini
2 Il percorso critico Istrzioni logico-aritmetiche di formato R emoria istrzioni Lettra registri m m Scrittra registro Istrzione lw per accesso alla memoria in lettra emoria istrzioni Lettra registri m Percorso critico emoria dati Istrzione sw per accesso alla memoria in scrittra emoria istrzioni Lettra registri m emoria dati m Scrittra registro Istrzione beq emoria istrzioni Lettra registri cmp m rchitettre dei Calcolatori /5 Valeria Cardellini Il percorso critico: istrzione lw anco dei registri e memoria ideale: L inpt CLK è determinante SOLO drante le operazioni di scrittra Drante le operazioni di lettra, comportamento come logica combinatoria: Indirizzo valido => Otpt valido dopo il tempo di accesso Net Ideal emory Rd 5 Rw Ra Rb -bit Critical Path (Load eration) = s Clk-to-Q + emory s ccess Time + Register File s ccess Time + to Perform a -bit dd + Data emory ccess Time + Setp Time for Register File + Clock Skew Clk Clk rchitettre dei Calcolatori /5 Valeria Cardellini Clk Rs 5 Rt 5 Imm 6 Data Data In Ideal Data emory
3 Dal ciclo singolo al ciclo mltiplo Nel singolo ciclo le dplicazioni non necessarie sono De memorie (istrzione e dati) e de sommatori Usare cicli mltipli per l eseczione della stessa istrzione semplificherà il diagramma d es., riseremo la per le somme necessarie Per poter tilizzare in cicli diversi le stesse componenti (memoria e ) Sono necessari dei registri addizionali che mantengano i valori tili tra n ciclo ed n altro Un assnzione per l nità a ciclo mltiplo In n ciclo di clock viene fatta na sola operazione tra ccesso in memoria ccesso al banco dei registri ( lettre o scrittra) erazione della rchitettre dei Calcolatori /5 Valeria Cardellini Dal ciclo singolo al ciclo mltiplo: per ridrre il tempo di clock rchitettre dei Calcolatori /5 Valeria Cardellini 5
4 Dal ciclo singolo al ciclo mltiplo: i registri Si aggingono qindi i segenti registri: Un registro per memorizzare l istrzione caricata dalla memoria, detto Register (IR) Un registro per memorizzare il dato letto in memoria, detto emory Data Register (DR) Sono necessari entrambi, perché nello stesso ciclo di clock saranno necessari entrambi i valori Una coppia di registri e per memorizzare i valori letti dai registri nel banco dei registri Un registro Ot per memorizzare l otpt della rchitettre dei Calcolatori /5 Valeria Cardellini 6 Unità di elaborazione a ciclo mltiplo: na vista astratta Contiene l istrzione emory Data or emory Data Register # Register # Register # Dati dal primo registro Ot Dati dalla memoria Risltato della Dati dal secondo registro rchitettre dei Calcolatori /5 Valeria Cardellini 7
5 Una vista più dettagliata Poiché le nità fnzionali sono condivise, occorre aggingere dei mltipleer ed ampliare qelli già esistenti nel ciclo singolo Dovendo condividere la Si agginge n mltipleer per il primo ingresso della per selezionare il registro (primo registro) oppre il (per il calcolo dell indirizzo dell istrzione sccessiva) Il mltipleer a vie sl secondo ingresso della viene ampliato a vie Una per il valore (per il calcolo dell indirizzo dell istrzione sccessiva) Una per il valore dell indirizzo (6 bit, estesi in segno a e traslati a sinistra) rchitettre dei Calcolatori /5 Valeria Cardellini 8 Una vista più dettagliata () s primo ingresso s secondo ingresso rchitettre dei Calcolatori /5 Valeria Cardellini 9
6 I segnali di lo Nell nità a ciclo mltiplo occorre cambiare anche l insieme dei segnali di lo Gli elementi di memoria visibili al programmatore (il, la memoria ed i registri), l IR hanno bisogno di n segnale di lo per la scrittra La memoria ha anche bisogno di n segnale di lo per la lettra Ciascno dei de mltipleer a de vie agginti ha bisogno di n segnale di lo a bit Il mltipleer a qattro vie ha bisogno di n segnale di lo a bit rchitettre dei Calcolatori /5 Valeria Cardellini L nità con i segnali di lo Indirizzo da o da Registro da scrivere viene da rt o da rd em em IR Reg Src emory emdata [5 ] [ 6] [5 ] [5 ] emory [5 ] 6 etend reslt Ot [5 ] emtoreg Src rchitettre dei Calcolatori /5 Valeria Cardellini
7 Implementazione dei salti Per le istrzioni di jmp e branch, ci sono tre possibili sorgenti per il valore da scrivere in L otpt della, con il valore + calcolato drante la fase di fetch dell istrzione Il registro Ot, dove è memorizzato l indirizzo del branch na volta che è stato calcolato I 6 bit meno significativi dell IR traslati a sinistra di e concatenati con i bit più significativi del incrementato, se l istrzione è di jmp rchitettre dei Calcolatori /5 Valeria Cardellini Implementazione dei salti: jmp Prelievo dei 6 bit per jmp emory emdata [-6] [5 ] [ 6] [5 ] [5 ] emory Cond em em emtoreg IR [5 ] [5 ] Otpts [5 ] Sorce Src Src 6 Reg etend [5 ] rchitettre dei Calcolatori /5 Valeria Cardellini [-8] reslt Jmp address [-] Ot Scelta del valore da scrivere in : : + : indirizzo del salto condizionato : indirizzo di jmp
8 Implementazione dei salti: beq In OR con per indicare la scrittra di (dalla ) ND Cond Cond Sorce em em emtoreg Otpts Src Src Reg emory emdata [-6] [5 ] [ 6] [5 ] [5 ] emory IR [5 ] [5 ] [5 ] 6 etend [-8] reslt Jmp address [-] Ot Scelta del valore in [5 ] rchitettre dei Calcolatori /5 Valeria Cardellini Il lo della come inpt Cond Sorce em em emtoreg Otpts Src Src Reg IR [5 ] emory emdata [-6] [5 ] [ 6] [5 ] [5 ] emory [5 ] [5 ] 6 etend [-8] reslt Jmp address [-] Ot bit di lo alla come otpt [5 ] 6 bit di fnct come inpt Unità di lo della rchitettre dei Calcolatori /5 Valeria Cardellini 5
9 Segnale Reg Src em em emtoreg IR Cond I segnali di lo ad bit Effetto qando vale Registro destinazione = rt Nessno Il primo operando di è Nessno Nessno Il valore in (registri) viene da Ot L indirizzo proviene da Nessno Nessno Nessno Effetto qando vale Registro destinazione = rd Nel registro indicato sll ingresso viene scritto il valore Il primo operando di è registro Lettra della locazione di memoria indicata da Scrittra della locazione di memoria indicata da Il valore in (registri) viene da DR L indirizzo proviene da Ot Uscita memoria scritta in IR Scrittra in : provenienza da Sorce Scrittra in se di è rchitettre dei Calcolatori /5 Valeria Cardellini 6 I segnali di lo a bit Segnale Scr Sorce Val Effetto L calcola la somma L calcola la sottrazione erazione determinata dal campo fnct Il secondo ingresso della : proviene da reg. : è la costante : il valore dei 6 bit meno sign. di IR, estesi a : il valore dei 6 bit meno sign. di IR, estesi a, traslati a sinistra di bit In viene scritta l scita della (+) In viene scritto Ot (indirizzo di beq) In viene scritto l indirizzo di jmp (6 bit meno sign. di IR, traslati a sinistra di bit e concatenati con i bit più sign. di ) rchitettre dei Calcolatori /5 Valeria Cardellini 7
10 L nità di elaborazione mlti-ciclo Cond Sorce em em emtoreg Otpts Src Src Reg emory emdata [-6] [5 ] [ 6] [5 ] [5 ] IR [5 ] [5 ] [5 ] [-8] reslt Jmp address [-] Ot emory 6 etend [5 ] rchitettre dei Calcolatori /5 Valeria Cardellini 8 Eseczione di na istrzione in più cicli Obiettivo: Decomporre le istrzioni in modo da bilanciare il carico di lavoro in ogni ciclo (e minimizzare la drata del ciclo di clock) Sddividiamo le istrzioni in na serie di passi Ogni passo coincide con n ciclo di clock Ogni passo comprende al più: Un operazione con la Un accesso al banco dei registri Un accesso alla memoria In qesto modo, la drata del ciclo di clock sarà pari alla drata della più lenta di qeste tre operazioni rchitettre dei Calcolatori /5 Valeria Cardellini 9
11 lla fine di ciascn ciclo di clock Ttti i valori che sono necessari al passo sccessivo Sono memorizzati in qalche componente d esempio Il Program Conter Il banco dei registi La memoria Uno dei registri addizionali,, DR oppre Ot IR (dotato di segnale di lo per la scrittra) IR è l nico tra i registri addizionali a contenere lo stesso dato (l istrzione) per ttti i passi di eseczione di na istrzione rchitettre dei Calcolatori /5 Valeria Cardellini La scrittra nei registri Distingiamo tra La scrittra in n singolo registro (,,, ) La scrittra nel banco dei registri Che necessita di n ciclo di clock aggintivo otivazione Il banco dei registri ha na logica di lo ed n corrispondente tempo di accesso speriore a qello dei singoli registri Qindi, per ridrre il ciclo di clock, dobbiamo necessariamente richiedere più cicli di clock per poter completare gli accessi al banco dei registri rchitettre dei Calcolatori /5 Valeria Cardellini
12 I passi di eseczione di n istrzione L eseczione di na istrzione si compone di 5 passi. Prelievo (fetch) dell istrzione Si carica IR e si incrementa. Decodifica dell istrzione e caricamento dei registri Si leggono i de registri e si calcola l indirizzo del salto condizionato. Eseczione, calcolo dell indirizzo di memoria e salto è il primo passo realmente dipendente dal tipo di istrzione. ccesso alla memoria o completamento istrzione di tipo R 5. Completamento lettra dalla memoria rchitettre dei Calcolatori /5 Valeria Cardellini Come indicare le operazioni Per indicare le operazioni compite in n ciclo siamo la notazione Register Transfer Langage (RTL) Sintassi semplice lcni esempi: IR = emoria[] Trasferimento della locazione di memoria indirizzata da in IR = + Incremento del Program Conter di IR[5-] Indica i 5 bit di IR dal bit 5 al bit Reg[IR[5-]] Registro indirizzato dai bit di IR da 5 al rchitettre dei Calcolatori /5 Valeria Cardellini
13 Passo : prelievo dell istrzione Obiettivo Caricare l istrzione dalla memoria in IR ed incrementare il Program Conter E n passo comne a ttte le istrzioni Non abbiamo ancora letto l istrzione e qindi non ci pò essere nessna differenza Le operazione esegite: IR = emoria[]; = + ; rchitettre dei Calcolatori /5 Valeria Cardellini Passo : prelievo dell istrzione () L implementazione di qesto passo richiede di settare i segenti segnali di lo Per la lettra dell istrzione em = Lettra dalla memoria IR = Scrittra dell Register (IR) = Per selezionare come sorgente dell indirizzo Per l incremento di Src = Per inviare il alla come primo operando Src = Per inviare alla come secondo operando = Per fare effettare la somma alla = e Sorce = Per memorizzare l indirizzo calcolato dalla (+) in rchitettre dei Calcolatori /5 Valeria Cardellini 5
14 Passo : prelievo dell istrzione () emory emdata istrzione [-6] [5 ] [ 6] [5 ] [5 ] Cond em em emtoreg IR [5 ] [5 ] Otpts [5 ] Sorce Src Src Reg [-8] reslt Jmp address [-] Ot emory 6 etend [5 ] rchitettre dei Calcolatori /5 Valeria Cardellini 6 Passo : decodifica e caricamento registri Obiettivo Leggere i registri Calcolare l indirizzo del salto condizionato, che viene salvato in Ot nche se non sappiamo ancora che istrzione è! Il calcolo pò servire dopo e se non serve non si sa! E n passo comne a ttte le istrzioni Le operazioni esegite = Reg[IR[5-]]; = Reg[IR[-6]]; Ot = + (sign-etend(ir[5-]) << ); rchitettre dei Calcolatori /5 Valeria Cardellini 7
15 Passo : decodifica e caricamento registri () L implementazione di qesto passo richiede di settare i segenti segnali di lo Per la lettra dei registri È sfficiente fornire gli indirizzi Il banco dei registri deve venir letto ad ogni ciclo e qindi i valori di e vengono riscritti ad ogni ciclo di clock Per il calcolo del salto condizionato Src = Per inviare il alla come primo operando Src = Per inviare alla come secondo operando il campo offset, esteso in segno e scalato di bit a sinistra rchitettre dei Calcolatori /5 Valeria Cardellini 8 Passo : decodifica e caricamento registri () Cond Sorce em em emtoreg Otpts Src Src Reg IR [5 ] emory emdata istrzione [-6] [5 ] [ 6] [5 ] [5 ] emory [5 ] IR[5-] IR[-6] [5 ] 6 etend [-8] reslt Jmp address [-] Ot [5 ] rchitettre dei Calcolatori /5 Valeria Cardellini 9
16 Passo : eseczione, calcolo indirizzo o salto E il primo passo in ci le operazioni compite nel ciclo di clock dipendono dall istrzione Descriviamo le operazioni per ognna delle classi di istrzione Nel caso di istrzione di accesso alla memoria Occorre calcolare l indirizzo della memoria L operazione esegita Ot = + (sign-etend(ir[5-]); I segnali di lo Src = Per inviare il registro alla come primo operando Src = Per inviare alla come secondo operando il campo offset, esteso in segno = Per fare effettare la somma alla rchitettre dei Calcolatori /5 Valeria Cardellini Passo : istrzioni di accesso alla memoria Cond Sorce em em emtoreg Otpts Src Src Reg IR [5 ] emory emdata istrzione [-6] [5 ] [ 6] [5 ] [5 ] emory [5 ] IR[5-] IR[-6] [5 ] IR[5-] 6 etend [5 ] offset rs [-8] reslt Jmp address [-] Ot ind. mem. rchitettre dei Calcolatori /5 Valeria Cardellini
17 Passo : eseczione, calcolo ind. o salto () Nel caso di istrzione logico-aritmetica (tipo R) Occorre esegire l operazione op richiesta L operazione esegita Ot = op ; I segnali di lo Src = Per inviare il registro alla come primo operando Src= Per inviare il registro alla come secondo operando = Per fare effettare alla l operazione indicata dai 6 bit nel campo fnct dell istrzione rchitettre dei Calcolatori /5 Valeria Cardellini Passo : istrzioni logico-aritmetico (tipo R) Cond Sorce em em emtoreg Otpts Src Src Reg IR [5 ] emory emdata istrzione [-6] [5 ] [ 6] [5 ] [5 ] emory [5 ] IR[5-] IR[-6] [5 ] 6 etend rs rt [-8] reslt Jmp address [-] Ot risltato [5 ] fnct rchitettre dei Calcolatori /5 Valeria Cardellini
18 Passo : eseczione, calcolo ind. o salto () Nel caso di salto condizionato Occorre determinare l gaglianza tra registri L operazione esegita if ( == ) = Ot; I segnali di lo Src = Per inviare il registro alla come primo operando Src = Per inviare il registro alla come secondo operando = Per fare effettare alla la sottrazione in modo da lare l gaglianza tra registri Cond = Per aggiornare il se l scita della è Sorce = Il valore scritto nel viene da Ot N: se l scita della è, viene scritto de volte! rchitettre dei Calcolatori /5 Valeria Cardellini Passo : istrzione di salto condizionato Cond em em emtoreg Otpts Sorce Src Src Reg emory emdata [5 ] [ 6] [5 ] istrzione [-6] [5 ] emory IR [5 ] [5 ] [5 ] IR[5-] IR[-6] 6 etend rs rt [-8] reslt Jmp address [-] Ot ind. salto [5 ] N: indirizzo salto in Ot è stato calcolato al passo rchitettre dei Calcolatori /5 Valeria Cardellini 5
19 Passo : eseczione, calcolo ind. o salto () Nel caso di salto incondizionato Occorre assegnare a il valore dell indirizzo di salto L operazione esegita = [-8] (IR[5-]<<); I segnali di lo = Per aggiornare il Sorce = Il valore scritto nel viene dall nità di estensione in segno, concatenato con i bit più significativi di N: nel caso di salto incondizionato, viene scritto de volte: la prima come +, la seconda con il valore dell indirizzo di salto incondizionato rchitettre dei Calcolatori /5 Valeria Cardellini 6 Passo : istrzione di salto incondizionato emory emdata [5 ] [ 6] [5 ] istrzione [-6] [5 ] emory Cond em em emtoreg IR [5 ] [5 ] Otpts [5 ] IR[5-] IR[-6] Sorce Src Src 6 Reg etend IR[5-] rs rt [-8] reslt Jmp address [-] Ot [5 ] rchitettre dei Calcolatori /5 Valeria Cardellini 7
20 Passo : accesso alla memoria o completamento R Nel caso di accesso alla memoria, load e store accedono alla memoria In caso di load, la scrittra del registro DR avviene al passo sccessivo emoria[ot] = ; DR = emoria[ot]; // per store // per load Indirizzo di memoria calcolato al passo precedente DR viene comnqe scritto ad ogni ciclo (nessn segnale di contr.) I segnali di lo (store) Valore da scrivere in memoria nel registro em = = Per selezionare come indirizzo di memoria qello proveniente da I segnali di lo (load) em = = rchitettre dei Calcolatori /5 Valeria Cardellini Per selezionare come indirizzo di memoria qello proveniente da 8 Passo : istrzioni di accesso alla memoria (store) Cond Sorce em em emtoreg Otpts Src Src Reg IR [5 ] emory emdata rt [-6] [5 ] [ 6] [5 ] istrzione [5 ] emory [5 ] IR[5-] IR[-6] [5 ] 6 etend rt [-8] reslt Jmp address [-] Ot ind. mem. [5 ] N: indirizzo memoria in Ot è stato calcolato al passo rchitettre dei Calcolatori /5 Valeria Cardellini 9
21 Passo : istrzioni di accesso alla memoria (load) Cond Sorce em em emtoreg Otpts Src Src Reg emory emdata [5 ] [ 6] [5 ] istrzione [-6] [5 ] IR [5 ] [5 ] [5 ] IR[5-] IR[-6] [-8] reslt Jmp address [-] Ot ind. mem. emory dato 6 etend [5 ] N: indirizzo memoria in Ot è stato calcolato al passo rchitettre dei Calcolatori /5 Valeria Cardellini Passo : accesso alla memoria o completamento R () Nel caso di completamento di istrzioni di tipo R Si deve scrivere il valore calcolato nel registro di destinazione Reg[IR[5-]] = Ot Il contento di Ot (calcolato al passo precedente) deve essere scritto nel registro di destinazione (rt) I segnali di lo = Per sare i bit 5- come registro di destinazione Reg= Per scrivere il registro di destinazione nel banco dei registri emtoreg = Per selezionare come dato da scrivere qello proveniente dalla, anziché qello letto dalla memoria rchitettre dei Calcolatori /5 Valeria Cardellini
22 Passo : completamento R Cond Sorce em em emtoreg Otpts Src Src Reg emory emdata [5 ] [ 6] [5 ] istrzione [-6] [5 ] IR [5 ] [5 ] [5 ] IR[5-] IR[-6] IR[5-] rs rt [-8] reslt Jmp address [-] Ot risltato emory 6 etend [5 ] N: indirizzo memoria in Ot è stato calcolato al passo rchitettre dei Calcolatori /5 Valeria Cardellini Passo 5: completamento lettra da memoria Si completa la lettra dalla memoria (istrzione load) Si deve scrivere il valore in DR letto dalla memoria al passo precedente nel registro di destinazione (rt) Reg[IR[-6]] = DR I segnali di lo = Per sare i bit -6 come registro di destinazione Reg= Per scrivere il registro di destinazione nel banco dei registri emtoreg = Per selezionare come dato da scrivere qello letto dalla memoria, anziché qello proveniente dalla rchitettre dei Calcolatori /5 Valeria Cardellini
23 Passo 5: compl. lettra da memoria () Cond Sorce em em emtoreg Otpts Src Src Reg emory emdata [5 ] [ 6] [5 ] istrzione [-6] [5 ] IR [5 ] [5 ] [5 ] IR[5-] IR[-6] [-8] reslt Jmp address [-] Ot emory dato 6 etend [5 ] N: dato memoria in DR è stato caricato al passo rchitettre dei Calcolatori /5 Valeria Cardellini Schema riassntivo dei passi Nome del passo Prelievo Decodifica Eseczione, calcolo indirizzo, salto ccesso mem., compl. R Compl. lettra da memoria Istrzioni di tipo R Ot = op ; Reg[IR[5-]] = Ot ccesso memoria IR = emoria[]; = + ; = Reg[IR[5-]]; = Reg[IR[-6]]; Ot = + (sign-etend(ir[5-]) << ); Ot = + sign-etend(ir[5- ]); Store: emoria[ot] = ; Load: DR = emoria [Ot]; Load: Reg[IR[- 6]] = DR Salti condizionati if ( == ) = Ot; Salti incondizionati = [-8] (IR[5-]<<); rchitettre dei Calcolatori /5 Valeria Cardellini 5
Architetture dei Calcolatori (Lettere. Organizzazione di un Calcolatore. Processore. Il Processore. Livello 1: Macchina Firmware Microarchitettura
Architettra a Livelli: Livelli e Architettre dei Calcolatori (Lettere A-I) Il Processore Prof. Francesco Lo Presti Livello : Livello del Lingaggio acchina (ISA) acchina nda come appare al programmatore
DettagliRichiami sull architettura del processore MIPS a 32 bit
Richiami sull architettura del processore MIPS a 32 bit Architetture Avanzate dei Calcolatori Valeria Cardellini Caratteristiche principali dell architettura del processore MIPS E un architettura RISC
DettagliCalcolatori Elettronici
Calcolatori Elettronici CPU a singolo ciclo assimiliano Giacomin Schema del processore (e memoria) Unità di controllo Condizioni SEGNALI DI CONTROLLO PC emoria indirizzo IR dato letto UNITA DI ELABORAZIONE
DettagliElementi base per la realizzazione dell unità di calcolo
Elementi base per la realizzazione dell unità di calcolo Memoria istruzioni elemento di stato dove le istruzioni vengono memorizzate e recuperate tramite un indirizzo. ind. istruzione Memoria istruzioni
DettagliArchitettura dei calcolatori e sistemi operativi. Il processore Capitolo 4 P&H
Architettura dei calcolatori e sistemi operativi Il processore Capitolo 4 P&H 4. 11. 2015 Sommario Instruction Set di riferimento per il processore Esecuzione delle istruzioni Struttura del processore
DettagliIl set istruzioni di MIPS Modalità di indirizzamento. Proff. A. Borghese, F. Pedersini
Architettura degli Elaboratori e delle Reti Il set istruzioni di MIPS Modalità di indirizzamento Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliProcessore. Memoria I/O. Control (Parte di controllo) Datapath (Parte operativa)
Processore Memoria Control (Parte di controllo) Datapath (Parte operativa) I/O Memoria La dimensione del Register File è piccola registri usati per memorizzare singole variabili di tipo semplice purtroppo
DettagliLe etichette nei programmi. Istruzioni di branch: beq. Istruzioni di branch: bne. Istruzioni di jump: j
L insieme delle istruzioni (2) Architetture dei Calcolatori (lettere A-I) Istruzioni per operazioni logiche: shift Shift (traslazione) dei bit di una parola a destra o sinistra sll (shift left logical):
DettagliGestione degli hazard
Gestione degli hazard etodologie di progettazione Hardware/Software- LS Ing. Informatica Limiti alla eseczione pipeline: i conflitti ( Hazard ) I conflitti (Hazard) impediscono che na istrzione venga esegita
DettagliCapitolo 5 Elementi architetturali di base
Capitolo 5 Elementi architetturali di base Giuseppe Lami Istituto di Scienza e Tecnologie dell Informazione CNR Via Moruzzi, 1 - Pisa giuseppe.lami@isti.cnr.it Struttura - Unità di elaborazione e controllo
DettagliLa codifica delle immagini
La codifica delle immagini Lettere e nmeri non costitiscono le niche informazioni tilizzate dagli elaboratori ma si stanno diffondendo sempre di più applicazioni che tilizzano ed elaborano anche altri
DettagliProgetto CPU (ciclo singolo) Salvatore Orlando
Progetto CPU (ciclo singolo) Salvatore Orlando Arch. Elab. - S. Orlando 1 Processore: Datapath & Control Possiamo finalmente vedere il progetto di un processore MIPS-like semplificato Semplificato in modo
DettagliImplementazione semplificata
Il processore 168 Implementazione semplificata Copre un sottoinsieme limitato di istruzioni rappresentative dell'isa MIPS aritmetiche/logiche: add, sub, and, or, slt accesso alla memoria: lw, sw trasferimento
DettagliLinguaggio Assembly e linguaggio macchina
Architettura degli Elaboratori e delle Reti Lezione 11 Linguaggio Assembly e linguaggio macchina Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliArchitettura di un calcolatore e linguaggio macchina. Primo modulo Tecniche della programmazione
Architettura di un calcolatore e linguaggio macchina Primo modulo Tecniche della programmazione CPU Central Processing Unit, processore Unita logica/aritmetica: elaborazione dati Unita di controllo: coordina
DettagliLinguaggio macchina. 3 tipi di istruzioni macchina. Istruzioni per trasferimento dati. Istruzioni logico/aritmetiche
3 tipi di istruzioni macchina Linguaggio macchina e assembler 1) trasferimento tra RAM e registri di calcolo della CPU 2) operazioni aritmetiche: somma, differenza, moltiplicazione e divisione 3) operazioni
DettagliProcessore: Datapath & Control. Progetto CPU (ciclo singolo) Rivediamo i formati delle istruzioni. ISA di un MIPS-lite
Processore: Datapath & Control Possiamo finalmente vedere il progetto di un processore MIPS-like semplificato Progetto CPU (ciclo singolo) Semplificato in modo tale da eseguire solo: istruzioni di memory-reference:
DettagliHARDWARE 1.4a: (Processore)
HARDWARE 1.4a: (Processore) 2 23 nov 2011 Bibliografia Curtin, Foley, Sen, Morin Informatica di base, Mc Graw Hill Sciuto, Buonanno, Mari, Introduzione ai sistemi informatici, Mc Graw Hill Questi lucidi
DettagliIl pipelining: tecniche di base
Il pipelining: tecniche di base Il pipelining E una tecnica per migliorare le prestazioni del processore basata sulla sovrapposizione dell esecuzione di più istruzioni appartenenti ad un flusso di esecuzione
DettagliArchitettura degli Elaboratori B Introduzione al corso
Architettura degli Elaboratori B Introduzione al corso Salvatore Orlando Arch. Elab. - S. Orlando 1 Componenti di un calcolatore convenzionale Studieremo il progetto e le prestazioni delle varie componenti
DettagliArchitettura di una CPU
Massimo VIOLANTE Politecnico di Torino Dipartimento di Automatica e Informatica Sommario Organizzazione di un processore Linguaggio macchina Modi di indirizzamento Tipi di istruzioni 2 M. Violante 1.1
DettagliRiassunto. Riassunto. Ciclo fetch&execute. Concetto di programma memorizzato. Istruzioni aritmetiche add, sub, mult, div
MIPS load/store word, con indirizzamento al byte aritmetica solo su registri Istruzioni Significato add $t1, $t2, $t3 $t1 = $t2 + $t3 sub $t1, $t2, $t3 $t1 = $t2 - $t3 mult $t1, $t2 Hi,Lo = $t1*$t2 div
Dettagli1) Codici lineari a blocchi. 2) Matrice generatrice del codice. 3) Proprietà dei codici lineari a blocchi. 4) Matrice di controllo di parità
Argomenti della Lezione ) Codici lineari a blocchi ) Matrice generatrice del codice 3) Proprietà dei codici lineari a blocchi 4) Matrice di controllo di parità 5) Rivelazione e correzione d errore 6) Standard
DettagliARCHITETTURA DI UN ELABORATORE
ARCHITETTURA DI UN ELABORATORE Unità funzionali Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40). La macchiana di Von Neumann: Non distingueva fra RAM
DettagliUniversità degli Studi di Cassino
Corso di Istruzioni di confronto Istruzioni di controllo Formato delle istruzioni in L.M. Anno Accademico 2007/2008 Francesco Tortorella Istruzioni di confronto Istruzione Significato slt $t1,$t2,$t3 if
DettagliLezione 20. Assembly MIPS: Il set istruzioni, strutture di controllo in Assembly
Architettura degli Elaboratori Lezione 20 Assembly MIPS: Il set istruzioni, strutture di controllo in Assembly Prof. F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliL unità di controllo. Il processore: unità di controllo. Le macchine a stati finiti. Struttura della macchina a stati finiti
Il processore: unità di lo Architetture dei Calcolatori (lettere A-I) L unità di lo L unità di lo è responsabile della generazione dei segnali di lo che vengono inviati all unità di elaborazione Alcune
DettagliLinguaggio Assembly e linguaggio macchina
Architettura degli Elaboratori e delle Reti Lezione 11 Linguaggio Assembly e linguaggio macchina Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliStruttura CPU. Struttura e Funzione del Processore. Capitolo 12. Compiti CPU:
Struttura e Funzione del Processore Capitolo 12 Struttura CPU Compiti CPU: Prelevare istruzioni Interpretare istruzioni Prelevare dati Elaborare dati Scrivere (memorizzare) dati 1 CPU con bus di sistema
DettagliCorso di Calcolatori Elettronici MIPS: Istruzioni di confronto Istruzioni di controllo Formato delle istruzioni in L.M.
di Cassino e del Lazio Meridionale Corso di MIPS: Istruzioni di confronto Istruzioni di controllo Formato delle istruzioni in L.M. Anno Accademico 201/201 Francesco Tortorella Istruzioni di confronto Istruzione
DettagliL'architettura del processore MIPS
L'architettura del processore IPS Prof. Cristina Silvano niversità degli Studi di ilano Corso di Architettura degli Elaboratori e delle Reti A. A. 2001/2002 Insieme ridotto delle istruzioni del processore
DettagliIspirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40).
RCHITETTUR DI UN ELORTORE Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for dvanced Study, anni 40). MCCHIN DI VON NEUMNN UNITÀ FUNZIONLI fondamentali Processore (CPU) Memoria
DettagliCorso di Alfabetizzazione Informatica 2001/2002. La CPU. F. Tortorella Università degli Studi. di Cassino
Corso di Alfabetizzazione Informatica / La CPU CPU (Central Processing Unit) Funzione: eseguire i programmi immagazzinati in memoria principale prelevando le istruzioni (e i relativi), interpretandole
DettagliCapitolo 6 Le infrastrutture HardWare
Capitolo 6 Le infrastrutture HardWare L architettura di riferimento Architettura dei calcolatori - Un calcolatore è un sistema composto da un numero elevato di componenti. - Il suo funzionamento può essere
DettagliStruttura del processore. Funzionamento del processore
Struttura del processore L unità di elaborazione Funzionamento del processore. Prelievo dell istruzione dalla memoria al processore (dall indirizzo indicato dal PC al registro di istruzione IR) IR [[PC]]
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 18 Febbraio Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 18 Febbraio 2015 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina.
DettagliIntroduzione alle gerarchie di memoria
Introduzione alle gerarchie di memoria 1 Un ripasso Circuito sequenziale Segnale di clock Circuito sincrono Temporizzazione sensibile ai fronti Latch tipo S-R Latch tipo D Flip-flop tipo D Register file
DettagliMacchine Astratte. Luca Abeni. February 22, 2017
Macchine Astratte February 22, 2017 Architettura dei Calcolatori - 1 Un computer è composto almeno da: Un processore (CPU) Esegue le istruzioni macchina Per fare questo, può muovere dati da/verso la memoria
DettagliArchitettura di tipo registro-registro (load/store)
Caratteristiche principali dell architettura del processore MIPS E un architettura RISC (Reduced Instruction Set Computer) Esegue soltanto istruzioni con un ciclo base ridotto, cioè costituito da poche
DettagliIstruzioni macchina. Dove sono gli operandi? Ciclo della CPU. Elementi di un istruzione macchina. Rappresentazione delle istruzioni
Istruzioni macchina Linguaggio macchina Insieme delle istruzioni (instruction set) che la CPU puo eseguire Capitolo 10 1 2 Elementi di un istruzione macchina Codice operativo Specifica l operazione da
DettagliCorso di Informatica
CdLS in Odontoiatria e Protesi Dentarie Corso di Informatica Prof. Crescenzio Gallo crescenzio.gallo@unifg.it Il Processore (CPU) 2 rchitettura del processore CPU Unità di Controllo Unità ritmetica Logica
DettagliAlgebra di Boole. Algebra di Boole. Algebra di Boole. Algebra di Boole. Esercizi. Architettura degli Elaboratori A.
lgebra di oole Un insieme I di elementi a,b,c, e de operazioni α e β ormano n algebra di oole =(I, α, β se le de operazioni sono binarie chise e godono della proprietà commtativa ed associativa ciascna
DettagliAlgebra di Boole. Algebra di Boole. Algebra di Boole. Algebra di Boole. Esercizi. Architettura degli Elaboratori A.
lgebra di oole Un insieme I di elementi a,b,c, e de operazioni α e β ormano n algebra di oole =(I, α, β se le de operazioni sono binarie chise e godono della proprietà commtativa ed associativa ciascna
DettagliElaborazione dell informazione
Elaborazione dell informazione Primo esempio Ricominciamo dai numeri (45 + 25) è definita rigorosamente Un primo calcolatore (a) Figura 1.1 Configurazione del pallottoliere (a) prima e (b) dopo l esecuzione
DettagliMatematica Computazionale(6cfu) Ottimizzazione(8cfu) (a.a , lez.7)
Docente: Marco Gaviano (e-mail:gaviano@nica.it) Corso di Larea in Infomatica Corso di Larea in Matematica Matematica Comptazionale(6cf) Ottimizzazione(8cf) (a.a. -4, lez.7) Matematica Comptazionale, Ottimizzazione,
DettagliIl processore. Istituzionii di Informatica -- Rossano Gaeta
Il processore Il processore (detto anche CPU, ovvero, Central Processing Unit) è la componente dell unità centrale che fornisce la capacità di elaborazione delle informazioni contenute nella memoria principale
DettagliFasi (MIPS) Dove NPC è un registro temporaneo PC (program counter) è il registro IP (instruction pointer)
Fasi (MIPS) Fasi senza pipeline: IF (istruction fetch): IR Mem[PC] ; NPC PC + 4 ; Dove NPC è un registro temporaneo PC (program counter) è il registro IP (instruction pointer) Lezione Architettura degli
DettagliGRAFICI DI RETTE. Calcolando i valori delle coordinate è possibile trovare i punti e disegnare il grafico di una qualsiasi relazione come y = 2x 5.
GRAFICI DI RETTE Calcolando i valori delle coordinate è possibile trovare i pnti e disegnare il grafico di na qalsiasi relazione come = 2 5. ESEMPIO 1 - a. Completa le segenti coppie di coordinate relative
DettagliArchitettura di un calcolatore
Architettura di un calcolatore Corso di Informatica A Vito Perrone Indice La macchina di Von Neumann Memoria CPU Bus Interfacce Esempio L algoritmo Il programma Fasi di esecuzione di un istruzione 2 1
DettagliDepth-first search. Visita in profondità di un grafo Algoritmo Esempio Complessità dell algoritmo Proprietà Ordinamento topologico
Depth-first search Visita in profondità di n grafo Algoritmo Esempio Complessità dell algoritmo Proprietà Ordinamento topologico Depth-first search Dato n grafo G=(V,E) e n specifico ertice s chiamato
DettagliARCHITETTURA DI UN SISTEMA DI ELABORAZIONE
ARCHITETTURA DI UN SISTEMA DI ELABORAZIONE Il computer o elaboratore è una macchina altamente organizzata capace di immagazzinare, elaborare e trasmettere dati con notevole precisione e rapidità. Schematicamente
DettagliLa macchina di Von Neumann
Università degli Studi di Palermo Facoltà di Ingegneria La macchina di Edoardo Ardizzone & Ignazio Infantino Appunti per il corso di Fondamenti di Informatica Corso di Laurea in Ingegneria Informatica
DettagliArchitettura hardware
Architettura hardware la parte che si può prendere a calci Architettura dell elaboratore Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione elaborazione
DettagliComponenti di un processore
Componenti di un processore Unità di Controllo Bus Interno REGISTRI Program Counter (PC) Registro di Stato (SR) Registro Istruzioni (IR) Registri Generali Unità Aritmetico- Logica Registro Indirizzi Memoria
DettagliLaboratorio di Architettura degli Elaboratori
Laboratorio di Architettura degli Elaboratori Dott. Massimo Tivoli Set di istruzioni del MIPS32: istruzioni aritmetiche e di trasferimento Istruzioni (Alcune) Categorie di istruzioni in MIPS Istruzioni
DettagliIstruzioni assembler Istruzione N Registri
Istruzioni assembler Istruzione N Registri Aritmetica add a, b, c a = b+c addi a, b, num a = b + sub a, b, c a = b - c mul a, b, c a = b*c div a, b, c a = b/c utilizzati Descrizione 3 Somma. Somma b e
DettagliARCHITETTURA DI UN ELABORATORE
ARCHITETTURA DI UN ELABORATORE Unità funzionali Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40) Macchina di Von Neumann: Non distingueva fra RAM e ROM
DettagliLezione 15. L elaboratore Elettronico
Lezione 15 Architettura di un calcolatore L elaboratore Elettronico Un elaboratore elettronico è una macchina elettronica in grado di elaborare dati secondo le specifiche fornite da un algoritmo Internamente
DettagliIndirettezza. Fetch/Execute. Fetch/Execute. Introduzione della Indirettezza (indirect)
Ciclo esecutivo delle istruzioni: Fetch/Execute Lo avete visto nel corso di Introduzione alle Architetture degli Elaboratori Stallings, Capitolo 3 Ne vediamo una versione revisionata Indirettezza Per recuperare
DettagliIl calcolatore. È un sistema complesso costituito da un numero elevato di componenti. è strutturato in forma gerarchica
Il calcolatore È un sistema complesso costituito da un numero elevato di componenti. è strutturato in forma gerarchica ogni livello di descrizione è caratterizzato da una struttura rappresentante l organizzazione
DettagliArchitettura di un processore basato su registri generali.
Architettura di un processore basato su registri generali. M. Esposito (mesposit@unina.it) 26 febbraio 2007 In Fig. 1 è riportato uno schema di principio che raffigura l architettura di un processore basato
DettagliLe prestazioni di un calcolatore la CPU
Le prestazioni di un calcolatore la CPU Mariagiovanna Sami 1 Perché valutare le prestazioni? Le prestazioni dello hardware (che si considerano qui) sono spesso essenziali per valutarwe le prestazioni di
DettagliIl Ciclo Fetch-Decode-Execute. C Nyssen/Aberdeen College 2003
Il Ciclo Fetch-Decode-Execute C Nyssen/Aberdeen College 2003 Linguaggio Assembler Op code (Mnemonico) Operando #assembly code program 0000 LDA-24 #loads 0001 ADD-25 #adds 0002 HLT #stops #end of program
DettagliMicroelettronica Corso introduttivo di progettazione di sistemi embedded
Microelettronica Corso introduttivo di progettazione di sistemi embedded Architettura dei sistemi a microprocessore prof. Stefano Salvatori A.A. 2014/2015 Eccetto dove diversamente specificato, i contenuti
Dettagli(a) INTRODUZIONE ALLE ARCHITETTURE E ALLA SIMULAZIONE VERILOG DI PROCESSORI
1 (a) INTRODUZIONE ALLE ARCHITETTURE E ALLA SIMULAZIONE VERILOG DI PROCESSORI ISA E MICROARCHITETTURA DI PROCESSORI IL PROCESSORE MU0 MODELLAZIONE VERILOG E SIMULAZIONE DEL PROCESSORE MU0 2 ISA E MICROARCHITETTURA
DettagliCalcolatori Elettronici
Calcolatori Elettronici ISA di riferimento: MIPS Massimiliano Giacomin 1 DOVE CI TROVIAMO Livello funzionale Livello logico Livello circuitale Livello del layout istruzioni macchina, ISA Reti logiche:
DettagliIntroduzione all'architettura dei Calcolatori
Introduzione all'architettura dei Calcolatori Architettura dei calcolatori Che cos è un calcolatore? Come funziona un calcolatore? un calcolatore è un sistema un sistema è un oggetto costituito da molte
DettagliEsercitazione su Instruction Level Parallelism Salvatore Orlando
Esercitazione su Instruction Level Parallelism Salvatore Orlando Arch. Elab. - S. Orlando 1 Pipeline con e senza forwarding Si considerino due processori MIPS (processore A e B) entrambi con pipeline a
DettagliEsercizi sulla memoria cache - Informatica 2 - L. Breveglieri 1
Esercizio 1 Sia data una memoria cache di tipo a indirizzamento diretto (direct-mapped), con blocchi di dimensioni pari a una sola parola per blocco, e contenente. La parola è lunga 16 bit, e la memoria
DettagliOrganizzata secondo il modello della macchina di von Neumann definita nei tardi anni 40 all Institute for Advanced Study di Princeton.
Architettura di un Elaboratore Organizzata secondo il modello della macchina di von Neumann definita nei tardi anni 40 all Institute for Advanced Study di Princeton. È costituita da quattro elementi funzionali
DettagliCalcolatori Elettronici
Calcolatori Elettronici Classificazione dei calcolatori elettronici Sistemi basati sull architettura di von Neumann rchitettura dei calcolatori: definizioni Evoluzione dell architettura rchitettura della
DettagliIl Linguaggio Assembly: Gestione della memoria e controllo
Il Linguaggio Assembly: Gestione della memoria e controllo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/42 Sommario L organizzazione
DettagliSistemi di numerazione
SOMMARIO Sistemi di numerazione...2 Sistema decimale (o a base 10)...2 Sistema binario...2 Operazioni sui numeri binari...3 Espressioni logiche...4 Definizione...4 Prodotto Logico : AND...4 Somma Logica
DettagliUniversità degli studi di Bologna Anno Accademico 2000/2001 Corso di Architettura degli elaboratori
Università degli studi di Bologna Anno Accademico 2000/2001 Corso di Architettura degli elaboratori Esercitazione di Reti Logiche Realizzazione completa di un'architettura di processore attraverso strumenti
DettagliEsercitazione su Instruction Level Parallelism
Esercitazione su Instruction Level Parallelism Salvatore Orlando Arch. Elab. - S. Orlando 1 Pipeline con e senza forwarding Si considerino due processori MIPS (processore A e B) entrambi con pipeline a
DettagliLaboratorio di Architettura degli Elaboratori LabArch 2007 Terzo Quadimestre, a.a Docente: H. Muccini
[http://www.di.univaq.it/muccini/labarch] Laboratorio di Architettura degli Elaboratori LabArch 2007 Terzo Quadimestre, a.a. 2006-2007 Docente: H. Muccini Lecture 12: - Numeri con segno -Somma e sottrazione
DettagliEsercizio Calcolo del β equivalente. Soluzione
Politecnico di Torino orso di Elettronica di Potenza 0ATS Esercizio alcolo del β ivalente Nelle configrazioni riportate, calcolare il β ivalente ( β ), spponendo che i transistori siano a temperatra ambiente,
DettagliLecture 2: Prime Istruzioni
[http://www.di.univaq.it/muccini/labarch] Modulo di Laboratorio di Architettura degli Elaboratori Corso di Architettura degli Elaboratori con Laboratorio Docente: H. Muccini Lecture 2: Prime Istruzioni
DettagliINDICE. 1.1 Caratteristiche dei numeri naturali Pag. 5
INDICE INTRODUZIONE Pag. 3 1 I NUMERI NATURALI Pag. 5 1.1 Caratteristiche dei nmeri natrali Pag. 5 Attività Pag. 7 2 I NUMERI NATURALI: LE QUATTRO OPERAZIONI Pag. 9 2.1 Il nmero zero nelle qattro operazioni
DettagliIl Processore. Informatica di Base -- R.Gaeta 27
Il Processore Il processore (detto anche CPU, ovvero, Central Processing Unit) è la componente dell unità centrale che fornisce la capacità di elaborazione delle informazioni contenute nella memoria principale
DettagliLa CPU e la Memoria. Sistemi e Tecnologie Informatiche 1. Struttura del computer. Sistemi e Tecnologie Informatiche 2
La CPU e la Memoria Sistemi e Tecnologie Informatiche 1 Struttura del computer Sistemi e Tecnologie Informatiche 2 1 I registri La memoria contiene sia i dati che le istruzioni Il contenuto dei registri
DettagliL insieme delle istruzioni
L insieme delle istruzioni Architetture dei Calcolatori (lettere A-I) La programmazione dei calcolatori Linguaggio macchina (codifica con numeri binari) Linguaggio direttamente comprensibile dal calcolatore
Dettagli8 bit per la parola nel blocco 10 bit per l insieme (gruppo) nella cache 12 bit di etichetta. Esercizio 3 Memoria Cache
Esercizio 3 Memoria Cache Prima parte - memoria di 1 Giga parole da 16 bit (indirizzata a livello di parola) - cache di 1 Mega parole da 16 bit (indirizzata a livello di parola) - ogni della cache contiene
DettagliCapitolo 3 - Parte II Circuiti MSI: ROM e PLA
Appnti di Elettronica Digitale Capitolo - Parte II Circiti MSI: ROM e PLA Rom: Read Only Memory... Esempio...5 Osservazioni: EPROM e EEPROM...8 PLA: Programmale Logic Array...8 Osservazione: le PAL (Programmale
DettagliIl Processore: l unità di controllo
Il Processore: l unità di controllo La frequenza con cui vengono eseguiti i cicli di esecuzione è scandita da una componente detta clock Ad ogni impulso di clock la UC esegue un ciclo di esecuzione di
DettagliLa programmazione dei calcolatori. L insieme delle istruzioni. Vantaggi e svantaggi dell assembler. Benefici dei linguaggi ad alto livello
La programmazione dei calcolatori L insieme delle istruzioni Architetture dei Calcolatori (lettere A-I) Linguaggio macchina (codifica con numeri binari) Linguaggio direttamente comprensibile dal calcolatore
DettagliArchitettura dei sistemi di elaborazione: La CPU: Architettura (parte1)
Architettura dei sistemi di elaborazione: La CPU: Architettura (parte1) La CPU Architettura L organizzazione interna di una CPU è caratterizzata dal data path, che è costituito da una serie di componenti,
DettagliModi di indirizzamento del processore MC68000 (parte prima)
Corso di Calcolatori Elettronici I A.A. 2011-2012 Modi di indirizzamento del processore MC68000 (parte prima) Lezione 21 Prof. Antonio Pescapè Università degli Studi di Napoli Federico II Facoltà di Ingegneria
DettagliARCHITETTURA DI UN CALCOLATORE ELETTRONICO
ARCHITETTURA DI UN CALCOLATORE ELETTRONICO Per architettura di un calcolatore elettronico si intende l'insieme delle principali unità funzionali di un calcolatore ed il modo in cui queste interagiscono.
DettagliL architettura del calcolatore
INFORMATICA B Ingegneria Elettrica L architettura del calcolatore Hardware Componenti fisiche: circuiti, schede, memorie, periferiche, stampanti, monitor... 2 Software I programmi eseguibili (istruzioni
DettagliArchitettura dei computer
Architettura dei computer In un computer possiamo distinguere quattro unità funzionali: il processore la memoria principale (memoria centrale, RAM) la memoria secondaria i dispositivi di input/output La
DettagliComponenti e connessioni. Capitolo 3
Componenti e connessioni Capitolo 3 Componenti principali CPU (Unità Centrale di Elaborazione) Memoria Sistemi di I/O Connessioni tra loro Architettura di Von Neumann Dati e instruzioni in memoria (lettura
DettagliMotorola 68000: primi programmi assembly
Corso di Calcolatori Elettronici I A.A. 2012-2013 Motorola 68000: primi programmi assembly ing. Alessandro Cilardo Accademia Aeronautica di Pozzuoli Corso Pegaso V GArn Elettronici Organizzazione dei dati
DettagliARCHITETTURE AVANZATE DEI CALCOLATORI, A.A. 2007/08 Soluzione esercizi sul pipelining
ARCHITETTURE AVANZATE DEI CALCOLATORI, A.A. 2007/08 Soluzione esercizi sul pipelining Esercizio 1) N.B. Nei diagrammi a cicli multipli non sono indicati i registri di pipeline (per semplicità) a) Si tratta
DettagliTutorato Architettura degli elaboratori
Tutorato Architettura degli elaboratori Dott. Damiano Braga Before we start.. Orario 12 Aprile h. 14.00-16.00 aula F6 20 Aprile h. 11.30-13.30 aula F6 10 Maggio h. 14.00-16.00 aula F4 18 Maggio h. 11.30-13.30
DettagliCPU. Maurizio Palesi
CPU Central Processing Unit 1 Organizzazione Tipica CPU Dispositivi di I/O Unità di controllo Unità aritmetico logica (ALU) Terminale Stampante Registri CPU Memoria centrale Unità disco Bus 2 L'Esecutore
DettagliProblemi con progetto a singolo ciclo. Progetto CPU (multiciclo) Esempio di riduzione del ciclo di clock. Datapath multiciclo
Problemi con progetto a singolo ciclo Progetto CPU (multiciclo) Problemi del singolo ciclo Ciclo di clock lungo Istruzioni potenzialmente più veloci sono rallentate impiegano lo stesso tempo dell istruzione
DettagliArchitettura dei calcolatori
Cos'è un calcolatore? Architettura dei calcolatori Esecutore automatico di algoritmi Macchina universale Elementi di Informatica Docente: Giorgio Fumera Corso di Laurea in Edilizia Facoltà di Architettura
DettagliCicli di clock e istruzioni
Cicli di clock e istruzioni Numero di cicli di clock differenti per istruzioni differenti Le moltiplicazioni impiegano più tempo delle addizioni Operazioni in virgola mobile impiegano più tempo delle operazioni
DettagliSistemi di Elaborazione
Dipartimento di Informatica e Sistemistica Antonio Ruberti Sapienza Università di Roma Sistemi di Elaborazione Corso di Fondamenti di Informatica Laurea in Ingegneria Informatica (Canale di Ingegneria
Dettagli