L'architettura del processore MIPS

Transcript

1 L'architettura del processore IPS Prof. Cristina Silvano niversità degli Studi di ilano Corso di Architettura degli Elaboratori e delle Reti A. A. 2001/2002

2 Insieme ridotto delle istruzioni del processore IPS Studieremo un implementazione semplificata dal processore IPS. L insieme ridotto delle istruzioni che studieremo possono essere classificate nelle seguenti tre categorie: Istruzioni aritmetico-logiche: es.: add $s1, $s2, $s3 Istruzioni di trasferimento da/verso la memoria (load/store): es. lw $s1, offset ($s2); sw $s1, offset ($s2) Istruzioni di salto condizionato e di salto incondizionato: es.: beq $s1, $s2, L1; j L2 Cristina Silvano 2

3 Formati delle istruzioni del processore IPS ELW ELW ELW ELW ELW ELW &RPPHQWL )RPDWR5 G VKDPW IQFW>@,VW]LRQLDLWPHWLFR ORJLFKHVHJLVWL )RPDWR, V>@ LQGLL]]RLPPHGLDWR 7DVIHLPHQWL VDOWLFRQGL]LRQDWL LVW]LRQLDLWPHWLFR ORJLFKHFRQLPPHGLDWL )RPDWR- LQGLL]]RGHVWLQD]LRQH Cristina Silvano 3

4 Convenzione per l utilizzo dei registri del processore IPS $zero 0 (costante zero) $at 1 (registro riservato) $v0, $v1 2, 3 (valutazione di un espressione e risultati di una funzione) $a0 - $a3 4 7 (registri argomento) $t0 - $t (registri temporanei non salvati) $s0 - $s (registri temporanei salvati) $t8, $t9 24, 25 (registri temporanei non salvati) $k0, $k1 26, 27 (registri riservati) $gp 28 (global pointer) $sp 29 (stack pointer) $fp 30 (frame pointer) $ra 31 (return address) Cristina Silvano 4

5 Insieme semplificato delle istruzioni del processore IPS,VW]LRQH 6LJQLILFDWR )RPDWR &RGLILFD &RPPHQWL GHFLPDOH add $s1,$s2,$s3 $s1 $s2 + $s3 5 RSHDQGLQHLHJLVWL sub $s1,$s2,$s3 $s1 $s2 $s3 5 RSHDQGLQHLHJLVWL addi $s1,$s1,4 $s1 $s1 + 4, RSHDQGLQHLHJLVWLHLPP lw $t0,32($s3) $t0 [$s3+32], 'DWLGDOODPHPRLDQHLHJLVWL sw $t0,32($s3) [$s3+32] $t0, 'DWLGDLHJLVWLQHOODPHPRLD lui $s1, 100 $s1 100 * 2, &RVWDQWHQHLELWSLVLJQLILFDWLYL beq $s1,$s2, 100 se ($s1 == $s2) vai a PC+4+100, 9HLILFDJDJOLDQ]D VDOWRHODWLYRD3& bne $s1,$s2, 100 se ($s1!= $s2) vai a PC+4+100, 9HLILFDGLVJDJOLDQ]D VDOWRHODWLYRD3& slt $s1,$s2,$s3 se($s2 < $s3) $s1=1; altrimenti $s1=0 5 $VVHJQDVHQHJLVWRqPLQRH GLQDOWR Slti $t0, $s2, 8 if ($s2 < 8) $t0=1; altrimenti $t0=0, $VVHJQDVHQHJLVWRqPLQRH GLQDFRVWDQWH j 32 vai a 32-6DOWDDOO LQGLL]]RGLGHVWLQD]LRQH jr $ra vai a $ra 5 6DOWDDOO LQGLL]]RQHOHJLVWRH LWRQRGDSRFHGD jal 32 $31 = PC + 4; vai a 32 - &KLDPDWDDSRFHGD Cristina Silvano 5

6 Passi svolti durante l esecuzione delle istruzioni aritmetico-logiche,vw]lrqldlwphwlfrorjlfkhop $x,$y,$z 3HOLHYR,VW],QFHP3& /HWWD5HJLVWL 6RJHQWH$yH$z 2S$/8VL'DWL /HWWL($y op $z 6FLWWDQHO5HJ 'HVWLQD]LRQH$x n istruzione aritmetico-logica (tipo R), ad esempio add $x, $y, $z, viene eseguita in 4 passi: Prelievo istruzione dalla memoria istruzioni e incremento del PC. Lettura dei 2 registri sorgente ($y e $z) dal banco dei registri. Operazione dell AL sui dati letti dal banco dei registri, utilizzando il codice operativo per realizzare la funzione aritmetico-logica. Scrittura del risultato dell AL nel banco dei registri utilizzando i bit [15-11] dell istruzione per selezionare il registro destinazione ($x). Cristina Silvano 6

7 Passi svolti durante l esecuzione delle istruzioni di load,vw]lrqlglordglw $x,offset($y 3HOLHYR,VW],QFHP3& /HWWD5HJLVWR %DVH$y 2S$/8 ($y+offset 3HOLHYR'DWR ($y+offset) 6FLWWDQHO5HJ 'HVWLQD]LRQH$x n istruzione di load (tipo I), ad esempio lw $x,offset($y) viene eseguita in 5 passi: Prelievo istruzione dalla memoria istruzioni e incremento del PC. Lettura del registro base ($y) dal banco dei registri. Operazione dell AL per calcolare la somma del valore letto dal registro base e dei 16 bit meno significativi dell istruzione estesi in segno (offset). Prelievo del dato nella memoria dati utilizzando come indirizzo di lettura il risultato dell AL. Scrittura del dato proveniente dalla memoria nel banco dei registri; il registro destinazione($x) è indicato dai bit [20-16] dell istruzione. Cristina Silvano 7

8 Passi svolti durante l esecuzione delle istruzioni di store,vw]lrqlglvwrhsw $x,offset($y 3HOLHYR,VW],QFHP3& /HWWD5HJLVWL %DVH$y & Sorg. $x 2S$/8 ($y+offset 6FLWWD'DWR ($y+offset) n istruzione di store (tipo I), ad esempio sw $x,offset($y) viene eseguita in 4 passi: Prelievo istruzione dalla memoria istruzioni e incremento del PC. Lettura del registro base ($y) e del registro sorgente ($x) dal banco dei registri; il registro sorgente è indicato dai bit [20-16] dell istruzione. Operazione dell AL per calcolare la somma del valore letto dal registro base e dei 16 bit meno significativi dell istruzione estesi in segno (offset). Scrittura del dato proveniente dal registro sorgente ($x) nella memoria dati utilizzando come indirizzo di il risultato dell AL. Cristina Silvano 8

9 Passi svolti durante l esecuzione delle istruzioni di salto condizionato,vw]lrqlglvdowrfrqgl]lrqdwrbeq $x,$y,offset 3HOLHYR,VW],QFHP3& /HWWD5HJLVWL 6RJHQWH$xH$y 2S$/8$x-$y) PC+4+offset) 6FLWWDQHO 3& n istruzione di salto condizionato (tipo I), ad esempio beq $x, $y,offset viene eseguita in 4 passi: Prelievo istruzione dalla memoria istruzioni e incremento del PC. Lettura dei 2 registri sorgente ($x e $y) dal banco dei registri. Operazione dell AL per effettuare la sottrazione dei valori letti dal banco dei registri. Il valore (PC+4) viene sommato ai 16 bit meno significativi dell istruzione estesi in segno (offset); il risultato è l indirizzo destinazione del salto. L uscita Zero dell AL viene utilizzata per decidere quale valore debba essere memorizzato nel PC. Cristina Silvano 9

10 Passi svolti durante l esecuzione delle istruzioni,vw]lrqldlwphwlfrorjlfkhop $x,$y,$z 3HOLHYR,VW],QFHP3& /HWWD5HJLVWL 6RJHQWH$yH$z 2S$/8VL'DWL /HWWL($y op $z 6FLWWDQHO5HJ 'HVWLQD]LRQH$x,VW]LRQLGLFDLFDPHQWRORDGlw $x,offset($y 3HOLHYR,VW],QFHP3& /HWWD5HJLVWR %DVH$y 2S$/8 ($y+offset 3HOLHYR'DWR ($y+offset) 6FLWWDQHO5HJ 'HVWLQD]LRQH$x,VW]LRQLGLPHPRL]]D]LRQHVWRHsw $x,offset($y 3HOLHYR,VW],QFHP3& /HWWD5HJLVWL %DVH$y & Sorg. $x 2S$/8 ($y+offset 6FLWWD'DWR ($y+offset),vw]lrqlglvdowrfrqgl]lrqdwrbeq $x,$y,offset 3HOLHYR,VW],QFHP3& /HWWD5HJLVWL 6RJHQWH$xH$y 2S$/8$x-$y) PC+4+offset) 6FLWWDQHO 3& Cristina Silvano 10

11 nità funzionali richieste durante l esecuzione delle istruzioni 7LSRGLLVW]LRQH 8QLWjIQ]LRQDOLWLOL]]DWH 7LSR5 0HPRLDLVW]LRQL %DQFRHJLVWL $/8%DQFRHJLVWL &DLFDPHQWRSDROD 0HPRLDLVW]LRQL %DQFRHJLVWL $/8 0HPRLDGDWL %DQFRHJLVWL 0HPRL]]D]LRQHSDROD 0HPRLDLVW]LRQL %DQFRHJLVWL $/8 0HPRLDGDWL 6DOWRFRQGL]LRQDWR 0HPRLDLVW]LRQL %DQFRHJLVWL $/8 6DOWR 0HPRLDLVW]LRQL Cristina Silvano 11

12 Tempo di esecuzione delle istruzioni 7LSRGLLVW]LRQH 0HPRLD /HWWD 2SHD]LRQH 0HPRLD 6FLWWD 7RWDOH LVW]LRQL HJLVWR $/8 GDWL HJLVWR 7LSR5addsubandor QV &DLFDPHQWRSDRODlw QV 0HPRL]]D]LRQHSDRODsw QV 6DOWRFRQGL]LRQDWRbeq QV 6DOWR QV Nota: se il processore deve effettuare ogni istruzione in un solo ciclo di clock, la durata del ciclo non deve essere inferiore ai 8 ns, perché si deve tenere conto dell istruzione più lenta. Cristina Silvano 12

13 Esecuzione delle istruzioni Per ogni tipo di istruzione i primi 2 passi da eseguire sono identici: Inviare il contenuto del Program Counter (PC) ad una memoria che contiene il codice per prelevare l istruzione (emoria Istruzioni). Leggere uno o due registri dal banco dei registri utilizzando i campi dell istruzione per selezionare i registri ai quali accedere. Dopo questi 2 passi, le azioni necessarie per concludere l esecuzione dell istruzione dipendono dal tipo di istruzione (codice operativo), sebbene tutte le istruzioni utilizzino l AL dopo la lettura dei registri: Le istruzioni aritmetico-logiche per l esecuzione dell operazione; Le istruzioni di riferimento a memoria per il calcolo dell indirizzo effettivo; I salti condizionati per valutare l esito dei confronti. Cristina Silvano 13

14 Esecuzione delle istruzioni (cont.) Dopo aver utilizzato l AL, le azioni richieste per completare le varie istruzioni si differenziano ulteriormente: Le istruzioni aritmetico-logiche devono scrivere nel registro destinazione il risultato dell AL; Le istruzioni di load richiedono l accesso in lettura alla emoria Dati ed eseguono il caricamento del dato letto nel registro destinazione; Le istruzioni di store richiedono l accesso in alla emoria Dati ed eseguono la memorizzazione del dato proveniente dal registro sorgente; Le istruzioni di salto condizionato, possono cambiare l indirizzo dell istruzione successiva in base al risultato del confronto. Cristina Silvano 14

15 Struttura del processore PC Indirizzo istruzione Dati # Istruzione Banco di Registri Indirizzo emoria Istruzioni # # AL emoria Dati Dati Dati Tutte le istruzioni iniziano utilizzando il PC che fornisce l indirizzo per prelevare l istruzione dalla emoria Istruzioni (memoria a sola lettura) I 32 registri del processore sono organizzati in una struttura chiamata Banco di Registri (Register File - RF) con due porte il lettura e una porta in. I campi dell istruzione indicano direttamente i registri che debbono essere utilizzati come operandi dell istruzione e vengono perciò collegati agli ingressi del Register File. Cristina Silvano 15

16 Struttura del processore (cont.) Il Register File possiede 4 ingressi e 2 uscite: 3 ingressi sono collegati ai campi dell istruzione che specificano i registri sorgente o base e il registro destinazione (corrispondenti alle 2 porte in lettura e 1 porta in ); 1 ingresso è per i dati che possono essere scritti nel registro destinazione; 2 uscite del banco dei registri riportano il contenuto dei 2 registri letti. Gli operandi dell AL sono utilizzati per: Calcolare un risultato aritmetico (per un istruzione aritmetico-logica); Calcolare un indirizzo di memoria (per load/store); Effettuare un confronto (per un salto condizionato). Il risultato dell AL è utilizzato per: Scrittura in un registro destinazione (se l istruzione è aritmetico-logica); Essere usato come indirizzo di lettura/ della emoria Dati (se l istruzione è di load/store); Calcolare l indirizzo della prossima istruzione, secondo un apposita logica di controllo (se l istruzione è di salto condizionato). Cristina Silvano 16

17 Esecuzione della fase di caricamento delle istruzioni Elementi della CP necessari per prelevare le istruzioni da memoria e per incrementare il contenuto del PC: +4 Sommatore PC Indirizzo lettura Istruzione emoria Istruzioni na memoria, detta emoria Istruzioni, per mantenere e fornire le istruzioni di un programma una volta noto un indirizzo; n registro, detto Program Counter (PC) per memorizzare l indirizzo dell istruzione corrente; n Sommatore per incrementare il PC in modo da poter indirizzare l istruzione successiva (PC + 4). Cristina Silvano 17

18 Esecuzione delle istruzioni aritmetico-logiche Elementi della CP necessari per eseguire istruzioni aritmetico-logiche: Istruzione [25-21] lettura 1 [20-16] lettura 2 WR Contenuto registro 1 Banco di Registri AL OP Zero [15-11] Risultato Contenuto registro 2 Dati per n banco di registri (Register File) composto da 32 registri da 32 bit; na AL a 32 bit che riceve 2 ingressi da 32 bit e che restituisce un risultato da 32 bit. Cristina Silvano 18

19 Esecuzione delle istruzioni aritmetico-logiche (cont.) Le istruzioni aritmetico-logiche hanno come operandi 3 registri: per ogni istruzione si devono leggere due parole di dati dal banco di registri e se ne deve scrivere una. Per ogni parola letta dai registri sorgente sono necessari un ingresso (5 bit) al banco di registri, per specificare il numero del registro che si vuole leggere, ed un uscita dal banco (32 bit) per il valore letto dal registro. Per scrivere una parola nel registro destinazione sono necessari due ingressi: un ingresso (5 bit) per specificare il numero del registro in cui si vuole scrivere ed un ingresso (32 bit) per il dato da scrivere. Il banco di registri fornisce sempre in uscita il contenuto dei registri di lettura, mentre le scritture sono controllate da un apposito segnale di controllo della (WR). Il segnale di controllo OP provvede a specificare all AL il tipo di operazione. Cristina Silvano 19

20 Esecuzione delle istruzioni di caricamento (load) Elementi della CP necessari per eseguire istruzioni di load: WR Istruzione [25- [20- lettura 1 lettura 2 Banco di Registri Dati per Contenut o registro Contenut o registro OP AL Risultato WR Indirizzo di lettura Indirizzo di Dati per RD Dati letti emoria Dati [15-0] 16 Estensione di segno 32 n banco di registri (Register File) composto da 32 registri da 32 bit; na AL a 32 bit; na emoria Dati da cui leggere; n unità per estendere con il segno corretto il valore dello spiazzamento (offset) dai 16 bit contenuti nell istruzione ad un valore con segno a 32 bit. Cristina Silvano 20

21 Esecuzione delle istruzioni di memorizzazione (store) Elementi della CP necessari per eseguire istruzioni di store: WR Istruzione [25- [20- lettura 1 lettura 2 Banco di Registri Dati per Contenut o registro Contenut o registro OP AL Risultato WR Indirizzo di lettura Indirizzo di Dati per RD Dati letti emoria Dati [15-0] 16 Estensione di segno 32 n banco di registri (Register File) composto da 32 registri da 32 bit; na AL a 32 bit; na emoria Dati nella quale scrivere il dato; n unità per estendere con il segno corretto il valore dello spiazzamento (offset) dai 16 bit contenuti nell istruzione ad un valore con segno a 32 bit. Cristina Silvano 21

22 Esecuzione delle istruzioni di load/store WR Istruzione [20- [20- [25- lettura 1 lettura 2 Banco di Registri Dati per Contenut o registro Contenut o registro OP AL Risultato WR Indirizzo di lettura Indirizzo di Dati per RD Dati letti emoria Dati [15-0] 16 Estensione di segno 32 Il valore dello spiazzamento (offset), dopo l estensione di segno, è utilizzato come secondo operando dell AL; Ogni operazione è costituita da lettura del RF, calcolo nell AL di un indirizzo di lettura/ per accedere alla emoria Dati, lettura/ della emoria Dati e, nel caso di load, del RF. Durante la load, il valore letto dalla emoria Dati deve essere scritto nel registro destinazione del RF. Durante la store, il valore da scrivere nella emoria Dati deve essere letto dal registro sorgente del RF. Cristina Silvano 22

23 Esecuzione delle istruzioni di salto condizionato Elementi della CP necessari per eseguire istruzioni di salto condizionato: Istruzione [25-21] lettura 1 Contenuto [20-16] registro 1 lettura 2 Banco di Registri Dati per WR Contenuto registro 2 S corrimento a sinistra di 2 bit AL Alla logica di controllo del salto condizionato Zero PC + 4 (proviene dalla parte che effettua il prelievo) S ommatore Ind. Des tinaz. del salto condizionato [15-0] 16 bit Estension e di s egno 32 bit n banco di registri (Register File) composto da 32 registri da 32 bit; na AL a 32 bit per valutare la condizione di salto; n Sommatore per calcolare l indirizzo di destinazione del salto; n unità per l estensione del segno e uno shifter a sinistra di 2 bit; Logica di controllo per decidere, in base al valore dell uscita Zero dell AL, il nuovo valore del PC. Cristina Silvano 23

24 Esecuzione delle istruzioni di salto condizionato (cont.) La base per il calcolo dell indirizzo di destinazione di un salto condizionato è l indirizzo dell istruzione che segue quella di salto (PC + 4). Poiché ogni istruzione occupa 4 byte, prima di effettuare la somma dello spiazzamento (offset) con il contenuto di (PC+4), bisogna moltiplicare per 4 il valore contenuto nell istruzione scorrimento a sinistra di 2 bit. L operazione di salto condizionato è costituita da due operazioni: Calcolo dell indirizzo di destinazione del salto attraverso un sommatore che effettua la somma tra il (PC+4) e il valore contenuto nell istruzione dopo avere esteso il segno e fatto scorrere a sinistra di 2 bit; Confronto nell AL del contenuto dei registri operandi letti dal RF. Se il segnale di uscita Zero dell AL è asserito la condizione di salto è verificata e l indirizzo di destinazione del salto diventa il nuovo PC. Se invece la condizione non è verificata il PC incrementato sostituisce il PC attuale. Cristina Silvano 24

25 Realizzazione di un processore completo Esaminati gli elementi richiesti da ogni tipo di operazione, è possibile combinarli in un unica unità di elaborazione. Si assume che tutte le istruzioni siano eseguite in un solo ciclo di clock nessuna risorsa può essere utilizzata più di una volta per istruzione qualsiasi risorsa di cui si ha bisogno più di una volta deve essere duplicata Occorre quindi una emoria Istruzioni distinta dalla emoria Dati. Alcune unità funzionali devono essere duplicate nel momento in cui si combinano le varie unità di calcolo definite nella precedente sezione, mentre altre unità possono essere condivise da differenti flussi di istruzioni. Per condividere un elemento tra due diversi tipi di istruzione, si deve introdurre un multiplexer o selezionatore di dati per permettere connessioni multiple all ingresso di un elemento e selezionare uno tra i vari ingressi in base alla configurazione delle linee di controllo. Cristina Silvano 25

26 Esecuzione delle istruzioni aritmetico-logiche e load/store Differenze principali tra CP che svolgono istruzioni aritmetico-logiche e CP dedicate alle istruzioni di load/store: Il numero del registro in cui si vuole scrivere il risultato è indicato da diversi campi (i bit [15-11] per le istruzioni di tipo R e quelli [20-16] per istruzioni di load/store) all ingresso del Scrittura del RF. Il secondo ingresso dell AL è un registro (istruzione di tipo R) oppure la metà meno significativa dell istruzione (istruzione di load/store) al secondo ingresso dell AL; Il valore scritto nel registro destinazione proviene dal risultato dell AL (istruzione tipo R) oppure dalla emoria Dati (istruzione di load) all ingresso dei Dati per Scrittura del RF. Cristina Silvano 26

27 Esecuzione delle istruzioni aritmetico-logiche e load/store (cont.) WR Istruzione [25-21] [20-16] [15-11] lettura 1 lettura 2 Dati per Contenuto registro 1 Banco di Registri Contenuto registro 2 AL OP Zero Risultato WR Indirizzo di lettura Indirizzo di Dati per RD Dati letti emoria Dati [15-0] 16 bit E s tens ione di s egno 32 bit Cristina Silvano 27

28 Esecuzione delle istruzioni aritmetico-logiche e load/store (cont.) Aggiungendo la parte di CP dedicata al prelievo dell istruzione si ottiene la seguente struttura: +4 Sommatore WR PC Indirizzo lettura Istruzione emoria Istruzioni [25-21] [20-16] [15-11] lettura 1 lettura 2 Banco di Registri Dati per Contenuto registro 1 Contenuto registro 2 OP AL Zero Risultato Indirizzo di lettura Indiriz z o di Dati per WR RD Dati letti emoria Dati [15-0] 16 bit E s tens ione di s egno 32 bit Aggiungendo anche gli elementi richiesti dai salti condizionati, si ottiene la struttura completa della CP che può eseguire istruzioni elementari (aritmetico-logiche, load/store e salti condizionali) in un unico ciclo di clock. Cristina Silvano 28

29 Struttura della CP +4 Sommatore WR S corrimento a sinistra di 2 bit Sommatore PC Indirizzo lettura Istruzione emoria Istruzioni [25-21] [20-16] [15-11] lettura 1 lettura 2 Dati per Contenuto registro 1 Banco di Registri Contenuto registro 2 OP AL Zero Risultato WR Indirizzo di lettura Indiriz z o di Dati per RD Dati letti emoria Dati [15-0] 16 bit E s tens ione di s egno 32 bit Cristina Silvano 29

30 Struttura della CP con unità di controllo +4 Sommatore S corrimento a sinistra di 2 bit Sommatore PC Indirizzo lettura Istruzione emoria Istruzioni [25-21] [20-16] [15-11] lettura 1 Contenuto registro 1 lettura 2 Banco di Registri Dati per Contenuto registro 2 RegWR AL AL _opb A B Zero Risultato OP Indirizzo di lettura Indiriz z o di Dati per Dati letti emoria Dati [15-0] 16 bit E s tens ione del s egno 32 bit destinazione [31-26] nità di controllo Branch emwr emr D emt or eg [5-0] AL _op nità di controllo AL Cristina Silvano 30

31 Implementazione delle istruzioni di salto incondizionato (jump) ELW ELW ELW ELW ELW ELW &RPPHQWL )RPDWR- FDPSRLQGLL]]R LVW]LRQLGLVDOWR Calcolo dell indirizzo di destinazione del salto: ELW ELW ELW 3& FDPSRLQGLL]]R Cristina Silvano 31

32 Estensione della CP con unità di controllo per istruzioni di jump +4 PC+4[31-28] Sommatore [25-0] PC+4 S corrimento a sinistra di 2 bit 28 S corrimento a sinistra di 2 bit Sommatore PC Indirizzo lettura Istruzione emoria Istruzioni [25-21] [20-16] [15-11] lettura 1 lettura 2 Dati per Contenuto registro 1 Banco di Registri Contenuto registro 2 RegWR AL AL _opb A B Zero Risultato OP Indirizzo di lettura Indiriz z o di Dati per Dati letti emoria Dati [15-0] 16 bit E s tens ione del s egno 32 bit destinazione [31-26] nità di controllo Jump Branch emwr emr D emt or eg [5-0] AL _op nità di controllo AL Cristina Silvano 32

33 Implementazione della CP a singolo ciclo Si avvia all esecuzione un istruzione per ogni ciclo di clock e ogni istruzione deve essere iniziata e completata in un solo ciclo di clock Il ciclo di clock deve avere la stessa lunghezza per ogni istruzione (CPI = 1); La lunghezza del ciclo di clock è determinata dal percorso più lungo (percorso critico o critical path): nell esempio l istruzione di load che utilizza 5 unità funzionali in serie e richiedere T = 8 ns (f = 125 Hz). L implementazione su singolo ciclo non è molto veloce perché le altre istruzioni potrebbero essere implementate con un ciclo di clock più breve: nell esempio le istruzioni tipo R richiedono T = 6 ns, le istruzioni di store T = 7 ns, istruzioni di salto condizionato T = 5 ns e istruzioni di salto incondizionato T = 2 ns; Cristina Silvano 33

34 Esempio: Implementazione della CP con ciclo variabile Ipotesi: 24% load; 12% store; 44% tipo R; 18 % branch; 2% jump; Se l implementazione della CP fosse a ciclo variabile, il tempo medio per istruzione sarebbe pari a: 0.24 * 8 ns * 7 ns * 6 ns * 5 ns * 2 ns = 6.3 ns L implementazione a ciclo variabile sarebbe (8 ns / 6.3 ns) = 1.27 volte più veloce dell implementazione a singolo ciclo. Svantaggi dell implementazione a ciclo variabile: Difficile da realizzare Richiede alto overhead Cristina Silvano 34

35 Possibile soluzione: implementazione multi-ciclo Distribuire l esecuzione di un istruzione su più cicli; sare un ciclo di clock più piccolo Implementazione della CP LTI-CICLO: Ogni fase d esecuzione di un istruzione richiede un ciclo di clock n unità funzionale può essere usata più di una volta per istruzione in cicli di clock differenti condivisione di unità funzionali. Esempio: singola unità di memoria per Istruzioni e Dati; singola AL invece di 1 AL + 2 Sommatori Necessario introdurre dei registri interni addizionali per memorizzare i valori da usare nei cicli di clock successivi. Cristina Silvano 35

36 Implementazione multi-ciclo PC emoria Indirizzo Dati Istruzione o dato DR IR Dati # B anco di R egis tri # # A B AL AL out Cristina Silvano 36