Lezione 17 Il Set di Istruzioni (3)
|
|
- Saverio Baldi
- 5 anni fa
- Visualizzazioni
Transcript
1 Lezione 17 Il Set di Istruzioni (3) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Organizzazione della lezione Un richiamo su: Operazioni aritmetiche (add e sub) con formato R di trasferimento dati (lw e sw) con formato I Il concetto di programma memorizzato Istruzioni di scelta istruzioni di branch istruzioni di jump Formato delle istruzioni di scelta formato I per le istruzioni di branch formato J per le istruzioni di jump 2 1
2 Un quadro della situazione Input/Output Sistema di Interconnessione Registri Central Processing Unit Memoria Principale Unità Aritmetico Logica Interconnessione interna alla CPU Cosa abbiamo fatto istruzioni aritmetiche (R) e di trasferimento (I) Dove stiamo andando.. istruzioni di scelta Perché: per poter comprendere il funzionamento e poter progettare la Unità di Controllo Unità di Controllo 3 Le operazioni e gli operandi del MIPS Operazioni: operazioni aritmetiche operazioni di trasferimento (memoria registri) operazioni di scelta e controllo del flusso operazioni di supporto alle procedure Operandi: accesso ai registri della macchina accesso alla memoria uso di costanti 2
3 I registri Dimensione di un registro MIPS 32 bit (detta parola) Le caratteristiche dei registri: alta velocità di accesso limitati in numero (32 registri) ($0, $1,..$31) Convenzione MIPS: i registri rappresentati da $s0, $s1,, i registri che contengono variabili $t0, $t1,, i registri di uso temporaneo 5 Le operazioni e gli operandi del MIPS Operazioni: operazioni aritmetiche operazioni di trasferimento (memoria registri) operazioni di scelta e controllo del flusso operazioni di supporto alle procedure Operandi: accesso ai registri della macchina accesso alla memoria uso di costanti 6 3
4 Il formato della istruzione add La istruzione add $8, $17, $18 viene rappresentata in una parola di 32 bit: bit 5 bit 5 bit 5 bit 5 bit 6 bit op rs rt rd shamt op Questa codifica viene detta formato della istruzione register (R) 7 I campi del formato R add $8, $17, $ bit 5 bit 5 bit 5 bit 5 bit 6 bit op rs rt rd shamt Campo op: operazione effettuata Campo rs: registro con il primo operando Campo rt: registro con il secondo operando Campo rd: registro destinazione Campo shamt: scorrimento op 8
5 Le operazioni e gli operandi Operazioni di tipo diverso: operazioni aritmetiche operazioni di trasferimento (memoria registri) operazioni di scelta e controllo del flusso operazioni di supporto alle procedure Operandi: accesso ai registri della macchina accesso alla memoria uso di costanti 9 Istruzioni di trasferimento dati: la load-word Memoria lw $8, 1000($19) $8 $19 CPU Indirizzamento indicizzato nel registro $8 va caricato l elemento con indirizzo uguale a il valore in $19 Uso di un registro indice
6 Istruzione di trasferimento dati: la store-word Memoria sw $8, 1000($19) $8 $19 CPU Indirizzamento indicizzato l elemento nel registro $8 va memorizzato nel.. l elemento con indirizzo uguale a il valore in $19 Uso di un registro indice Il formato della istruzione lw La istruzione lw $8, 1000($19) viene rappresentata in una parola: bit 5 bit 5 bit 16 bit op rs rt indirizzo Questa codifica viene detta formato della istruzione Istruction (I) 12 6
7 I campi del formato I lw $8, 1000($19) bit 5 bit 5 bit 16 bit op rs rt indirizzo Campo op: operazione effettuata Campo rs: registro con indice Campo rt: registro destinazione Campo indirizzo: indirizzo partenza 13 Organizzazione della lezione Un richiamo su: Operazioni aritmetiche (add e sub) con formato R di trasferimento dati (lw e sw) con formato I Il concetto di programma memorizzato Istruzioni di scelta istruzioni di branch istruzioni di jump Formato delle istruzioni di scelta formato I per le istruzioni di branch formato J per le istruzioni di jump 1 7
8 Il concetto di programma memorizzato Due principi chiave della costruzione: le istruzioni sono rappresentate da numeri i programmi sono in memoria e possono essere letti o scritti, proprio come numeri La memoria può contenere codice sorgente di un programma di elaborazione di testi codice macchina di un programma di elaborazione di testi il testo su cui il programma di elaborazione testi lavora il compilatore che ha generato il codice macchina etc. etc. 15 La memorizzazione di programmi Memoria Processore Programma di gestione bilancio (codice macchina) Programma di elaborazione testi (codice macchina) Compilatore C (codice macchina) Dati del libro paga Testo Codice sorgente C dell elaboratore testi 16 8
9 Organizzazione della lezione Un richiamo su: Operazioni aritmetiche (add e sub) con formato R di trasferimento dati (lw e sw) con formato I Il concetto di programma memorizzato Istruzioni di scelta istruzioni di branch istruzioni di jump Formato delle istruzioni di scelta formato I per le istruzioni di branch formato J per le istruzioni di jump 17 Istruzioni di scelta e controllo del flusso La utilità del calcolo automatico: permettere la ripetizione di sequenze di istruzioni in dipendenza dai risultati precedenti Necessarie, quindi: istruzioni che permettano di selezionare la istruzione da eseguire dopo in dipendenza di un valore calcolato Istruzioni di branch del tipo: if condizione then esegui X 18 9
10 Le etichette nei programmi label lw $8, 1000($19) add $8, $18, $8 sw $8, 1000($19) L1: add $19, $19, $2 Le istruzioni di un programma assembler possono avere delle etichette (label) Le istruzioni di branch permettono di specificare la etichetta della istruzione che deve essere eseguita dopo a seconda del risultato di un test (di uguaglianza o disuguaglianza). 19 Istruzioni di scelta e controllo del flusso Sono necessarie anche: istruzioni che permettano di forzare la esecuzione successiva di una certa istruzione Istruzioni di jump del tipo: esegui X come prossima istruzione Perchè? Vediamo un esempio
11 La necessità dei branch if (a == f) a = b + c; k = p + r; istruzione di branch add $8, $9, $10 L1:add $19, $20, $21 Tipica istruzione di un linguaggio ad alto livello Traduzione in assembler # se a!=f vai a L1 # a = b + c # k = p + r 21 La necessità dei jump if (a == f) a = b + c; else a = b - c; k = p + r; istruzione di branch add $8, $9, $10 istruzione di jump L1:sub $8, $9, $10 L2:add $19, $20, $21 Tipica istruzione di un linguaggio ad alto livello Traduzione in assembler # se a!=f vai a L1 # a = b + c # salta a L2 # a = b - c # k = p + r 22 11
12 La necessità dei jump if (a == f) a = b + c; else a = b - c; k = p + r; istruzione di branch add $8, $9, $10 istruzione di jump L1:sub $8, $9, $10 L2:add $19, $20, $21 Tipica istruzione di un linguaggio ad alto livello Traduzione in assembler # se a!=f vai a L1 # a = b + c # salta a L2 # a = b - c # k = p + r 23 Istruzioni di branch: Branch-on-EQual (1) beq $8, $9, L1 CPU $8 $9 =? se il valore del registro $8 è uguale al valore del registro $9 allora salta alla istruzione con label L1 beq $8, $9, L1 lw $8, 1000($19) add $8, $18, $8 sw $8, 1000($19) L1: add $19, $19, $2 2 12
13 Istruzioni di branch: Branch-on-EQual (2) beq $8, $9, L1 CPU $8 $9 6 =? se il valore del registro $8 è uguale al valore del registro $9 allora salta alla istruzione con label L1 beq $8, $9, L1 lw $8, 1000($19) add $8, $18, $8 sw $8, 1000($19) L1: add $19, $19, $2 25 Istruzioni di branch:branch-on-not-equal (1) bne $8, $9, L1 CPU $8 $9 not =? se il valore del registro $8 NON è uguale al valore del registro $9 allora salta alla istruzione con label L1 bne $8, $9, L1 lw $8, 1000($19) add $8, $18, $8 sw $8, 1000($19) L1: add $19, $19, $
14 Istruzioni di branch:branch-on-not-equal (2) bne $8, $9, L1 CPU $8 $9 6 not =? se il valore del registro $8 NON è uguale al valore del registro $9 allora salta alla istruzione con label L1 bne $8, $9, L1 lw $8, 1000($19) add $8, $18, $8 sw $8, 1000($19) L1: add $19, $19, $2 27 Istruzioni di jump: Jump j L1 salta alla istruzione con label L1 CPU. j L1 add $8, $18, $8 sw $8, 1000($19) L1: add $19, $19, $2 28 1
15 Un primo esempio if (a == f) a = b + c; k = p + r; bne $8, $11, L1 add $8, $9, $10 L1:add $19, $20, $21 Tipica istruzione di un linguaggio ad alto livello Traduzione in assembler # se a!=f vai a L1 # a = b + c # k = p + r 29 Un secondo esempio if (a == f) a = b + c; else a = b - c; k = p + r; Tipica istruzione di un linguaggio ad alto livello Traduzione in assembler bne $8, $11, L1 # se a!=f vai a L1 add $8, $9, $10 # a = b + c j L2 # salta a L2 L1:sub $8, $9, $10 # a = b - c L2:add $19, $20, $21 # k = p + r 30 15
16 Un secondo esempio if (a == f) a = b + c; else a = b - c; k = p + r; Tipica istruzione di un linguaggio ad alto livello Traduzione in assembler bne $8, $11, L1 # se a!=f vai a L1 add $8, $9, $10 # a = b + c j L2 # salta a L2 L1:sub $8, $9, $10 # a = b - c L2:add $19, $20, $21 # k = p + r 31 Organizzazione della lezione Un richiamo su: Operazioni aritmetiche (add e sub) con formato R di trasferimento dati (lw e sw) con formato I Il concetto di programma memorizzato Istruzioni di scelta istruzioni di branch istruzioni di jump Formato delle istruzioni di scelta formato I per le istruzioni di branch formato J per le istruzioni di jump 32 16
17 I formati delle istruzioni di branch e jump Istruzioni di branch: beq $8, $9, L1 bne $8, $9, L1 formato di istruzione I (uguale a lw/sw) Istruzioni di jump: j L1 formato di istruzione J (nuovo) 33 Il formato I: le istruzioni di branch beq $8, $9, bit 5 bit 5 bit 16 bit op rs rt indirizzo Campo op: operazione effettuata Campo rs: registro con il primo operando Campo rt: registro con il secondo operando Campo indirizzo: indirizzo della label 3 17
18 Il formato I: le istruzioni di branch bne $8, $9, bit 5 bit 5 bit 16 bit op rs rt indirizzo Campo op: operazione effettuata Campo rs: registro con il primo operando Campo rt: registro con il secondo operando Campo indirizzo: indirizzo della label 35 Il formato J: le istruzioni di jump j bit 26 bit op indirizzo Campo op: operazione effettuata Campo indirizzo: indirizzo della label 36 18
19 Riepilogo: i formati delle istruzioni Formato R: add $8,$17,$18 sub $8,$17,$18 op rs rt rd shamt 6 bit 5 bit 5 bit 5 bit 5 bit 6 bit Formato I: lw $8,1000($19) sw $8,1000($19) beq $8, $9, L1 op rs rt indirizzo 6 bit 5 bit 5 bit 16 bit Formato J: op j L1 indirizzo 6 bit 26 bit op bne $8, $9, L1 37 Somma di elementi in un array (1) for (i=0; i < 100; i++) sum = sum + A[i]; i = 0: Loop: sum = sum + A[i]; i = i + 1; if (i!=100) goto Loop; Classico problema: Sommare tutti gli elementi in un array di 100 interi Una soluzione in C Pseudocodice tiene presente il tipo di istruzioni offerti dall assembler niente while, for, etc 38 19
20 Somma di elementi in un array (2) Assunzioni e considerazioni: si assumono le variabili nei registri le variabili sono correttamente inizializzate utilizzo di alcune costanti nel registro $20 c è la costante 1 nel registro $21 c è la costante nel registro $22 c è la costante Come scorrere l array A (1) Memoria A[0] A[1] A[2] A[3] ASTART ASTART + 1 ASTART + 2 ASTART + 3 ASTART + ASTART + 5 ASTART + 6 ASTART + 7 ASTART + 8 ASTART + 9 ASTART + 10 ASTART + 11 ASTART + 12 ASTART + 13 ASTART + 1 ASTART + 15 Array A memorizzato a partire da ASTART Uso del registro $19 per contenere lo spiazzamento dell elemento A[i] Il registro di spiazzamento $19 deve sempre variare di in Una soluzione: con il registro $9 memorizziamo la variabile i da 0 a 99 ad ogni passo, incrementiamo $19 di in. 0 20
21 Come scorrere l array A (2) lw $8, ASTART($19) CPU $9 Indice i $19 Spiazzamento Memoria A[0] A[1] A[2] A[3] ASTART ASTART + 1 ASTART + 2 ASTART + 3 ASTART + ASTART + 5 ASTART + 6 ASTART + 7 ASTART + 8 ASTART + 9 ASTART + 10 ASTART + 11 ASTART + 12 ASTART + 13 ASTART + 1 ASTART Come si descrive un programma Assembler (1) descrizione dell algoritmo utilizzato (a parole e tramite pseudocodice) (2) descrizione dell utilizzo dei registri: variabili indice, registri per lo spiazzamento, registri per uso temporaneo (per istruzioni lw/sw), memorizzazione di costanti. (3) codice Assembler adeguatamente commentato 2 21
22 Il programma per la somma di un array Loop: sum = sum + A[i]; i = i + 1; if (i!=100) goto Loop; $8 = uso temporaneo (lw) $9 = variabile i $17 = variabile sum $19 = spiazzamento A[i] $20 = costante 1 $21 = costante $22 = costante 100 $9,$17,$19 inizializzati a 0 $9 i $19 spiazzam. $21 $20 Loop:lw $8, ASTART($19)# carica A[i] in $8 add $17, $17, $8 # sum = sum + A[i] add $9, $9, $20 # i = i + 1 add $19, $19, $21 # increm. $19 di bne $9, $22, Loop # se i!= 100 goto Loop $17 sum 1 $ CPU 3 Come funziona Loop:lw $8, ASTART($19) add $17, $17, $8 add $9, $9, $20 add $19, $19, $21 bne $9, $22, Loop $20 1 $8 $ $21 CPU $ $ $ A[0] A[1] A[2] A[3] Memoria ASTART ASTART + 1 ASTART + 2 ASTART + 3 ASTART + ASTART + 5 ASTART + 6 ASTART + 7 ASTART + 8 ASTART + 9 ASTART + 10 ASTART + 11 ASTART + 12 ASTART + 13 ASTART + 1 ASTART
23 Problema: le somme parziali Scrivere un programma in Assembler MIPS che partendo da un array A (memorizzato da ASTART) crei un array B (memorizzato da BSTART) tale che: B[i] = A[0]+A[1]++A[i] Si assuma che le costanti che servono sono memorizzate in registri l array A sia correttamente inizializzato (già presente in memoria) 5 Altri problemi E possibile rinunciare alla istruzione BEQ (mantenendo BNE e J)? E possibile rinunciare alla istruzione BNE (mantenendo BEQ e J)? E possibile rinunciare alla istruzione J (mantenendo solamente la BEQ)? 6 23
Un quadro della situazione. Lezione 15 Il Set di Istruzioni (3) Dove siamo nel corso. Organizzazione della lezione. Cosa abbiamo fatto
Un quadro della situazione Lezione 15 Il Set di Istruzioni (3) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Input/Output Sistema di Interconnessione Registri
DettagliLezione 18 Il Set di Istruzioni (4)
Lezione 18 Il Set di Istruzioni (4) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Organizzazione della lezione Un richiamo su: Operazioni aritmetiche (add
DettagliInformazioni varie. Lezione 18 Il Set di Istruzioni (5) Dove siamo nel corso. Un quadro della situazione
Informazioni varie Lezione 18 Il Set di Istruzioni (5) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno La lezione di martedì 20 maggio (9-12) non si tiene
DettagliLe etichette nei programmi. Istruzioni di branch: beq. Istruzioni di branch: bne. Istruzioni di jump: j
L insieme delle istruzioni (2) Architetture dei Calcolatori (lettere A-I) Istruzioni per operazioni logiche: shift Shift (traslazione) dei bit di una parola a destra o sinistra sll (shift left logical):
DettagliModifiche di orario. Lezione 19 Il Set di Istruzioni (6) Dove siamo nel corso. Un quadro della situazione
Modifiche di orario Lezione 19 Il Set di Istruzioni (6) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Al posto della lezione di domani giovedì 22/5 (12-1)
DettagliUn quadro della situazione. Lezione 15 Il Set di Istruzioni (2) Le operazioni e gli operandi. Dove siamo nel corso. Cosa abbiamo fatto
Un quadro della situazione Lezione 15 Il Set di Istruzioni (2) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Input/Output Sistema di Interconnessione Registri
DettagliUn quadro della situazione. Lezione 14 Il Set di Istruzioni (2) Dove siamo nel corso. I principi di progetto visti finora. Cosa abbiamo fatto
Un quadro della situazione Lezione 14 Il Set di Istruzioni (2) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Input/Output Sistema di Interconnessione Registri
DettagliArchitettura degli Elaboratori
Architettura degli Elaboratori Linguaggio macchina e assembler (caso di studio: processore MIPS) slide a cura di Salvatore Orlando, Marta Simeoni, Andrea Torsello Architettura degli Elaboratori 1 1 Istruzioni
DettagliLezione 15 Il Set di Istruzioni (1)
Lezione 15 Il Set di Istruzioni (1) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Un quadro della situazione Input/Output Sistema di Interconnessione Registri
DettagliArchitettura degli Elaboratori
Architettura degli Elaboratori Linguaggio macchina e assembler (caso di studio: processore MIPS) slide a cura di Salvatore Orlando, Andrea Torsello, Marta Simeoni " Architettura degli Elaboratori 1 1 Istruzioni
DettagliLinguaggio assembler e linguaggio macchina (caso di studio: processore MIPS)
Linguaggio assembler e linguaggio macchina (caso di studio: processore MIPS) Salvatore Orlando Arch. Elab. - S. Orlando 1 Livelli di astrazione Scendendo di livello, diventiamo più concreti e scopriamo
DettagliIl set istruzioni di MIPS Modalità di indirizzamento. Proff. A. Borghese, F. Pedersini
Architettura degli Elaboratori e delle Reti Il set istruzioni di MIPS Modalità di indirizzamento Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliCorso di Architettura (Prof. Scarano) 09/04/2002
Corso di Architettura (Prof. Scarano) 09/0/2002 Un quadro della situazione Lezione 15 Il Set di Istruzioni (1) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno
DettagliIl set istruzioni di MIPS Modalità di indirizzamento. Proff. A. Borghese, F. Pedersini
Architettura degli Elaboratori e delle Reti Il set istruzioni di MIPS Modalità di indirizzamento Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliUn quadro della situazione. Lezione 13 Il Set di Istruzioni (1) Organizzazione della lezione. Dove siamo nel corso. Cosa abbiamo fatto
Un quadro della situazione Lezione Il Set di Istruzioni (1) Vittorio Scarano Architettura Corso di Laurea in Informatica Input/Output Sistema di Interconnessione Registri Central Processing Unit Principale
DettagliIstruzioni di trasferimento dati
Istruzioni di trasferimento dati Leggere dalla memoria su registro: lw (load word) Scrivere da registro alla memoria: sw (store word) Esempio: Codice C: A[8] += h A è un array di numeri interi Codice Assembler:
DettagliFetch Decode Execute Program Counter controllare esegue prossima
Stored Program Istruzioni sono stringhe di bit Programmi: sequenze di istruzioni Programmi (come i dati) memorizzati in memoria La CPU legge le istruzioni dalla memoria (come i dati) Ciclo macchina (ciclo
DettagliRappresentazione dell informazione
Rappresentazione dell informazione Codifica dei numeri Rappresentazioni in base 2, 8, 10 e 16 Rappresentazioni M+S, C1 e C2 Algoritmi di conversione di base Algoritmi di somma, moltiplicazione e divisione
DettagliIl linguaggio macchina
Architettura degli Elaboratori e delle Reti Lezione 16 Il linguaggio macchina Proff. A. Borghese, F. Pedeini Dipaimento di Scienze dell Informazione Univeità degli Studi di Milano L 16 1/33 Linguaggio
DettagliLezione 20. della CPU MIPS. Prof. Federico Pedersini Dipartimento di Informatica Università degli Studi di Milano
Architettura degli Elaboratori Lezione 20 ISA (Instruction Set Architecture) della CPU MIPS Prof. Federico Pedersini Dipartimento di Informatica Università degli Studi di Milano L16-20 1/29 Linguaggio
DettagliLezione 20. della CPU MIPS. Prof. Federico Pedersini Dipartimento di Informatica Università degli Studi di Milano
Architettura degli Elaboratori Lezione 20 ISA (Instruction Set Architecture) della CPU MIPS Prof. Federico Pedersini Dipartimento di Informatica Università degli Studi di Milano L16-20 1/29 Linguaggio
DettagliLinguaggio macchina. Architettura degli Elaboratori e delle Reti. Il linguaggio macchina. Lezione 16. Proff. A. Borghese, F.
Architettura degli Elaboratori e delle Reti Lezione 16 Il linguaggio macchina Proff. A. Borghese, F. Pedeini Dipaimento di Scienze dell Informazione Univeità degli Studi di Milano L 16 1/32 Linguaggio
DettagliLezione 20. Assembly MIPS: Il set istruzioni, strutture di controllo in Assembly
Architettura degli Elaboratori Lezione 20 Assembly MIPS: Il set istruzioni, strutture di controllo in Assembly Prof. F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliAutilia Vitiello Dip. di Informatica ed Applicazioni Stecca 7, 2 piano, stanza 12
Autilia Vitiello Dip. di Informatica ed Applicazioni Stecca 7, 2 piano, stanza 12 vitiello@dia.unisa.it http://www.dia.unisa.it/~avitiello Presentazione Corso di Architettura matricole congruo a 0: prof.
DettagliRiassunto. Riassunto. Ciclo fetch&execute. Concetto di programma memorizzato. Istruzioni aritmetiche add, sub, mult, div
MIPS load/store word, con indirizzamento al byte aritmetica solo su registri Istruzioni Significato add $t1, $t2, $t3 $t1 = $t2 + $t3 sub $t1, $t2, $t3 $t1 = $t2 - $t3 mult $t1, $t2 Hi,Lo = $t1*$t2 div
DettagliIstruzioni e linguaggio macchina
Istruzioni e linguaggio macchina I linguaggi macchina sono composti da istruzioni macchina, codificate in binario, con formato ben definito processori diversi hanno linguaggi macchina simili scopo: massimizzare
DettagliUniversità degli Studi di Cassino
Corso di Istruzioni di confronto Istruzioni di controllo Formato delle istruzioni in L.M. Anno Accademico 2007/2008 Francesco Tortorella Istruzioni di confronto Istruzione Significato slt $t1,$t2,$t3 if
DettagliCPU a singolo ciclo. Lezione 18. Sommario. Architettura degli Elaboratori e delle Reti
Architettura degli Elaboratori e delle Reti Lezione 18 CPU a singolo ciclo Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 18 1/2 Sommario!
DettagliUn altro tipo di indirizzamento. L insieme delle istruzioni (3) Istruz. di somma e scelta con operando (2) Istruzioni di somma e scelta con operando
Un altro tipo di indirizzamento L insieme delle istruzioni (3) Architetture dei Calcolatori (lettere A-I) Tipi di indirizzamento visti finora Indirizzamento di un registro Indirizzamento con registro base
DettagliIl linguaggio del calcolatore: linguaggio macchina e linguaggio assembly
Il linguaggio del calcolatore: linguaggio macchina e linguaggio assembly Percorso di Preparazione agli Studi di Ingegneria Università degli Studi di Brescia Docente: Massimiliano Giacomin Richiamo sull
DettagliLezione 12. Assembly II. Set di Istruzioni MIPS Strutture di controllo in Assembly
Architettura degli Elaboratori e delle Reti Lezione 12 Assembly II Set di Istruzioni MIPS Strutture di controllo in Assembly Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università
Dettaglislt $t1,$t2,$t3 if ($t2<$t3) $t1=1; Confronto tra registri slti $t1,$t2,100 if ($t2<100)$t1=1; Cfr. registro-costante
Istruzioni di confronto Istruzione Significato slt $t1,$t2,$t3 if ($t2
DettagliCPU a singolo ciclo. Lezione 18. Sommario. Architettura degli Elaboratori e delle Reti. Proff. A. Borghese, F. Pedersini
Architettura degli Elaboratori e delle Reti Lezione 8 CPU a singolo ciclo Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 8 /33 Sommario! La
DettagliISA (Instruction Set Architecture) della CPU MIPS
Architettura degli Elaboratori Lezione 20 ISA (Instruction Set Architecture) della CPU MIPS Prof. Federico Pedersini Dipartimento di Informatica Uniersità degli Studi di Milano L16-20 1 Linguaggio macchina
DettagliRichiami sull architettura del processore MIPS a 32 bit
Caratteristiche principali dell architettura del processore MIPS Richiami sull architettura del processore MIPS a 32 bit Architetture Avanzate dei Calcolatori Valeria Cardellini E un architettura RISC
DettagliCorso di Calcolatori Elettronici MIPS: Istruzioni di confronto Istruzioni di controllo Formato delle istruzioni in L.M.
di Cassino e del Lazio Meridionale Corso di MIPS: Istruzioni di confronto Istruzioni di controllo Formato delle istruzioni in L.M. Anno Accademico 201/201 Francesco Tortorella Istruzioni di confronto Istruzione
DettagliL unità di controllo di CPU a singolo ciclo
L unità di controllo di CPU a singolo ciclo Prof. Alberto Borghese Dipartimento di Informatica alberto.borghese@unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 4.2, 4.4, D,
DettagliRicevimento inviate una e mail a con oggetto [Tutorato Arch] o [Tutorato Prog1]
Presentazione LE ISTRUZIONI: IL LINGUAGGIO DEI CALCOLATORI Sarro Federica, Phd Student Facoltà di Scienze MM FF NN Università degli Studi di Salerno fsarro@unisa.itit http://www.dmi.unisa.it/people/sarro/www/
DettagliLa struttura delle istruzioni elementari: il linguaggio Macchina. Sommario
La struttura delle istruzioni elementari: il linguaggio Macchina Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul
DettagliLezione 20. Assembly MIPS: Il set istruzioni, strutture di controllo in Assembly
Architettura degli Elaboratori Lezione 20 Assembly MIPS: Il set istruzioni, strutture di controllo in Assembly Prof. F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliEsercizi da esame di Programmazione Assembler MIPS
Esercizi da esame di Programmazione Assembler MIPS Versione 1.02 (24 Luglio 2003) Corso di Architettura Corso di Laurea in Informatica Università di Salerno Vittorio Scarano Premessa: questa è una raccolta
DettagliISA (Instruction Set Architecture) della CPU MIPS32
Architettura degli Elaboratori Lezione 20 ISA (Instruction Set Architecture) della CPU MIPS32 Prof. Federico Pedersini Dipartimento di Informatica Uniersità degli Studi di Milano L16-20 1 Linguaggio macchina
DettagliRichiami sull architettura del processore MIPS a 32 bit
Richiami sull architettura del processore MIPS a 32 bit Architetture Avanzate dei Calcolatori Valeria Cardellini Caratteristiche principali dell architettura del processore MIPS E un architettura RISC
DettagliIl Linguaggio Assembly: Controllo del flusso: istruzioni e costrutti
Il Linguaggio Assembly: Controllo del flusso: istruzioni e costrutti Prof. Alberto Borghese Ing. Iuri Frosio Dipartimento di Scienze dell Informazione borghese,frosio@dsi.unimi.it Università degli Studi
DettagliIstruzioni assembler Istruzione N Registri
Istruzioni assembler Istruzione N Registri Aritmetica add a, b, c a = b+c addi a, b, num a = b + sub a, b, c a = b - c mul a, b, c a = b*c div a, b, c a = b/c utilizzati Descrizione 3 Somma. Somma b e
DettagliControllo di flusso. Università degli Studi di Milano Corso di Laurea in Informatica, A.A Homepage del corso
Università degli Studi di Milano Corso di Laurea in Informatica, A.A. 2017-2018 Controllo di flusso Homepage del corso Turno A Nicola Basilico Dipartimento di Informatica Via Comelico 39/41-20135 Milano
DettagliArchitettura degli elaboratori CPU a ciclo singolo
Architettura degli elaboratori CPU a ciclo singolo Prof. Alberto Borghese Dipartimento di Informatica borghese@di.unimi.it Università degli Studi di Milano iferimento sul Patterson: capitolo 4.2, 4.4,
DettagliArchitettura degli elaboratori
Università degli Studi dell Insubria Dipartimento di Scienze Teoriche e Applicate Architettura degli elaboratori Programmazione in assembly MIPS Marco Tarini Dipartimento di Scienze Teoriche e Applicate
DettagliLinguaggio Assembly e linguaggio macchina
Architettura degli Elaboratori e delle Reti Lezione 11 Linguaggio Assembly e linguaggio macchina Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliIstruzioni di controllo del flusso
Istruzioni di controllo del flusso Il flusso di esecuzione è normalmente sequenziale Le istruzioni di controllo cambiano la prossima istruzione da eseguire Istruzioni di salto condizionato branch if equal
DettagliLinguaggio macchina e register file
Linguaggio macchina e register file Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 4.2, 4.4,
DettagliIl linguaggio del calcolatore: linguaggio macchina e linguaggio assembly
Il linguaggio del calcolatore: linguaggio macchina e linguaggio assembly Ingegneria Meccanica e dei Materiali Università degli Studi di Brescia Prof. Massimiliano Giacomin ORGANIZZAZIONE DEL CALCOLATORE:
DettagliLinguaggio macchina: utilizzo di costanti, metodi di indirizzamento
Architetture degli Elaboratori e delle Reti Lezione 17 Linguaggio macchina: utilizzo di costanti, metodi di indirizzamento Proff. A. Borghese, F. Pedeini Dipaimento di Scienze dell Informazione Univeità
DettagliUn quadro della situazione. Lezione 18 Il Set di Istruzioni (6) Dove siamo nel corso. Le operazioni e gli operandi del MIPS. Cosa abbiamo fatto
Un quadro della situazione Lezione 18 Il Set di Istruzioni (6) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Input/Output Memoria Principale Sistema di
DettagliL'architettura del processore MIPS
L'architettura del processore MIPS Piano della lezione Ripasso di formati istruzione e registri MIPS Passi di esecuzione delle istruzioni: Formato R (istruzioni aritmetico-logiche) Istruzioni di caricamento
DettagliIl linguaggio Assembly. Architettura degli Elaboratori e delle Reti Turno I
Il linguaggio Assembly Architettura degli Elaboratori e delle Reti Turno I Alberto Borghese Università degli Studi di Milano Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it 1 Linguaggio
DettagliArchitettura dei calcolatori e sistemi operativi. Il processore Capitolo 4 P&H
Architettura dei calcolatori e sistemi operativi Il processore Capitolo 4 P&H 4. 11. 2015 Sommario Instruction Set di riferimento per il processore Esecuzione delle istruzioni Struttura del processore
DettagliLinguaggio Assembly e linguaggio macchina
Architettura degli Elaboratori e delle Reti Lezione 11 Linguaggio Assembly e linguaggio macchina Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliLinguaggio Assembly e linguaggio macchina
Architettura degli Elaboratori e delle Reti Lezione 11 Linguaggio Assembly e linguaggio macchina Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliL unità di controllo di CPU a singolo ciclo
L unità di controllo di CPU a singolo ciclo Prof. Alberto Borghese Dipartimento di Informatica alberto.borghese@unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 4.2, 4.4, D1,
DettagliProcessore. Memoria I/O. Control (Parte di controllo) Datapath (Parte operativa)
Processore Memoria Control (Parte di controllo) Datapath (Parte operativa) I/O Memoria La dimensione del Register File è piccola registri usati per memorizzare singole variabili di tipo semplice purtroppo
DettagliProgetto CPU a singolo ciclo
Architettura degli Elaboratori e delle Reti Progetto CPU a singolo ciclo Proff. A. Borghese, F. Pedersini Dipartimento di Informatica Università degli Studi di Milano 1/50 Sommario! La CPU! Sintesi di
DettagliEsercizi da esame di Programmazione Assembler MIPS
Esercizi da esame di Programmazione Assembler MIPS Versione 1.04 (16 Gennaio 2004) Corso di Architettura Corso di Laurea in Informatica Università di Salerno Vittorio Scarano Premessa: questa è una raccolta
DettagliProgettazione dell unità di elaborazioni dati e prestazioni. Il processore: unità di elaborazione. I passi per progettare un processore
Il processore: unità di elaborazione Architetture dei Calcolatori (lettere A-I) Progettazione dell unità di elaborazioni dati e prestazioni Le prestazioni di un calcolatore sono determinate da: Numero
DettagliIl linguaggio macchina
Il linguaggio macchina Istruzioni macchina (PH 2.4) Indirizzamento (PH 2.9) Costanti a 32-bit (PH 2.9) 1 Linguaggio macchina Le istruzioni in linguaggio assembly devono essere tradotte in linguaggio macchina
DettagliIl processore: unità di elaborazione
Il processore: unità di elaborazione Architetture dei Calcolatori (lettere A-I) Progettazione dell unità di elaborazioni dati e prestazioni Le prestazioni di un calcolatore sono determinate da: Numero
DettagliArchitettura del calcolatore (Prima parte)
Architettura del calcolatore (Prima parte) Ingegneria Meccanica e dei Materiali Università degli Studi di Brescia Prof. Massimiliano Giacomin Calcolatore astratto e reale Concetto astratto di calcolatore:
DettagliISA e linguaggio assembler
ISA e linguaggio assembler Prof. Alberto Borghese Dipartimento di Informatica borghese@di.unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 4.2, 4.4, D1, D2. 1/39 Introduzione
DettagliUn quadro della situazione. Lezione 28 Il Processore: unità di controllo (2) Dove siamo nel corso. Organizzazione della lezione. Cosa abbiamo fatto
Un quadro della situazione Lezione 28 Il Processore: unità di lo (2) Vittorio Scarano rchitettura Corso di Laurea in Informatica Università degli Studi di Salerno Input/Output Sistema di Interconnessione
DettagliL insieme delle istruzioni del processore MIPS. Corso Calcolatori Elettronici presso POLITECNICO DI MILANO
L insieme delle istruzioni del processore MIPS Corso Calcolatori Elettronici presso POLITECNICO DI MILANO Cristina Silvano Università degli Studi di Milano Dipartimento di Scienze dell Informazione email:
DettagliControllo di flusso. Università degli Studi di Milano Corso di Laurea in Informatica, A.A
Università degli Studi di Milano Corso di Laurea in Informatica, A.A. 2018-2019 Controllo di flusso Turno A Nicola Basilico Dipartimento di Informatica Via Comelico 39/41-20135 Milano (MI) Ufficio S242
Dettagli21 March : ESERCITAZIONE 01 GESTIONE DELLA MEMORIA VETTORI CONTROLLOO O DI FLUSSO DI UN PROGRAMMA. I. Frosio
02: ESERCITAZIONE 01 21 March 2011 GESTIONE DELLA MEMORIA VETTORI CONTROLLOO O DI FLUSSO DI UN PROGRAMMA I. Frosio 1 SOMMARIO Organizzazione della memoria Istruzioni di accesso alla memoria Vettori Istruzioni
DettagliProgetto CPU a singolo ciclo
Architettura degli Elaboratori e delle Reti Progetto CPU a singolo ciclo Proff. A. Borghese, F. Pedersini Dipartimento di Informatica Università degli Studi di Milano 1/60 Sommario v La CPU v Sintesi di
DettagliArchitettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock. Prof. Andrea Sterbini
Architettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock Prof. Andrea Sterbini sterbini@di.uniroma1.it Argomenti Progetto della CPU MIPS a 1 colpo di clock - Istruzioni da implementare - Unità
DettagliCalcolatori Elettronici Prof. Fabio Roli. Linguaggio Assembly. Capitolo 5. Corso di Laurea di Ingegneria Elettronica
Calcolatori Elettronici Prof. Fabio Roli Corso di Laurea di Ingegneria Elettronica Capitolo 5 Linguaggio Assembly Fonti principali: Patterson, A.D., Hennessy, J., "Struttura, organizzazione e progetto
DettagliIl linguaggio assembly
Il linguaggio assembly Strutture di controllo P.H. cap. 2.6 1 Argomenti Organizzazione della memoria Istruzioni di trasferimento dei dati Array Le strutture di controllo Istruzioni di salto if then do...
DettagliArchitettura degli Elaboratori B Introduzione al corso
Componenti di un calcolatore convenzionale Architettura degli Elaboratori B Introduzione al corso Salvatore Orlando http://www.dsi.unive.it/~arcb Studieremo il progetto e le prestazioni delle varie componenti
DettagliArchitettura degli elaboratori CPU a ciclo singolo
Architettura degli elaboratori CPU a ciclo singolo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo
DettagliIl linguaggio assembly
Il linguaggio assembly Strutture di controllo P.H. cap. 2.6 1 Argomenti Organizzazione della memoria Istruzioni di trasferimento dei dati Array Le strutture di controllo Istruzioni di salto if then do...
DettagliArchitettura di un calcolatore e linguaggio macchina. Primo modulo Tecniche della programmazione
Architettura di un calcolatore e linguaggio macchina Primo modulo Tecniche della programmazione CPU Central Processing Unit, processore Unita logica/aritmetica: elaborazione dati Unita di controllo: coordina
DettagliArchitettura degli Elaboratori B Introduzione al corso
Architettura degli Elaboratori B Introduzione al corso Salvatore Orlando http://www.dsi.unive.it/~arcb Arch. Elab. - S. Orlando 1 Componenti di un calcolatore convenzionale Studieremo il progetto e le
DettagliLa ALU. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano
La ALU Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: sezione C.5 1/38 Sommario ALU ad 1 bit ALU a 3
DettagliProcessore. Memoria I/O. Control (Parte di controllo) Datapath (Parte operativa)
Processore Memoria Control (Parte di controllo) Datapath (Parte operativa) I/O Parte di Controllo La Parte Controllo (Control) della CPU è un circuito sequenziale istruzioni eseguite in più cicli di clock
DettagliUn quadro della situazione. Cosa abbiamo fatto. Lezione 30 Valutazione delle Prestazioni. Dove stiamo andando.. Perché:
Un quadro della situazione Lezione 3 Valutazione delle Prestazioni Vittorio Scarano rchitettura Corso di Laurea in Informatica Università degli Studi di Salerno Input/Output Sistema di Interconnessione
DettagliIl Linguaggio Assembly: Gestione della memoria e controllo
Il Linguaggio Assembly: Gestione della memoria e controllo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/42 Sommario L organizzazione
DettagliArchitettura degli elaboratori MZ Compito A
Architettura degli elaboratori MZ 16-4-18 Compito A Cognome e Nome: Matricola: Esercizio 1A. Considerate l architettura MIPS a ciclo singolo in Figura (sul retro). Qual è il valore dei segnali che partono
DettagliCPU. ALU e Registri della CPU. Elementi della CPU. CPU e programmazione (Parte 1) Central Processing Unit, processore
CPU CPU e programmazione (Parte 1) La CPU (Central Processing Unit) e` in grado di eseguire dei programmi, cioe` sequenze di istruzioni elementari ( istruzioni macchina ) Idea fondamentale dell'architettura
DettagliEsame di Architetture Canale AL Prof. Sterbini 17/6/13 Compito A
Esame di Architetture Canale AL Prof. Sterbini 17/6/13 Compito A Parte 1 (per chi non ha superato l'esonero) Esercizio 1A. Si ha il dubbio che in una partita di CPU a ciclo di clock singolo (vedi sul retro)
DettagliLa CPU a singolo ciclo
La CPU a singolo ciclo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 5 (fino a 5.4) 1/44 Sommario
DettagliESERCITAZIONE Unità centrale di elaborazione Ciclo base di un istruzione Meccanismo di interruzione
ESERCITAZIONE 8 Sommario Unità centrale di elaborazione Meccanismo di interruzione CPU-Memoria Architettura di una CPU Linguaggio macchina Modi di indirizzamento 1. Unità centrale di elaborazione L unità
DettagliIl processore - CPU (CENTRAL PROCESSING UNIT)
Il processore - CPU (CENTRAL PROCESSING UNIT) abbiamo visto Programmi e dati risiedono in file memorizzati in memoria secondaria Per essere eseguiti (i programmi) e usati (i dati) vengono copiati nella
DettagliIstruzioni macchina. Dove sono gli operandi? Ciclo della CPU. Elementi di un istruzione macchina. Rappresentazione delle istruzioni
Istruzioni macchina Linguaggio macchina Insieme delle istruzioni (instruction set) che la CPU puo eseguire Capitolo 10 1 2 Elementi di un istruzione macchina Codice operativo Specifica l operazione da
DettagliArchitettura degli Elaboratori Lez. 3 ASM: Strutture di controllo. Prof. Andrea Sterbini
Architettura degli Elaboratori Lez. 3 ASM: Strutture di controllo Prof. Andrea Sterbini sterbini@di.uniroma1.it Argomenti Argomenti della lezione - Il simulatore MARS - Le strutture di controllo - Esempi
DettagliIl Processore: l Unità di Controllo Principale Barbara Masucci
Architettura degli Elaboratori Il Processore: l Unità di Controllo Principale Barbara Masucci Punto della situazione Ø Abbiamo visto come costruire l Unità di Controllo della ALU per il processore MIPS
DettagliLa CPU a singolo ciclo
La CPU a singolo ciclo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 5 (fino a 5.4) /46 Sommario
DettagliCPU a ciclo multiplo
Architettura degli Elaboratori e delle Reti Lezione CPU a ciclo multiplo Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L /9 Sommario! I problemi
DettagliCPU pipeline hazards
Architettura degli Elaboratori e delle Reti Lezione 23 CPU pipeline hazards Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 23 /24 Sommario!
Dettagli