CPU a singolo ciclo: l unità di controllo, esecuzione istruzioni tipo J

Dimensione: px

Iniziare la visualizzazioe della pagina:

Download "CPU a singolo ciclo: l unità di controllo, esecuzione istruzioni tipo J"

Silvano Pepe
5 anni fa
Visualizzazioni

1 Architettura degli Elaboratori e delle Reti Lezione 9 CPU a singolo ciclo: l unità di controllo, esecuzione istruzioni tipo J Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano A.A. 8/9 L 9 /9 ISA MIPS tipi di istruzione: R, I (lw/sw,branch) A.A. 8/9 L 9 /9

2 Schema generale (lw/sw + R + ) Istruzione [3-6] Istruzione Unità di Controllo CPU: Controllore della : Segnali_Controllo = f (Opcode) = f (Opcode,funct) A.A. 8/9 L 9 3/9 Sommario Unità di controllo:! Controllore della! Unità di Controllo Principale A.A. 8/9 L 9 /9

3 e! Data l istruzione, deve inviare il comando opportuno alla : " op (dip. dall istruzione) " Funct! Quali operazioni devono essere eseguite per le diverse istruzioni? Istruz. Operaz. Codice op R # dipende dal campo funct: lw # somma: sw # somma: # confronto # differenza:! 3 classi distinte ( bit # op) Funct Istr(:) op Istr R lw/sw op A.A. 8/9 L 9 /9 Controllo della : sintesi op! Sintesi del circuito logico: op = f () Istr lw sw 3 op 3 op add sub and or 3 op slt op =!!! 3!! op =!!! 3!! A.A. 8/9 L 9 6/9

4 : Controllo gerarchico 6 CPU 6 Funct op = f () 3 = f (op, funct) 3 classi distinte. R. lw/sw 3. branch tipo R # dipende da funct R lw/sw op funct and or add sub slt A.A. 8/9 L 9 7/9 Controllo della = f ( op, Funct!) Istr lw 3 op Funct 3 sw add sub and or slt = = = Ao Ao + Ao Ao( f f f3 f f) SOP ( Ao + Ao)( f + f + f + f3 + f) POS Ao Ao f f ( f f f f + f f f f ) SOP 3 3 A.A. 8/9 L 9 8/9

5 Sommario Unità di controllo:! Controllore della! Unità di Controllo Principale A.A. 8/9 L 9 9/9 Schema generale (lw/sw + R + ) Istruzione [3-6] Istruzione Unità di Controllo CPU: Controllore della : Segnali_Controllo = f (Opcode) = f (Opcode,funct) A.A. 8/9 L 9 /9

6 Segnali di controllo CPU Segnali di selezione: Segnale RegDst Src PCSrc toreg Effetto quando è negato () Il numero del registro destinazione proviene dal campo rd (bit -) Il secondo operando della proviene dal campo offset (estesa a 3 bit) Il valore del PC viene sostituito dall uscita del sommatore che calcola PC+ Il valore inviato a ContenutoWrite del Register File proviene dalla Effetto quando è affermato () Il numero del registro destinazione proviene dal campo rt (bit -6) Il secondo operando della proviene dalla II porta di lettura del Register File Il valore del PC viene sostituito dall uscita del sommatore che calcola l indirizzo di salto Il valore inviato a ContenutoWrite del Register File proviene dalla memoria Segnali di comando: Segnale RegWrite Read Write Effetto quando è negato () Effetto quando è affermato () Nel registro specificato su #RegWrite viene scritto il valore all ingresso: ContenutoWrite Comando di lettura della memoria dati Comando di scrittura della memoria dati A.A. 8/9 L 9 /9 Segnali di controllo del Data-path Istr Reg Dst src toreg Reg Write Read Write Branch op R lw sw! Relazione tra PCSrc e Branch: PCSrc = Branch AND [condiz. salto verificata] "#$!!!: :zero Branch PCSrc A.A. 8/9 L 9 /9

7 principale: Segnali di controllo! Tabella di sintesi: " ingressi:,.zero " uscite: segnali di controllo CPU Ingressi Uscite Istr : Zero Reg Dst src toreg Reg Write Read Write Branch op R lw sw RegDst = toreg = Read =!~3 rc = NOT() Write = 3 Branch = PCsrc = Branch!zero RegWrite = NOT( ~) A.A. 8/9 L 9 3/9 Sintesi di alcuni segnali di controllo! Su ISA completo: 3 rc! Sul nostro ISA ridotto: 3 3 RegWrite Istr(3:6) 3 RegDst toreg rc Branch Write Read RegWrite A.A. 8/9 L 9 /9

8 CPU Singolo Ciclo + Istruzione Patterson, Hennessy Fig..9 A.A. 8/9 L 9 /9 L istruzione jump (formato J) Formato J (jump) op indirizzo (costante) j 8 : 6 bit 6 bit! Indirizzo di salto determinato in due passi: " Calcolo parte bassa indirizzo: jad = (indirizzo * ) " Deteminazione dell indirizzo di salto: PC(3:8) jad(7:) Base (PC): Campo indirizzo: = Indirizzo salto: A.A. 8/9 L 9 6/9

Segnali di controllo Segnale RegDst RegWrite Effetto quando è negato () Il numero del registro destinazione proviene dal campo rd (bit -) Effetto quando è affermato () Il numero del registro

9 Segnali di controllo Segnale RegDst RegWrite Effetto quando è negato () Il numero del registro destinazione proviene dal campo rd (bit -) Effetto quando è affermato () Il numero del registro destinazione proviene dal campo rt (bit -6) Nel registro specificato su #RegWrite viene scritto il valore all ingresso: ContenutoWrite Src Il secondo operando della proviene dal campo offset (estesa a 3 bit) Il secondo operando della proviene dalla II porta di lettura del Register File PCSrc Read Il valore del PC viene sostituito dall uscita del sommatore che calcola PC+ Il valore del PC viene sostituito dall uscita del sommatore che calcola l indirizzo di salto Comando di lettura della memoria dati Write Comando di scrittura della memoria dati toreg Il valore inviato a ContenutoWrite del Register File proviene dalla Il valore inviato a ContenutoWrite del Register File proviene dalla memoria Jump PC viene impostato a PC+ oppure all indirizzo destinazione della branch PC viene impostato al valore ottenuto dal campo dato della jump A.A. 8/9 L 9 7/9 CPU + completa (aggiunta di jump) Istruzione A.A. 8/9 L 9 8/9

10 CPU a Ciclo singolo! CPU a CICLO SINGOLO: Ad ogni ciclo di clock viene eseguita un istruzione completa. C(t) clock Istruzione C(t) Istruzione Istruzione Istruzione 3 clock(t)! T C = durata istruzione A.A. 8/9 L 9 9/9

Documenti analoghi

L unità di controllo di CPU multi-ciclo

L unità di controllo di CPU multi-ciclo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano A.A. 23-24 /2 Sommario I segnali di controllo