Calcolo durata ciclo. Prestazioni Singolo Ciclo. Prestazioni singolo ciclo. Durata Ciclo Variabile

Transcript

1 Prestazioni Singolo Ciclo Assumiamo i seguenti ritardi: Unita di memoria: 2 nanosecondi e adders: 2 nanosecondi Banco di istri: 1 nanosecondo per gli altri: insignificante Quale e la durata del ciclo? Calcolo durata ciclo Consideriamo quella che sappiamo essere l istruzione piu complessa... memoria istruzioni loads 2 lettura registri 1 2 memoria dati 2 scrittura registro 1 Il ciclo dura 8 nanosecondi = 8 *10-9 sec Quanti MHz? X* 10 6 = 1/(8*10-9 ) -> X = 125 MHz TOT 68/ 69/ Prestazioni singolo ciclo Durata Ciclo Variabile Quale sarebbe la differenza delle prestazioni se ogni istruzione richiedesse solo effettivamente il tempo per eseguirla? -> CICLO DURATA VARIABILE? Questa e` una ipotesi ideale non e` realizzabile efficacemente, ma puo` fornirci una idea di quanto perdiamo uniformando al ciclo maggiore Calcoliamo il tempo necessario per le altre istruzioni memoria lettura memoria scrittura istruzioni registri dati registro TOT loads ns stores ns R-Type ns branches ns jumps ns 24% 12% 44% 18% 2% 70/ 71/

2 Come calcolare la media? Una media semplice non sarebbe realistica nella realta ci sono istruzioni piu usate di altre... Prestazione ciclo variabile Facciamo media pesata delle durate... durata = = 6.34 Assumiamo la seguente distribuzione delle istruzioni nel nostro programma: loads 24% stores 12% R-Type 44% branches 18% jumps 2% nuova originale 8 = = / 73/ Multi ciclo... Quanto dura un ciclo? Nella macchina multiciclo avremo che il singolo ciclo avra durata fissa ma le istruzioni avranno un numero diverso di cicli diverso (CPI). CPI loads 5 stores 4 R-Type 4 branches 3 jumps 3 24% 12% 44% 18% 2% Le fasi piu lunghe considerate nell implementazioni multiciclo sono di 2 ns nella nuova versione abbiamo anche i registri temporanei ma consideriamo trascurabili assumiamo 2 ns. 500 MHz CPI = = / 75/

3 Confrontiamo Se in media una istruzione ha bisogno di 4.04 cicli e un ciclo dura 2 ns Perche MC e peggio? Non sfruttiamo a pieno la riduzione della durata delle istruzioni una istruzione occupa in media 8.08 ns. contro gli 8 fissi del singolo ciclo contro i 6.34 del ciclo variabile loads stores R-Type branches jumps ORIG VARIAB 7ns 4ns CPI-MULTI MULTI 10 ns 77/ 78/ Confronto Motivi Variabile Singolo Multiplo Variabile: 6.34 ns lw sw R beq jump Singolo: 8 ns Multiplo: 8.08 ns Le fasi devono avere tutte la stessa durata quindi e possibile addirittura peggiorare lw passa da 8 ms a 10 ms o non ottenere miglioramenti R-Typerestaa 8 ms Le istruzioni non differivano tutto sommato di tanto una dall altra da 3 a 5 cicli 79/ 80/

4 Aggiungiamo istruz. FP Aggiungiamo istruzione addf e mulf addf addizione in FP 12 ns mulf moltipl. in FP 20 ns Singolo Ciclo Ora l istruzione peggiore diventa la mulf 20 ns nuova durata del ciclo 50 MHz Multiciclo: 8 cicli per addf (doppio di quelle su interi) 14 cicli per mulf (piu del triplo di quelle su interi) 81/ 82/ Singolo Ciclo Variabile Multi ciclo Usiamo distribuzione di SPICE: loads 31% stores 21% R-Type 27% branches 5% jump 2% FP add 7% FP mul 7% durata 7ns 5ns 12 ns 20 ns Facciamo media pesata delle durate... durata = = 8.10 Calcoliamo durate e CPI CPI loads 31% 5 stores 21% 4 R-Type 27% 4 branches 5% 3 jump 2% 3 FP add 7% 8 FP mul 7% 14 durata CPI = = ns 83/ 84/

5 Confronto Sviluppi possibili lw sw R beq jump addfp mulfp Variabile Singolo Multiplo Variabile: 8.10 ns Singolo: 20 ns control SRC1 SRC2 ister control Memory PCWrite control Sequencing Fetch Add PC 4 Read PC Seq Add PC Extshft Read Dispatch 1 LWSW1 Add A Extend Dispatch 2 LW2 Read Seq Write MDR Fetch SW2 Write Fetch RType1 Func code A B Seq Write Fetch BEQ1 Subt A B Out-cond Fetch JUMP1 Jump address Fetch Molto spesso ci sono componenti della CPU che non fanno nulla Multiplo: ns 85/ 86/ Sviluppi possibili Pipeline Avere diviso in piu cicli e identificato questi vuoti ci permette di pensare all utilizzo di un meccanismo tipo PIPELINE Program execution order Time (in instructions) lw $1, 100($0) lw $2, 200($0) lw $3, 300($0)... Consiste nell avere in esecuzione diverse istruzioni contemporaneamente in diverse fasi di avanzamento sfruttando diverse parti della unita di elaborazione Program execution Time order (in instructions) lw $1, 100($0) lw $2, 200($0) lw $3, 300($0) / 88/

6 Esercizio Considerando l'implementazioni viste per il microprocessore (singolo e multiciclo) si vuole aggiungere l'istruzione : jm X(Rs) (jump memory) il cui risultato e' di saltare all indirizzo specificato nella cella di memoria indicata come parametro Modificare opportunamente l unita di elaborazione l unita di controllo il microcodice di controllo nel caso multiciclo fornire sia MSF che microcodice 89/